KR100327092B1 - 반도체 소자의 구리 합금배선 형성방법 - Google Patents

반도체 소자의 구리 합금배선 형성방법 Download PDF

Info

Publication number
KR100327092B1
KR100327092B1 KR1020000024536A KR20000024536A KR100327092B1 KR 100327092 B1 KR100327092 B1 KR 100327092B1 KR 1020000024536 A KR1020000024536 A KR 1020000024536A KR 20000024536 A KR20000024536 A KR 20000024536A KR 100327092 B1 KR100327092 B1 KR 100327092B1
Authority
KR
South Korea
Prior art keywords
copper
tin
diffusion
alloy wiring
wiring
Prior art date
Application number
KR1020000024536A
Other languages
English (en)
Other versions
KR20010105461A (ko
Inventor
이재갑
박상기
조흥렬
Original Assignee
이재갑
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이재갑 filed Critical 이재갑
Priority to KR1020000024536A priority Critical patent/KR100327092B1/ko
Publication of KR20010105461A publication Critical patent/KR20010105461A/ko
Application granted granted Critical
Publication of KR100327092B1 publication Critical patent/KR100327092B1/ko

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 반도체 메모리소자로 사용되는 디램의 구리 합금배선 형성방법에 관한 바 (A) 실리콘 웨이퍼위에 실리카를 증착한 후 구리 배선위치를 식각하여 확산방지막을 증착시키는 단계와; (B) 상기의 확산방지막층을 O2플라즈마 처리 또는 대기중에 노출시킨 후 합금원소가 첨가된 구리 박막을 증착하여 합금배선을 형성하는 단계와; (C) 상기의 구리 합금배선 측벽에 합금원소의 산화막을 형성하기 위하여 열처리하는 단계로 구성되는 형성방법을 제공한다. 구리 합금배선 측벽에 산화막을 형성시킴으로써 구리가 절연층으로 확산되는 문제점을 해결하였으며 구리가 절연층으로 확산되는 것을 방지함에 따라 기존의 확산방지막인 TiN, Ti, Ta, TaN, W, WN 및 MOCVD TiN 공정을 그대로 이용할 수 있으며 800℃의 높은 온도에서도 우수한 확산방지능력을 유지할 수 있기 때문에 반도체 공정을 단순화하는 데에 유용하게 사용될 수 있다.

Description

반도체 소자의 구리 합금배선 형성방법{Formation Method of Copper Alloy Wiring of Semiconductor Device}
본 발명은 반도체 메모리소자로 사용되는 디램의 구리 합금배선 형성방법에 관한 것으로서, 특히 확산방지막층을 O2플라즈마 처리한 후 구리 합금배선을 열처리하여 합금배선 측벽에 산화막을 형성시킴으로써 확산방지막층의 확산방지능력을 향상시켜 구리가 절연층으로 확산되는 것을 방지하는 반도체 소자의 구리 합금배선 형성방법에 관한 것이다.
디램의 내부는 크게 게이트(gate)와 소스(Source)와 드레인(Drain)으로 구성되는데 게이트에 인가된 전압을 통해 소스 영역에서 드레인 영역까지 채널이 형성됨으로써 전원 스위칭을 할 수 있게 되며 전원 신호는 금속배선을 통해 외부 장치로 전달되게 된다. 디램 소자의 부분중 금속배선은 컨택트부분에서 하부층으로는 실리콘(Si)층과 접촉하고 있으며 측면으로는 실리카(SiO2) 절연층과 접촉하고 있다. 반도체 공정은 많은 고온의 열처리 과정이 있기 때문에 금속배선과 실리콘층 그리고 금속배선과 실리카절연층과의 확산을 방지하기 위해서 확산방지막이 사용되고 있으며 기존에는 일반적으로 질화티타늄(이하 TiN이라 칭함)이 확산방지막으로 사용되고 있다.
또한 금속배선은 낮은 비저항을 가지고 있는 재료를 사용하여야 하기 때문에 종래에 사용되고 있는 알루미늄 대신에 구리를 사용하려고 하는 연구가 매우 활발하게 진행되어 왔다. 기존에 사용되고 있는 알루미늄 금속배선의 비저항은 2.7μΩ-㎝으로 1.67μΩ-㎝의 비저항값을 갖는 구리에 비해서 높고 전자영동(electromigration)에 대한 저항성이 낮기 때문에 대체 금속배선으로서 구리를 적용하고자 하는 연구가 활발히 진행되어 왔다. 그러나 배선공정에서 구리를 적용하기 위해서는 여러 가지 재료적인 문제점을 해결해야 한다. 그 중에서도 가장 중요한 문제는 구리가 알루미늄과는 달리 실리콘층안으로 빠르게 확산하여 들어갈 뿐만 아니라 실리카절연층 내부에서의 확산속도가 매우 빠른데 이는 반도체 공정에서 치명적인 불순물로 간주되고 있다는 점이다. 따라서 구리와 실리콘층 그리고 구리와 실리카절연층을 분리시킬 수 있는 확산방지막의 개발 또는 기존 확산방지막을 개선하는 것이 필수적이다.
구체적인 예로 일본공개특허 제10256256호에는 반도체 소자의 구리배선을 형성시키는 방법에 관한여 개시되어 있는 바 반도체 구성물질과 구리 금속막간에 확산을 방지시킬 수 있는 비정질 확산방지막에 관한 것으로서 몰립덴(Mo), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), WN, TiW 및 TiN군으로 부터 선택된 1종 또는조합을 사용하는 화학 기상 증착과정에 의해서 확산방지막을 제조한 후 보론(B), 질소(N), 실리콘(Si)군으로 부터 선택된 불순물 이온를 확산방지막에 함침시킴으로써 비정질 확산방지막을 형성한 다음 비정질 확산방지막위에 구리막을 형성시킴으로써 구리가 비정질 확산방지막으로 확산되는 것을 방지한다고 개시하고 있다.
일반적으로 스퍼터(sputter)로 증착된 TiN을 알루미늄 배선의 확산방지막으로 사용하고 있는데 금속배선을 구리로 대체할 경우 구리 배선은 낮은 온도에서 쉽게 산화되며 실리카절연층으로의 확산이 매우 빠르기 때문에 TiN으로는 확산방지를 효과적으로 할 수 없다. 따라서 금속배선의 확산방지막으로 TiN을 개선하거나 기존의 TiN 공정을 변형시켜야 하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 구리 합금배선층과 확산방지막층의 계면에서 화학반응을 일으켜 합금배선 측벽에 합금원소의 산화막를 형성시킴으로써 기존의 확산방지막의 확산방지능력을 향상시킬 수 있는 반도체 소자의 구리 합금배선 형성방법을 제공하는 것이다.
도 1은 종래의 기술로 절연층 상부에 알루미늄 합금배선을 증착하여 형성한 평면도이고,
도 2는 본 발명에 의해 산화마그네슘(MgO) 보호막이 구비된 구리-마그네슘 합금배선을 형성한 상태의 평면도이고,
도 3은 각각의 Cu(Mg)/TiN(600Å)/Si 구조의 시료를 사점탐침기(Four Point Probe)를 이용하여 분석한 결과로서, (a) Cu(4.5원자량% Mg)/TiN/Si, (b) Cu(2.3원자량% Mg)/TiN/Si, (c) Cu/TiN/Si인 경우이며,
도 4는 각각의 Cu(Mg)/TiN(600Å)/Si 구조의 시료를 X-회절기를 이용하여 분석한 결과로서 (a) Cu(4.5원자량% Mg)/TiN/Si, (b) Cu(2.3원자량% Mg)/TiN/Si인 경우이고,
도 5는 각각의 Cu(Mg)/TiN(600Å)/Si 구조의 시료를 오거전자분광기(Auger Electron Spectroscopy)를 이용하여 분석한 결과로서 (a) 증착직후 (b) 700℃ 열처리후인 경우이며,
도 6은 각각의 Cu(Mg)/TiN(150Å)/Si 구조의 시료를 사점탐침기(Four Point Probe)를 이용하여 분석한 결과로서 (a) Cu(4.5원자량% Mg)/TiN/Si, (b) Cu(2.3원자량% Mg)/TiN/Si, (c) Cu/TiN/Si이 경우이고,
도 7은 구리에 첨가될 수 있는 합금원소의 용융점과 확산계수값의 영역을 도시한 그래프이고,
도 8은 구리에 첨가될 수 있는 합금원소의 용융점과 엔탈피값의 영역을 도시한 그래프이다.
상기와 같은 목적을 달성하기 위해 본 발명은 (A) 실리콘 웨이퍼위에 실리카를 증착한 후 구리 배선위치를 식각하여 확산방지막을 증착시키는 단계와; (B) 상기의 확산방지막층을 O2플라즈마 처리 또는 대기중에 노출시킨 후 합금원소가 첨가된 구리 박막을 증착하여 합금배선을 형성하는 단계와; (C) 상기의 구리 합금배선측벽에 합금원소의 산화막을 형성하기 위하여 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 구리 합금배선 형성방법을 제공한다.
이 때, 상기 (A) 단계의 확산방지막은 Ti, TiN, Ta, TaN, W, WN, MOCVD TiN으로 이루어진 군으로부터 선택된 1종이상의 것으로 이루어짐을 특징으로 하며 상기 (B)단계의 합금원소는 Li, Np, Pu, Al, Mg, Ce, Eu, Pr, Ca, La, Nd, Sm으로 이루어진 군으로부터 선택된 1종이상의 것으로 이루어짐을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하고자 한다.
도 1은 종래의 기술로 절연층 상부에 Al 합금배선을 증착하여 형성한 평면도로서 실리콘 웨이퍼위에 SiO2를 증착하고, Al 배선위치를 식각하여 확산방지막으로 Ti과 TiN을 증착한 후 Al 배선을 증착한다.
도 2는 본 발명에 의해 합금배선을 형성한 상태의 평면도이다.
우선 실리콘 웨이퍼위에 실라카를 증착하고, 구리 배선위치를 식각하여 확산방지막으로 Ti과 TiN을 증착한 후 TiN 표면에 Mg과 반응할 수 있는 산소를 표면에 형성시키기 위해 TiN을 O2플라즈마 처리하거나 대기중에 노출시킨다. O2플라즈마 처리에 필요한 고주파동력(Radio Frequency Power)은 열처리과정에서 Mg이 계면으로 이동하는데 큰 변수로 작용되는데 본 발명에 의하면 30W부터 150W까지가 바람직하다. O2플라즈마 처리시 고주파동력이 150W를 초과하게 되면 산소이온이 TiN 표면에 활성화되어 있는 것이 아니라 Ti과 반응하여 TiO2를 형성함으로써 열처리과정에서 Mg과 반응할 수 있는 산소의 양이 상대적으로 감소하여 효과적인 MgO층을 형성할 수 없게 된다. 한편 30W 미만인 경우는 산소이온이 TiN 표면에서 활성화되지 않아 열처리 과정중 Mg과 반응이 일어나지 않는 문제가 발생한다.
이하, 본 발명을 실시예에 의거하여 상세히 설명하면 다음과 같은 바, 본 발명이 실시예에 의해 한정되는 것은 아니다.
<실시예1>
실리콘 웨이퍼위에 SiO2를 증착하고 Cu 배선위치를 식각하여 Ti과 TiN을 증착하여 제조한 TiN(600Å)/Si위에 디씨 마그네트론 스퍼터링(DC magnetron sputtering)을 이용하여 기저압력 8x10-7Torr, 공정압력 2mTorr, 180W의 조건에서 Mg을 4.5원자량% 첨가한 Cu-Mg 합금박막을 증착하고 Cu-Mg 합금배선을 형성하여 Cu(Mg)/TiN/Si 구조의 시료를 제조한다.
<실시예2>
Cu에 Mg을 2.3원자량% 첨가한 합금을 상기 실시예 1과 동일한 방법으로 제조한다.
<비교예1>
Mg을 첨가하지 않고 Cu 합금을 상기 실시예 1과 동일한 방법으로 제조한다.
고온의 반도체 열처리 공정에서의 TiN의 확산방지능력을 살펴보기 위하여 600℃∼900℃까지 온도를 증가시켜 진공중에서(8 ×10-6Torr) 30분간 열처리한 후 사점탐침기(Four Point Probe)를 이용하여 측정한 면저항 결과를 도 3에 나타내었으며 (a)Cu(4.5원자량% Mg)/TiN/Si, (b)Cu(2.3원자량% Mg)/TiN/Si, (c)Cu/TiN/Si이다.
도 3의 결과로부터 Mg을 첨가하지 않은 (c)의 경우는 650℃부터 면저항이 증가하였으나 Mg을 첨가한 (b)Cu(2.3원자량% Mg)의 경우는 750℃부터 증가하였으며 (a)Cu(4.5원자량% Mg)의 경우는 800℃까지도 면저항이 증가하지 않음을 알 수 있다. 면저항이 증가하지 않은 결과로부터 Cu-Mg 배선층과 Si층간의 상호 확산이 일어나지 않았음을 알 수 있으며 TiN 단일층의 구조보다 열처리에 의해서 생성된 MgO층에 의한 MgO/TiN의 이중층 구조에서 확산방지능력이 향상되었음을 알 수 있다.
상기의 실시예 1-2에 대한 TiN의 확산방지특성을 살펴보기 위하여 X-회절기를 이용하여 분석한 결과를 도 4에 나타내었으며 (a) Cu(4.5원자량% Mg)/TiN/Si, (b) Cu(2.3원자량% Mg)/TiN/Si이다.
도 4의 결과로 부터 (b) Cu(2.3원자량% Mg)의 경우는 750℃부터 Cu3Si피크가 나타났으며 (a) Cu(4.5원자량% Mg)의 경우는 800℃에서도 Cu와 Si의 반응에 의해 형성된 피크가 나타나지 않았다. 이 결과는 (b)의 경우는 Cu와 Si의 상호확산이 일어나 Cu와 Si의 화합물이 생성되었음을 나타내고, (a)의 경우는 (b)와 같은 상호확산이 일어나지 않았음을 보여준다. 이 결과로부터 Cu에 Mg이 첨가되었을 때 TiN의 확산방지능력이 향상된다는 것을 알 수 있다.
상기의 실시예 1의 Cu(4.5원자량% Mg)/TiN/Si를 700℃ 30분간 열처리함으로써 Cu에 Mg을 첨가함에 따른 TiN의 확산방지특성 향상에 대한 원인을 파악하기 위하여 오거전자분광기(Auger Electron Spectroscopy)를 이용하여 분석한 결과를 나타내었는 바 (a) 증착직후 (b) 700℃ 열처리후에 대한 결과이다.
도 5의 결과로부터 박막내부의 Mg이 표면과 계면으로 확산하여 표면과 계면에서 MgO가 형성된 것을 알 수 있다. 계면에서 형성된 MgO는 TiN과 함께 확산방지막의 역할을 하여 TiN의 확산방지 능력을 향상시킴을 알 수 있다. Mg은 산소와의 친화력이 매우 크고 확산(segregation)효율이 높기 때문에 TiN의 표면에 소량의 산소만 존재하더라도 쉽게 MgO를 형성할 수 있으며 동시에 표면에 형성된 MgO는 구리-마그네슘 박막의 산화를 방지하는 보호막으로서의 역할을 하기 때문에 공정의 효율을 증가시킬 수 있다.
TiN의 두께를 150Å으로 감소시킴에 따른 TiN의 확산방지능력을 살펴보기 위하여 사점탐침기(Four Point Probe)를 이용하여 분석한 면저항 결과를 도 6에 나타내었는 바 (a) Cu(4.5원자량% Mg)/TiN/Si, (b)Cu (2.3원자량% Mg)/TiN/Si, (c) Cu/TiN/Si에 대한 결과이다.
도 6의 결과로 부터 순수한 Cu의 경우에는 650℃부터 면저항이 급격하게 증가하였으나 Cu(4.5원자량% Mg)의 경우에는 150Å두께의 TiN으로 750℃까지 Cu와 Si층의 확산을 방지할 수 있음을 알 수 있다.
Cu에 대한 Mg의 함량은 1원자량%부터 5원자량%까지 첨가하는 것이 바람직한데 Mg의 함량이 1원자량% 미만인 경우에는 계면에 MgO층을 형성하는데 충분한 Mg을 공급하지 못하는 문제가 발생될 수 있고, Mg의 함량이 5원자량% 초과하는 경우에는 계면 MgO 형성에 의한 TiN의 확산방지능력 향상에는 변화가 없지만 Cu-Mg 합금배선 박막내에 표면과 계면으로 확산하지 못한 Mg이 상당양 남아 있게 되기 때문에 합금 배선 비저항의 증가를 야기시키는 문제가 발생될 수 있다.
상기와 같은 결과로부터 Cu에 Mg을 첨가함으로서 합금배선과 확산방지막의 계면에서의 화학반응을 일으켜 MgO막를 형성시킴으로써 TiN의 확산방지능력을 향상시킬 수 있음을 알 수 있다.
본 발명의 구리에 첨가되는 합금원소에 대해서 살펴보면 다음과 같다.
구리에 첨가되는 합금원소의 확산속도와 용융점과는 매우 밀접한 관계가 있으므로 다음과 같이 일정온도에서 일정두께의 구리 합금 박막 내에서 첨가원소들이 표면과 계면으로 충분히 이동하는 확산속도를 계산하고, 이 확산속도로부터 용융점(Tm)을 결정하고 결정된 용융점에 해당하는 첨가원소를 결정하여 구리와의 합금원소로 사용할 수 있다.
250℃(523K)의 열처리공정 동안에 확산이 이루진다고 가정하면, 1O분의 열처리공정 동안에 0.3㎛두께의 구리층을 확산해야 하므로 다음식을 적용하여 확산계수를 구할 수 있다.
상기의는 확산거리(characteristic diffusion length),D는확산계수,t는 시간(sec)이다.
또한 열처리온도(T)는 T < 0.5Tm이하의 낮은 온도에서는 입자계면 확산이 전체확산을 지배하므로, FCC(FACE CENTERED CUBIC) 결정의 금속이 적용되는 다음의 식에 의하여 용융점(Tm)을 결정할 수 있다.
도 7에 나타낸 바와 같이 A영역의 용융점과 확산계수값을 갖는 원소들을 구리에 첨가되는 합금원소로 사용할 수 있다. 도 8은 상기의 계산된 Tm보다 낮은 녹는점을 가진 원소와 TiO2에 비해 큰 산화막 형성에너지를 가진 원소들을 표시한 것으로 Li, Np, Pu, Al, Mg, Ce, Eu, Pr, Ca, La, Nd, Sm를 첨가원소로 구리와 합금시킬 수 있다.
또한 본 발명의 확산방지막은 기존의 확산방지막으로 사용되는 TiN, Ti, Ta, TaN, W, WN 및 MOCVD(Metal Organic Chemical Vapor Deposition) TiN을 사용할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 구리 합금배선 형성방법은, 구리에 Li, Np, Pu, Al, Mg, Ce, Eu, Pr, Ca, La, Nd, Sm등의 합금원소를 첨가하여 제조한 합금배선 측벽에 산화막을 형성시킴으로써 Cu가 절연막으로 확산되는 것을 방지하고 기존의 확산방지막의 확산방지능력을 향상시킬 수 있으며 기존의 확산방지막을 그대로 이용함에 따라 반도체 공정을 단순화하는 데에 유용하게 사용될 수 있다.

Claims (4)

  1. 반도체 메모리소자로 사용되는 디램의 합금배선 형성방법에 있어서,
    (A) 실리콘 웨이퍼위에 실리카를 증착한 후 구리 배선위치를 식각하여 확산방지막을 증착시키는 단계와; (B) 상기의 확산방지막층을 O2플라즈마 처리 또는 대기중에 노출시킨 후 합금원소가 첨가된 구리 박막을 증착하여 합금배선을 형성하는 단계와; (C) 상기의 구리 합금배선 측벽에 합금원소의 산화막을 형성하기 위하여 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 구리 합금배선 형성방법.
  2. 제 1항에 있어서,
    상기 (A) 단계의 확산방지막은 Ti, TiN, Ta, TaN, W, WN 및 MOCVD TiN으로 이루어진 군으로부터 선택된 1종이상의 것으로 이루어짐을 특징으로 하는 반도체 소자의 구리 합금배선 형성방법.
  3. 제 1항에 있어서,
    상기 (B)단계의 합금원소는 Li, Np, Pu, Al, Mg, Ce, Eu, Pr, Ca, La, Nd 및 Sm으로 이루어진 군으로부터 선택된 1종이상의 것으로 이루어짐을 특징으로 하는 반도체 소자의 구리 합금배선 형성방법.
  4. 제 1항 또는 제3항에 있어서,
    상기의 합금원소로서 마그네슘은 1원자량%에서 5원자량%까지 첨가되어 이루어짐을 특징으로 하는 반도체 소자의 구리 합금배선 형성방법.
KR1020000024536A 2000-05-09 2000-05-09 반도체 소자의 구리 합금배선 형성방법 KR100327092B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000024536A KR100327092B1 (ko) 2000-05-09 2000-05-09 반도체 소자의 구리 합금배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000024536A KR100327092B1 (ko) 2000-05-09 2000-05-09 반도체 소자의 구리 합금배선 형성방법

Publications (2)

Publication Number Publication Date
KR20010105461A KR20010105461A (ko) 2001-11-29
KR100327092B1 true KR100327092B1 (ko) 2002-03-13

Family

ID=45814716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000024536A KR100327092B1 (ko) 2000-05-09 2000-05-09 반도체 소자의 구리 합금배선 형성방법

Country Status (1)

Country Link
KR (1) KR100327092B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050009877A (ko) * 2003-07-18 2005-01-26 주식회사 하이닉스반도체 반도체 소자의 알루미늄 배선 형성방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753120B1 (ko) * 2001-06-30 2007-08-30 주식회사 하이닉스반도체 구리배선의 삼원계 확산방지막의 형성 방법
KR100639469B1 (ko) * 2004-09-17 2006-10-26 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100683752B1 (ko) * 2005-01-19 2007-02-20 삼성에스디아이 주식회사 박막 트랜지스터 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050009877A (ko) * 2003-07-18 2005-01-26 주식회사 하이닉스반도체 반도체 소자의 알루미늄 배선 형성방법

Also Published As

Publication number Publication date
KR20010105461A (ko) 2001-11-29

Similar Documents

Publication Publication Date Title
US5719447A (en) Metal alloy interconnections for integrated circuits
US7247946B2 (en) On-chip Cu interconnection using 1 to 5 nm thick metal cap
US7545040B2 (en) Copper alloy for wiring, semiconductor device, method for forming wiring and method for manufacturing semiconductor device
KR940010520B1 (ko) 반도체장치 및 그 제조방법
KR0179822B1 (ko) 반도체 장치의 배선 구조 및 그 제조 방법
US7943517B2 (en) Semiconductor device with a barrier film
US7220674B2 (en) Copper alloys for interconnections having improved electromigration characteristics and methods of making same
US6150270A (en) Method for forming barrier layer for copper metallization
US6607982B1 (en) High magnesium content copper magnesium alloys as diffusion barriers
Lanford et al. Alloying of copper for use in microelectronic metallization
US6054382A (en) Method of improving texture of metal films in semiconductor integrated circuits
US5278448A (en) Semiconductor device and method of fabricating the same
US7867897B2 (en) Low leakage metal-containing cap process using oxidation
EP2162906B1 (en) A method for producing a copper contact
US4981816A (en) MO/TI Contact to silicon
US6239492B1 (en) Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same
KR20030020986A (ko) 스퍼터링 타겟
US6111318A (en) Semiconductor device comprising Cu--Ta and method for forming the semiconductor device
KR100327092B1 (ko) 반도체 소자의 구리 합금배선 형성방법
KR100365061B1 (ko) 반도체소자및반도체소자제조방법
US6646353B1 (en) Semiconductor device having reduced electromigration in copper lines with calcium-doped copper surfaces formed by using a chemical solution
US5998297A (en) Method of etching copper or copper-doped aluminum
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
US20130089979A1 (en) Semiconductor device having a multilevel interconnect structure and method for fabricating the same
KR19990059074A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081215

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee