JP2001015594A - 半導体装置の多層金属配線の形成方法 - Google Patents
半導体装置の多層金属配線の形成方法Info
- Publication number
- JP2001015594A JP2001015594A JP2000189845A JP2000189845A JP2001015594A JP 2001015594 A JP2001015594 A JP 2001015594A JP 2000189845 A JP2000189845 A JP 2000189845A JP 2000189845 A JP2000189845 A JP 2000189845A JP 2001015594 A JP2001015594 A JP 2001015594A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- metal
- metal wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 230000015572 biosynthetic process Effects 0.000 title description 8
- 125000006850 spacer group Chemical group 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 149
- 239000002184 metal Substances 0.000 claims description 149
- 238000000034 method Methods 0.000 claims description 95
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 239000003085 diluting agent Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 238000007796 conventional method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
Abstract
(57)【要約】
【目的】 金属スペーサを用いて金属配線の特性向上及
びオーバラップマージンを改善できる多層金属配線の形
成方法を提供する。 【構成】 下層上に第１金属配線を形成する段階；前記
第１金属配線を含む下層上に絶縁膜を形成する段階；前
記絶縁膜をエッチングして前記第１金属配線が露出する
ようにコンタクト孔を形成する段階；前記コンタクト孔
に前記第１金属配線とコンタクトする金属プラグを形成
する段階；前記絶縁膜をエッチングする段階；前記絶縁
膜上の金属プラグの側壁に金属スペーサを形成する段
階；及び前記金属スペーサを介して前記金属プラグとコ
ンタクトする第２金属配線を前記絶縁膜上に形成する段
階を含むことを特徴とする。
びオーバラップマージンを改善できる多層金属配線の形
成方法を提供する。 【構成】 下層上に第１金属配線を形成する段階；前記
第１金属配線を含む下層上に絶縁膜を形成する段階；前
記絶縁膜をエッチングして前記第１金属配線が露出する
ようにコンタクト孔を形成する段階；前記コンタクト孔
に前記第１金属配線とコンタクトする金属プラグを形成
する段階；前記絶縁膜をエッチングする段階；前記絶縁
膜上の金属プラグの側壁に金属スペーサを形成する段
階；及び前記金属スペーサを介して前記金属プラグとコ
ンタクトする第２金属配線を前記絶縁膜上に形成する段
階を含むことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の多層金
属配線の形成方法に関し、詳しくは、金属スペーサを用
いて金属配線の特性向上及びオーバラップマージンを改
善できる多層金属配線の形成方法に関する。
属配線の形成方法に関し、詳しくは、金属スペーサを用
いて金属配線の特性向上及びオーバラップマージンを改
善できる多層金属配線の形成方法に関する。
【０００２】
【従来の技術】半導体素子の高集積化に伴う微細パター
ン形成時に、線幅が低減するにつれてオーバラップマー
ジンの確保が重要になっている。
ン形成時に、線幅が低減するにつれてオーバラップマー
ジンの確保が重要になっている。
【０００３】図１乃至図６は従来の半導体装置の多層金
属配線の形成方法を説明するための工程断面図である。
属配線の形成方法を説明するための工程断面図である。
【０００４】図１を参照して、第１金属配線膜１２が形
成された基板または絶縁膜の様な下層１１上に絶縁膜１
３を形成後、前記第１金属配線膜１２が露出するように
前記絶縁膜１３をエッチングして、金属プラグが形成さ
れるコンタクト孔１３’を形成する。
成された基板または絶縁膜の様な下層１１上に絶縁膜１
３を形成後、前記第１金属配線膜１２が露出するように
前記絶縁膜１３をエッチングして、金属プラグが形成さ
れるコンタクト孔１３’を形成する。
【０００５】コンタクト孔１３’を形成後、図２に示す
ように、前記コンタクト孔１３’が埋め込まれるように
プラグ用金属膜１４を蒸着し、図３に示すように、前記
プラグ用金属膜１４を化学的・機械的研磨法（ＣＭＰ）
を用いてエッチングしてプラグ１４’を形成する。
ように、前記コンタクト孔１３’が埋め込まれるように
プラグ用金属膜１４を蒸着し、図３に示すように、前記
プラグ用金属膜１４を化学的・機械的研磨法（ＣＭＰ）
を用いてエッチングしてプラグ１４’を形成する。
【０００６】次いで、図４に示すように、金属プラグ１
４’を形成後、電気伝導度の高いアルミニウムの様な第
２金属配線用金属膜１５を基板全面に渡って蒸着する。
図５に示すように、第２金属配線用金属膜１５上に感光
膜１６を塗布してからパターニングし、前記パターニン
グした感光膜１６をマスクとして前記第２金属配線用金
属膜１５をエッチングすると、図６に示すような第２金
属配線１７が形成される。
４’を形成後、電気伝導度の高いアルミニウムの様な第
２金属配線用金属膜１５を基板全面に渡って蒸着する。
図５に示すように、第２金属配線用金属膜１５上に感光
膜１６を塗布してからパターニングし、前記パターニン
グした感光膜１６をマスクとして前記第２金属配線用金
属膜１５をエッチングすると、図６に示すような第２金
属配線１７が形成される。
【０００７】図７乃至図１０は従来における、半導体装
置の多層金属配線の、他の形成方法を説明するための工
程断面図である。
置の多層金属配線の、他の形成方法を説明するための工
程断面図である。
【０００８】先ず、図７に示すように、基板または絶縁
膜の様な下層２１上に第１金属配線２２を形成し、図８
に示すように、金属配線のための絶縁工程を行う。すな
わち、ステップカバリージと絶縁特性の優秀な第１絶縁
膜２３を前記第１金属配線２２を含む下層２１上に形成
する。第１絶縁膜２３上に平坦化の容易な第２絶縁膜２
４を蒸着後、最終的に第３絶縁膜２５を蒸着する。
膜の様な下層２１上に第１金属配線２２を形成し、図８
に示すように、金属配線のための絶縁工程を行う。すな
わち、ステップカバリージと絶縁特性の優秀な第１絶縁
膜２３を前記第１金属配線２２を含む下層２１上に形成
する。第１絶縁膜２３上に平坦化の容易な第２絶縁膜２
４を蒸着後、最終的に第３絶縁膜２５を蒸着する。
【０００９】続いて、図９に示すように、第３絶縁膜２
５上に感光膜２６を形成後、図１０に示すように、これ
をマスクとして前記第１絶縁膜２３乃至第３絶縁膜２５
をエッチングして、前記第１金属配線２２が露出すよう
にコンタクト孔を形成する。前記コンタクト孔を介して
前記第１金属配線２２とコンタクトする第２金属配線２
７を形成する。
５上に感光膜２６を形成後、図１０に示すように、これ
をマスクとして前記第１絶縁膜２３乃至第３絶縁膜２５
をエッチングして、前記第１金属配線２２が露出すよう
にコンタクト孔を形成する。前記コンタクト孔を介して
前記第１金属配線２２とコンタクトする第２金属配線２
７を形成する。
【００１０】
【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置の多層金属配線の形成方法は、次のよう
な問題点がある。すなわち、図１〜図６に示す、金属プ
ラグを用いる方法は、第２金属配線を形成するためのエ
ッチング工程後、図６に示すＲ部分のように金属ストリ
ンガ（STRINGER）が、チップ（tip）形状に形成されて
素子の特性を低下させるだけでなく、欠陥の要因となっ
て、生産歩留まりを低下させる。
来の半導体装置の多層金属配線の形成方法は、次のよう
な問題点がある。すなわち、図１〜図６に示す、金属プ
ラグを用いる方法は、第２金属配線を形成するためのエ
ッチング工程後、図６に示すＲ部分のように金属ストリ
ンガ（STRINGER）が、チップ（tip）形状に形成されて
素子の特性を低下させるだけでなく、欠陥の要因となっ
て、生産歩留まりを低下させる。
【００１１】また、上記の方法は、下層に形成された第
１金属配線と絶縁膜上に形成された第２金属配線との間
にパターン重畳度のマージンが低下し、パターンサイズ
が低減されるほど工程余裕度が小さくなり、生産歩留ま
り及び素子特性が低下する。
１金属配線と絶縁膜上に形成された第２金属配線との間
にパターン重畳度のマージンが低下し、パターンサイズ
が低減されるほど工程余裕度が小さくなり、生産歩留ま
り及び素子特性が低下する。
【００１２】一方、図７〜図１０に示す他の従来の方法
においては、素子の高集積化に伴い、金属配線のライン
とスペースが小さくなることで、金属配線の絶縁のため
の絶縁膜の形成工程時に、図１１（ａ）に示すボイド２
８が発生する。このようなボイド２８は、後続の熱処理
工程時、絶縁膜の持上げ現象によって素子の致命的な欠
陥を誘発する。
においては、素子の高集積化に伴い、金属配線のライン
とスペースが小さくなることで、金属配線の絶縁のため
の絶縁膜の形成工程時に、図１１（ａ）に示すボイド２
８が発生する。このようなボイド２８は、後続の熱処理
工程時、絶縁膜の持上げ現象によって素子の致命的な欠
陥を誘発する。
【００１３】また、上記の方法は、コンタクト孔を形成
するための写真エッチング工程時、ミスアライメントが
発生すれば、この感光膜をマスクとするコンタクト孔を
形成してから第２金属配線を形成する時、図１１（ｂ）
に示すようにオーバラップマージンが低下し、これによ
り素子の電気特性が低下する。さらに、感光膜を形成す
るための工程マージンがないため量産性が低下する。
するための写真エッチング工程時、ミスアライメントが
発生すれば、この感光膜をマスクとするコンタクト孔を
形成してから第２金属配線を形成する時、図１１（ｂ）
に示すようにオーバラップマージンが低下し、これによ
り素子の電気特性が低下する。さらに、感光膜を形成す
るための工程マージンがないため量産性が低下する。
【００１４】本発明は前記問題を解決するために創案さ
れたものであり、金属スペーサを用いてオーバラップマ
ージン及び金属配線の特性を向上できる金属プラグを備
える半導体装置の多層金属配線の形成方法を提供するこ
とにその目的がある。
れたものであり、金属スペーサを用いてオーバラップマ
ージン及び金属配線の特性を向上できる金属プラグを備
える半導体装置の多層金属配線の形成方法を提供するこ
とにその目的がある。
【００１５】また、他の目的は、金属スペーサを用いて
金属絶縁膜の平坦化を向上させ、ボイドの発生を防止で
きると共に、充分な工程マージンを確保できる半導体装
置の多層金属配線の形成方法を提供することである。
金属絶縁膜の平坦化を向上させ、ボイドの発生を防止で
きると共に、充分な工程マージンを確保できる半導体装
置の多層金属配線の形成方法を提供することである。
【００１６】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、下層上に第１金属配線を形成する段階；
前記第１金属配線を含む下層上に絶縁膜を形成する段
階；前記絶縁膜をエッチングして前記第１金属配線が露
出するようにコンタクト孔を形成する段階；前記コンタ
クト孔に前記第１金属配線とコンタクトする金属プラグ
を形成する段階；前記絶縁膜をエッチングする段階；前
記絶縁膜上の金属プラグの側壁に金属スペーサを形成す
る段階；及び前記金属スペーサを介して前記金属プラグ
とコンタクトする第２金属配線を前記絶縁膜上に形成す
る段階を含むことを特徴とする。
に、本発明は、下層上に第１金属配線を形成する段階；
前記第１金属配線を含む下層上に絶縁膜を形成する段
階；前記絶縁膜をエッチングして前記第１金属配線が露
出するようにコンタクト孔を形成する段階；前記コンタ
クト孔に前記第１金属配線とコンタクトする金属プラグ
を形成する段階；前記絶縁膜をエッチングする段階；前
記絶縁膜上の金属プラグの側壁に金属スペーサを形成す
る段階；及び前記金属スペーサを介して前記金属プラグ
とコンタクトする第２金属配線を前記絶縁膜上に形成す
る段階を含むことを特徴とする。
【００１７】前記金属プラグの形成方法は、下層上にタ
ングステン膜を蒸着後、ＣＭＰ工程によってプラグを形
成する。
ングステン膜を蒸着後、ＣＭＰ工程によってプラグを形
成する。
【００１８】前記絶縁膜は、酸化膜ターゲットを用いた
エッチング工程により、前記プラグより高さの低いよう
にエッチングする。
エッチング工程により、前記プラグより高さの低いよう
にエッチングする。
【００１９】前記第２金属配線形成後、前記プラグとの
コンタクトに用いられないスペーサを除去する工程をさ
らに含む。
コンタクトに用いられないスペーサを除去する工程をさ
らに含む。
【００２０】また、本発明は、下層に第１金属配線を形
成する段階；前記第１金属配線を含む下層上に第１絶縁
膜を形成する段階；前記第１絶縁膜をエッチングして前
記第１金属配線の高さより低いように段差を形成する段
階；前記第１絶縁膜上の第１金属配線の側壁に金属スペ
ーサを形成する段階；前記金属スペーサを含む下異部層
上に平坦化膜を形成する段階；前記平坦化膜をエッチン
グして前記第１金属配線が露出するようにコンタクト孔
を形成する段階；及び前記コンタクト孔を介して第１金
属配線とコンタクトする第２金属配線を形成する段階を
備えることを特徴とする。
成する段階；前記第１金属配線を含む下層上に第１絶縁
膜を形成する段階；前記第１絶縁膜をエッチングして前
記第１金属配線の高さより低いように段差を形成する段
階；前記第１絶縁膜上の第１金属配線の側壁に金属スペ
ーサを形成する段階；前記金属スペーサを含む下異部層
上に平坦化膜を形成する段階；前記平坦化膜をエッチン
グして前記第１金属配線が露出するようにコンタクト孔
を形成する段階；及び前記コンタクト孔を介して第１金
属配線とコンタクトする第２金属配線を形成する段階を
備えることを特徴とする。
【００２１】前記第１絶縁膜はウェットエッチング工程
またはドライエッチング工程によってエッチングされ
る。前記絶縁膜のドライエッチング工程時、第１金属配
線とのエッチング選択比を高める為にフレオンガスを用
いるか、或いはＣＯ、Ｏ2、ＡＲ、Ｈｅ等の希釈ガスを
混合して用いる。
またはドライエッチング工程によってエッチングされ
る。前記絶縁膜のドライエッチング工程時、第１金属配
線とのエッチング選択比を高める為にフレオンガスを用
いるか、或いはＣＯ、Ｏ2、ＡＲ、Ｈｅ等の希釈ガスを
混合して用いる。
【００２２】前記第１絶縁膜としては、低温のＰＥＣＶ
Ｄ酸化膜として、シリコンを多量含有した酸化膜か、或
いはＭＯＣＶＤ酸化膜が用いられる。
Ｄ酸化膜として、シリコンを多量含有した酸化膜か、或
いはＭＯＣＶＤ酸化膜が用いられる。
【００２３】前記平坦化膜の形成工程は、下層上に平坦
化特性の優秀な第２絶縁膜を形成する段階；及び前記第
２絶縁膜上に第３絶縁膜を形成する段階を備える。
化特性の優秀な第２絶縁膜を形成する段階；及び前記第
２絶縁膜上に第３絶縁膜を形成する段階を備える。
【００２４】
【発明の実施の形態】以下、添付図面に基づき、本発明
の好適実施例を詳細に説明する。図１２乃至図１９は本
発明の一実施例による半導体装置の多層金属配線を形成
するための工程断面図である。
の好適実施例を詳細に説明する。図１２乃至図１９は本
発明の一実施例による半導体装置の多層金属配線を形成
するための工程断面図である。
【００２５】図１２を参照して、第１金属配線３２が形
成された基板または絶縁膜の様な下層３１上に絶縁膜３
３を形成後、前記第１金属配線３２が露出するように前
記絶縁膜３３をエッチングして、金属プラグの形成され
るコンタクト孔３３’を形成する。
成された基板または絶縁膜の様な下層３１上に絶縁膜３
３を形成後、前記第１金属配線３２が露出するように前
記絶縁膜３３をエッチングして、金属プラグの形成され
るコンタクト孔３３’を形成する。
【００２６】前記コンタクト孔３３’を形成後、図１３
に示すように、前記コンタクト孔３３’が埋め込まれる
ようにプラグ用金属膜３４としてステップカバリージの
良いタングステン膜を蒸着し、図１４に示すように、前
記プラグ用金属膜３４を化学的・機械的研磨法（ＣＭ
Ｐ）を用いてエッテングしてプラグ３４’を形成する。
に示すように、前記コンタクト孔３３’が埋め込まれる
ようにプラグ用金属膜３４としてステップカバリージの
良いタングステン膜を蒸着し、図１４に示すように、前
記プラグ用金属膜３４を化学的・機械的研磨法（ＣＭ
Ｐ）を用いてエッテングしてプラグ３４’を形成する。
【００２７】次いで、図１５に示すように金属プラグ３
４’を形成後、酸化膜ターゲットエッチング、則ちブラ
ンケットエッチングを行い、前記プラグ３４’の高さよ
り低くなるように前記絶縁膜３３をエッチングする。こ
のとき、エッチングする絶縁膜の厚さによって第１金属
配線３２と後続の第２金属配線の接触面の面積が調整さ
れる。
４’を形成後、酸化膜ターゲットエッチング、則ちブラ
ンケットエッチングを行い、前記プラグ３４’の高さよ
り低くなるように前記絶縁膜３３をエッチングする。こ
のとき、エッチングする絶縁膜の厚さによって第１金属
配線３２と後続の第２金属配線の接触面の面積が調整さ
れる。
【００２８】図１６に示す様に、金属スペーサ用金属膜
３５を下層上に蒸着後、ブランケットエッチングして前
記絶縁膜３３上のプラグ３４’の側壁にスペーサ３６を
図１７に示す様に形成する。前記スペーサの大きさは蒸
着されるスペーサ用金属膜３５の厚さによって調整可能
である。続いて、図１８に示すように、電気伝導度の高
いアルミニウムの様な第２金属配線用金属膜３７を基板
全面に渡って蒸着し、この第２金属配線用金属膜３７上
に感光膜３８を塗布してからパターニングし、前記パタ
ーニングした感光膜３８をマスクとして前記金属膜３７
をエッチングすると、図１９に示すような第２金属配線
３９が形成される。このとき、プラグ３４’と第２金属
配線３９の金属膜との間のエッチング選択比を調整し
て、不要なスペーサ、すなわちプラグ３４’と第２金属
配線３９とオーバーラップされない部分の絶縁膜３３上
のプラグの側壁に形成されたスペーサを除去する。
３５を下層上に蒸着後、ブランケットエッチングして前
記絶縁膜３３上のプラグ３４’の側壁にスペーサ３６を
図１７に示す様に形成する。前記スペーサの大きさは蒸
着されるスペーサ用金属膜３５の厚さによって調整可能
である。続いて、図１８に示すように、電気伝導度の高
いアルミニウムの様な第２金属配線用金属膜３７を基板
全面に渡って蒸着し、この第２金属配線用金属膜３７上
に感光膜３８を塗布してからパターニングし、前記パタ
ーニングした感光膜３８をマスクとして前記金属膜３７
をエッチングすると、図１９に示すような第２金属配線
３９が形成される。このとき、プラグ３４’と第２金属
配線３９の金属膜との間のエッチング選択比を調整し
て、不要なスペーサ、すなわちプラグ３４’と第２金属
配線３９とオーバーラップされない部分の絶縁膜３３上
のプラグの側壁に形成されたスペーサを除去する。
【００２９】前記のような本発明の一実施例による半導
体装置の多層金属配線の形成方法によれば、金属プラグ
の側壁に金属スペーサを形成することで、第２金属配線
とプラグの接触面積が増加して接触抵抗が減少する。こ
れにより、従来の第２金属配線のためのエッチング工程
後、金属ストリンガの残存問題が解決され、これにより
素子の特性を改善でき、第２金属配線とプラグとの間の
オーバラップマージンを向上させることができる。
体装置の多層金属配線の形成方法によれば、金属プラグ
の側壁に金属スペーサを形成することで、第２金属配線
とプラグの接触面積が増加して接触抵抗が減少する。こ
れにより、従来の第２金属配線のためのエッチング工程
後、金属ストリンガの残存問題が解決され、これにより
素子の特性を改善でき、第２金属配線とプラグとの間の
オーバラップマージンを向上させることができる。
【００３０】図２０乃至図２３は、本発明の他の実施例
による半導体装置の多層金属配線の形成方法を説明する
ための工程断面図である。
による半導体装置の多層金属配線の形成方法を説明する
ための工程断面図である。
【００３１】図２０に示すように、基板または絶縁膜の
様な下層４１上に第１金属配線用金属膜を蒸着後、エッ
チングして第１金属配線４２を形成し、図２１に示すよ
うに金属配線の絶縁のために、基板全面に渡り、ステッ
プカバリージが良く、絶縁特性が優秀な絶縁膜、例えば
低温（３００−５００℃）のＰＥＣＶＤ（plasma enha
nced chemical vapor deposition）酸化膜であるシ
リコンを多量含有した酸化膜（Si-rich oxide）を第１
絶縁膜４３に蒸着する。前記第１絶縁膜４３としてＭＯ
ＣＶＤ（metal organic chemical vapor depositio
n）を用いた酸化膜が用いられる。
様な下層４１上に第１金属配線用金属膜を蒸着後、エッ
チングして第１金属配線４２を形成し、図２１に示すよ
うに金属配線の絶縁のために、基板全面に渡り、ステッ
プカバリージが良く、絶縁特性が優秀な絶縁膜、例えば
低温（３００−５００℃）のＰＥＣＶＤ（plasma enha
nced chemical vapor deposition）酸化膜であるシ
リコンを多量含有した酸化膜（Si-rich oxide）を第１
絶縁膜４３に蒸着する。前記第１絶縁膜４３としてＭＯ
ＣＶＤ（metal organic chemical vapor depositio
n）を用いた酸化膜が用いられる。
【００３２】図２２に示すように、前記絶縁膜４３をド
ライまたはウェットエッチング工程によってエッチング
する。このとき、前記絶縁膜４３は、前記第１金属配線
４２と段差が生ずるように、前記第１金属配線４２の高
さより低くエッチングする。前記絶縁膜４３を感光膜な
しにドライエッチングすることができ、かつ感光膜を用
いたドライエッチング工程によってエッチングすること
もできる。前記絶縁膜４３のドライエッチング時、前記
第１金属配線４２及び絶縁膜４３間のエッチング選択比
を向上させる為に、フレオンガス（ＣＨＦ3、ＣＦ4、Ｃ
Ｈ3 Ｆ、Ｃ2 Ｆ６）を用いるか、或いはＣＯ、Ｏ2、Ａ
Ｒ、Ｈｅなどの希釈ガスと混合して用いる。
ライまたはウェットエッチング工程によってエッチング
する。このとき、前記絶縁膜４３は、前記第１金属配線
４２と段差が生ずるように、前記第１金属配線４２の高
さより低くエッチングする。前記絶縁膜４３を感光膜な
しにドライエッチングすることができ、かつ感光膜を用
いたドライエッチング工程によってエッチングすること
もできる。前記絶縁膜４３のドライエッチング時、前記
第１金属配線４２及び絶縁膜４３間のエッチング選択比
を向上させる為に、フレオンガス（ＣＨＦ3、ＣＦ4、Ｃ
Ｈ3 Ｆ、Ｃ2 Ｆ６）を用いるか、或いはＣＯ、Ｏ2、Ａ
Ｒ、Ｈｅなどの希釈ガスと混合して用いる。
【００３３】図２３に示すように、スペーサ用金属膜４
４を基板全面に渡って蒸着した後、図２４に示すよう
に、金属膜４４と前記絶縁膜４３のエッチング選択比を
用いたドライエッチング工程により、前記絶縁膜４３上
の前記第１金属配線４２の側壁に金属スペーサ４４を形
成する。
４を基板全面に渡って蒸着した後、図２４に示すよう
に、金属膜４４と前記絶縁膜４３のエッチング選択比を
用いたドライエッチング工程により、前記絶縁膜４３上
の前記第１金属配線４２の側壁に金属スペーサ４４を形
成する。
【００３４】図２５に示すように、金属スペーサ４４を
形成後、平坦化のために平坦化特性の優秀な第２絶縁膜
４５を基板全面に渡って形成した後、その上に第３絶縁
膜４６を形成して基板表面を平坦化する。
形成後、平坦化のために平坦化特性の優秀な第２絶縁膜
４５を基板全面に渡って形成した後、その上に第３絶縁
膜４６を形成して基板表面を平坦化する。
【００３５】続いて、第３絶縁膜４６上に感光膜を形成
後、その下の第２絶縁膜４５と第３絶縁膜４６をエッチ
ングして、図２６に示すようなコンタクト孔を形成す
る。このコンタクト孔を形成後、コンタクト孔を介して
前記第１金属配線４２とコンタクトされる第２金属配線
４８を形成する。
後、その下の第２絶縁膜４５と第３絶縁膜４６をエッチ
ングして、図２６に示すようなコンタクト孔を形成す
る。このコンタクト孔を形成後、コンタクト孔を介して
前記第１金属配線４２とコンタクトされる第２金属配線
４８を形成する。
【００３６】前記のように、本発明の他の実施例による
半導体装置の多層金属配線の形成方法によれば、前記第
１絶縁膜を蒸着後、前記第１金属配線と段差が生ずるよ
うにエッチングすることで、後続の平坦化工程が容易と
なり、かつボイドの発生を防止できる。
半導体装置の多層金属配線の形成方法によれば、前記第
１絶縁膜を蒸着後、前記第１金属配線と段差が生ずるよ
うにエッチングすることで、後続の平坦化工程が容易と
なり、かつボイドの発生を防止できる。
【００３７】また、前記絶縁膜上の第１金属配線の側壁
に金属スペーサを形成することで、コンタクト孔の形成
時、ミスアライメントが発生しても金属スペーサを介し
て第１金属配線４２と第２金属配線４８が相互コンタク
トされることが分かる。これにより、前記コンタクト孔
の形成のための感光膜の形成工程時に、工程マージンを
確保することができる。
に金属スペーサを形成することで、コンタクト孔の形成
時、ミスアライメントが発生しても金属スペーサを介し
て第１金属配線４２と第２金属配線４８が相互コンタク
トされることが分かる。これにより、前記コンタクト孔
の形成のための感光膜の形成工程時に、工程マージンを
確保することができる。
【００３８】尚、本発明は、本実施例に限られるもので
はない。本発明の趣旨から逸脱しない範囲内で多様に変
更実施することが可能である。
はない。本発明の趣旨から逸脱しない範囲内で多様に変
更実施することが可能である。
【００３９】
【発明の効果】以上、詳細に説明したように、本発明の
半導体装置の多層金属配線の形成方法によれば、第１金
属配線またはプラグの側壁に金属スペーサを形成後、第
２金属配線を形成することにより、配線間の充分なオー
バラップマージンを確保でき、これにより素子の配線特
性を向上できる利点がある。
半導体装置の多層金属配線の形成方法によれば、第１金
属配線またはプラグの側壁に金属スペーサを形成後、第
２金属配線を形成することにより、配線間の充分なオー
バラップマージンを確保でき、これにより素子の配線特
性を向上できる利点がある。
【００４０】また、金属スペーサ形成後の平坦化工程を
容易に行うことができ、ボイドの発生を防止して歩留ま
りを向上できる利点がある。
容易に行うことができ、ボイドの発生を防止して歩留ま
りを向上できる利点がある。
【００４１】しかも、金属スペーサの形成によって充分
な工程マージンを確保できるので、歩留まりを向上で
き、かつ、高集積素子を容易に製作できるという様々な
優れた利点がある。
な工程マージンを確保できるので、歩留まりを向上で
き、かつ、高集積素子を容易に製作できるという様々な
優れた利点がある。
【図１】従来における半導体装置の多層配線形成工程を
説明するための断面図である。
説明するための断面図である。
【図２】従来における半導体装置の多層配線形成工程を
説明するための断面図である。
説明するための断面図である。
【図３】従来における半導体装置の多層配線形成工程を
説明するための断面図である。
説明するための断面図である。
【図４】従来における半導体装置の多層配線形成工程を
説明するための断面図である。
説明するための断面図である。
【図５】従来における半導体装置の多層配線形成工程を
説明するための断面図である。
説明するための断面図である。
【図６】従来における半導体装置の多層配線形成工程を
説明するための断面図である。
説明するための断面図である。
【図７】従来における、他の半導体装置の多層配線形成
工程を説明するための断面図である。
工程を説明するための断面図である。
【図８】従来における、他の半導体装置の多層配線形成
工程を説明するための断面図である。
工程を説明するための断面図である。
【図９】従来における、他の半導体装置の多層配線形成
工程を説明するための断面図である。
工程を説明するための断面図である。
【図１０】従来における、他の半導体装置の多層配線形
成工程を説明するための断面図である。
成工程を説明するための断面図である。
【図１１】（ａ）（ｂ）は、従来における半導体装置の
多層配線の形成時に発生するボイド及びミスアライメン
トを説明するための図である。
多層配線の形成時に発生するボイド及びミスアライメン
トを説明するための図である。
【図１２】本発明の一実施例による半導体装置の多層配
線の形成方法を説明するための工程断面図である。
線の形成方法を説明するための工程断面図である。
【図１３】本発明の一実施例による半導体装置の多層配
線の形成方法を説明するための工程断面図である。
線の形成方法を説明するための工程断面図である。
【図１４】本発明の一実施例による半導体装置の多層配
線の形成方法を説明するための工程断面図である。
線の形成方法を説明するための工程断面図である。
【図１５】本発明の一実施例による半導体装置の多層配
線の形成方法を説明するための工程断面図である。
線の形成方法を説明するための工程断面図である。
【図１６】本発明の一実施例による半導体装置の多層配
線の形成方法を説明するための工程断面図である。
線の形成方法を説明するための工程断面図である。
【図１７】本発明の一実施例による半導体装置の多層配
線の形成方法を説明するための工程断面図である。
線の形成方法を説明するための工程断面図である。
【図１８】本発明の一実施例による半導体装置の多層配
線の形成方法を説明するための工程断面図である。
線の形成方法を説明するための工程断面図である。
【図１９】本発明の一実施例による半導体装置の多層配
線の形成方法を説明するための工程断面図である。
線の形成方法を説明するための工程断面図である。
【図２０】本発明の他の実施例による半導体装置の多層
配線の形成方法を説明するための工程断面図である。
配線の形成方法を説明するための工程断面図である。
【図２１】本発明の他の実施例による半導体装置の多層
配線の形成方法を説明するための工程断面図である。
配線の形成方法を説明するための工程断面図である。
【図２２】本発明の他の実施例による半導体装置の多層
配線の形成方法を説明するための工程断面図である。
配線の形成方法を説明するための工程断面図である。
【図２３】本発明の他の実施例による半導体装置の多層
配線の形成方法を説明するための工程断面図である。
配線の形成方法を説明するための工程断面図である。
【図２４】本発明の他の実施例による半導体装置の多層
配線の形成方法を説明するための工程断面図である。
配線の形成方法を説明するための工程断面図である。
【図２５】本発明の他の実施例による半導体装置の多層
配線の形成方法を説明するための工程断面図である。
配線の形成方法を説明するための工程断面図である。
【図２６】本発明の他の実施例による半導体装置の多層
配線の形成方法を説明するための工程断面図である。
配線の形成方法を説明するための工程断面図である。
３１、４１ 下層 ３２、４２ 第１金属配線 ３３、４３、４５、４６ 絶縁膜 ３３’ コンタクト孔 ３４、３７ 金属膜 ３４’ プラグ ３５ スペーサ用金属膜 ３６ スペーサ ３８ 感光膜 ３９、４７ 第２金属配線 ４４ 金属スペーサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 姜 炳 州 大韓民国 京畿道 利川市 高潭洞 山 72−１ 高潭 寄宿舎 101−1312 (72)発明者 金 完 洙 大韓民国 ソウル 江南區 栗ヒョン洞 296−10番地 ７／５
Claims (13)
- 【請求項１】 下層上に第１金属配線を形成する段階；
前記第１金属配線を含む下層上に絶縁膜を形成する段
階；前記絶縁膜をエッチングして前記第１金属配線が露
出するようにコンタクト孔を形成する段階；前記コンタ
クト孔に前記第１金属配線とコンタクトする金属プラグ
を形成する段階；前記絶縁膜をエッチングする段階；前
記絶縁膜上の金属プラグの側壁に金属スペーサを形成す
る段階；及び、 前記金属スペーサを介して前記金属プラグとコンタクト
する第２金属配線を前記絶縁膜上に形成する段階を含む
ことを特徴とする半導体装置の多層金属配線の形成方
法。 - 【請求項２】 前記金属プラグはタングステンからなる
ことを特徴とする請求項１記載の半導体装置の多層金属
配線の形成方法。 - 【請求項３】 前記金属プラグの形成方法は、基板全面
にタングステン膜を蒸着後、ＣＭＰ工程によってプラグ
を形成することを特徴とする請求項２記載の半導体装置
の多層金属配線の形成方法。 - 【請求項４】 前記絶縁膜は、酸化膜ターゲットを用い
たエッチング工程により、前記プラグより高さが低いよ
うにエッチングすることを特徴とする請求項１記載の半
導体装置の多層金属配線の形成方法。 - 【請求項５】 前記第２金属配線形成後、前記プラグと
のコンタクトに用いられないスペーサを除去する工程を
さらに含むことを特徴とする請求項１記載の半導体装置
の多層金属配線の形成方法。 - 【請求項６】 下層に第１金属配線を形成する段階；前
記第１金属配線を含む下層上に第１絶縁膜を形成する段
階；前記第１絶縁膜をエッチングして前記第１金属配線
の高さより低いように段差を形成する段階；前記第１絶
縁膜上の第１金属配線の側壁に金属スペーサを形成する
段階；前記金属スペーサを含む下層上に平坦化膜を形成
する段階；前記平坦化膜をエッチングして前記第１金属
配線が露出するようにコンタクト孔を形成する段階；及
び、 前記コンタクト孔を介して第１金属配線とコンタクトす
る第２金属配線を形成する段階を備えることを特徴とす
る半導体装置の多層金属配線の形成方法。 - 【請求項７】 前記第１絶縁膜はウェットエッチング工
程によってエッチングすることを特徴とする請求項６記
載の半導体装置の多層金属配線の形成方法。 - 【請求項８】 前記第１絶縁膜はドライエッチング工程
によってエッチングすることを特徴とする請求項６記載
の半導体装置の多層金属配線の形成方法。 - 【請求項９】 前記第１絶縁膜のドライエッチング工程
時、第１金属配線とのエッチング選択比を高める為にフ
レオンガスを用いるか、或いはＣＯ、Ｏ2、ＡＲ、Ｈｅ
等の希釈ガスを混合して用いることを特徴とする請求項
８記載の半導体装置の多層金属配線の形成方法。 - 【請求項１０】 前記第１絶縁膜として低温のＰＥＣＶ
Ｄ酸化膜が用いられることを特徴とする請求項６記載の
半導体装置の多層金属配線の形成方法。 - 【請求項１１】 前記第１絶縁膜としてシリコンを多量
含有した酸化膜が用いられることを特徴とする、請求項
１０記載の半導体装置の多層金属配線の形成方法。 - 【請求項１２】 前記第１絶縁膜としてＭＯＣＶＤ酸化
膜が用いられることを特徴とする、請求項６記載の半導
体装置の多層金属配線の形成方法。 - 【請求項１３】 前記平坦化膜の形成工程は、 下層上に平坦化特性の優秀な第２絶縁膜を形成する段
階；及び、 前記第２絶縁膜上に第３絶縁膜を形成する段階を備える
ことを特徴とする請求項６記載の半導体装置の多層金属
配線の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1999/P24046 | 1999-06-24 | ||
| KR1019990024046A KR100333382B1 (ko) | 1999-06-24 | 1999-06-24 | 반도체 장치의 다층금속배선 형성방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007243342A Division JP2008042219A (ja) | 1999-06-24 | 2007-09-20 | 半導体装置の多層金属配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001015594A true JP2001015594A (ja) | 2001-01-19 |
Family
ID=19595047
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000189845A Pending JP2001015594A (ja) | 1999-06-24 | 2000-06-23 | 半導体装置の多層金属配線の形成方法 |
| JP2007243342A Pending JP2008042219A (ja) | 1999-06-24 | 2007-09-20 | 半導体装置の多層金属配線の形成方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007243342A Pending JP2008042219A (ja) | 1999-06-24 | 2007-09-20 | 半導体装置の多層金属配線の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6372649B1 (ja) |
| JP (2) | JP2001015594A (ja) |
| KR (1) | KR100333382B1 (ja) |
| TW (1) | TW519723B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353117A (ja) * | 2001-05-28 | 2002-12-06 | Nec Corp | 半導体装置の製造方法 |
| KR100390996B1 (ko) * | 2001-06-29 | 2003-07-12 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
| JP2010161305A (ja) * | 2009-01-09 | 2010-07-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2015046623A (ja) * | 2014-11-04 | 2015-03-12 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010055868A1 (en) * | 1998-05-22 | 2001-12-27 | Madan Sudhir K. | Apparatus and method for metal layer streched conducting plugs |
| US6800530B2 (en) * | 2003-01-14 | 2004-10-05 | International Business Machines Corporation | Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors |
| US7429536B2 (en) | 2005-05-23 | 2008-09-30 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US7829262B2 (en) | 2005-08-31 | 2010-11-09 | Micron Technology, Inc. | Method of forming pitch multipled contacts |
| US7572572B2 (en) * | 2005-09-01 | 2009-08-11 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US7759197B2 (en) | 2005-09-01 | 2010-07-20 | Micron Technology, Inc. | Method of forming isolated features using pitch multiplication |
| US8003310B2 (en) * | 2006-04-24 | 2011-08-23 | Micron Technology, Inc. | Masking techniques and templates for dense semiconductor fabrication |
| US7795149B2 (en) | 2006-06-01 | 2010-09-14 | Micron Technology, Inc. | Masking techniques and contact imprint reticles for dense semiconductor fabrication |
| KR100799077B1 (ko) * | 2006-12-11 | 2008-01-28 | 동부일렉트로닉스 주식회사 | 금속 배선 및 그 형성 방법 |
| KR100861873B1 (ko) | 2007-05-17 | 2008-10-06 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조방법 |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US7737039B2 (en) | 2007-11-01 | 2010-06-15 | Micron Technology, Inc. | Spacer process for on pitch contacts and related structures |
| US8575022B2 (en) * | 2011-11-28 | 2013-11-05 | International Business Machines Corporation | Top corner rounding of damascene wire for insulator crack suppression |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4840923A (en) * | 1986-04-30 | 1989-06-20 | International Business Machine Corporation | Simultaneous multiple level interconnection process |
| JPH0463461A (ja) | 1990-07-03 | 1992-02-28 | Oki Electric Ind Co Ltd | 半導体装置における多層配線の形成方法 |
| KR930006735B1 (ko) | 1991-02-28 | 1993-07-23 | 삼성전자 주식회사 | 바이씨모스장치의 제조방법 |
| US5493152A (en) | 1993-11-09 | 1996-02-20 | Vlsi Technology, Inc. | Conductive via structure for integrated circuits and method for making same |
| US6001685A (en) | 1993-12-21 | 1999-12-14 | Hyundai Electronics Industries Co., Ltd. | Method of making a semiconductor device |
| US5501991A (en) | 1994-07-13 | 1996-03-26 | Winbond Electronics Corporation | Process for making a bipolar junction transistor with a self-aligned base contact |
| US5504038A (en) | 1995-05-25 | 1996-04-02 | United Microelectronics Corporation | Method for selective tungsten sidewall and bottom contact formation |
| US5699613A (en) * | 1995-09-25 | 1997-12-23 | International Business Machines Corporation | Fine dimension stacked vias for a multiple layer circuit board structure |
| US5691240A (en) | 1996-11-20 | 1997-11-25 | Mosel Vitelic Inc. | Method for forming blanket planarization of the multilevel interconnection |
| US5893741A (en) | 1997-02-07 | 1999-04-13 | National Science Council | Method for simultaneously forming local interconnect with silicided elevated source/drain MOSFET's |
| JPH10303294A (ja) | 1997-04-22 | 1998-11-13 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH118299A (ja) | 1997-04-22 | 1999-01-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
-
1999
- 1999-06-24 KR KR1019990024046A patent/KR100333382B1/ko not_active IP Right Cessation
-
2000
- 2000-06-22 US US09/599,172 patent/US6372649B1/en not_active Expired - Fee Related
- 2000-06-22 TW TW089112251A patent/TW519723B/zh active
- 2000-06-23 JP JP2000189845A patent/JP2001015594A/ja active Pending
-
2007
- 2007-09-20 JP JP2007243342A patent/JP2008042219A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353117A (ja) * | 2001-05-28 | 2002-12-06 | Nec Corp | 半導体装置の製造方法 |
| JP4598306B2 (ja) * | 2001-05-28 | 2010-12-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100390996B1 (ko) * | 2001-06-29 | 2003-07-12 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
| JP2010161305A (ja) * | 2009-01-09 | 2010-07-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2015046623A (ja) * | 2014-11-04 | 2015-03-12 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6372649B1 (en) | 2002-04-16 |
| TW519723B (en) | 2003-02-01 |
| JP2008042219A (ja) | 2008-02-21 |
| KR20010003671A (ko) | 2001-01-15 |
| KR100333382B1 (ko) | 2002-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008042219A (ja) | 半導体装置の多層金属配線の形成方法 | |
| JPH05206290A (ja) | 多層相互接続集積回路用ビア形成方法 | |
| JPH10294365A (ja) | 半導体装置及びその製造方法 | |
| TW200303599A (en) | Manufacturing method of semiconductor device | |
| TW200910520A (en) | Method for forming contact in semiconductor device | |
| JP3786413B2 (ja) | 半導体素子の形成方法 | |
| JP2001210645A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100382724B1 (ko) | 여러 종류의 콘택 스터드들을 포함하는 반도체 장치 제조방법 | |
| JP2009283569A (ja) | 半導体装置 | |
| TW457591B (en) | Method of manufacturing contact structure | |
| KR101168507B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| JP2009054879A (ja) | 集積回路の製造方法 | |
| KR100706800B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100450241B1 (ko) | 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자 | |
| JP2007027234A (ja) | 半導体装置及びその製造方法 | |
| KR100408683B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100532749B1 (ko) | 반도체 소자의 다층 금속 배선의 제조 방법 | |
| KR100950761B1 (ko) | 반도체 소자의 제조방법 | |
| KR100924545B1 (ko) | 반도체 소자의 제조방법 | |
| KR100372817B1 (ko) | 반도체 소자의 금속 배선 콘택 방법 | |
| JPH0945765A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH05335307A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2004079805A (ja) | 配線、配線の形成方法、半導体装置及びその製造方法 | |
| JP2004253572A (ja) | 半導体装置及びその製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051101 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070620 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070627 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070720 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070727 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070820 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070920 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |