TW519723B - Method for forming multi-level metal interconnection - Google Patents

Method for forming multi-level metal interconnection Download PDF

Info

Publication number
TW519723B
TW519723B TW089112251A TW89112251A TW519723B TW 519723 B TW519723 B TW 519723B TW 089112251 A TW089112251 A TW 089112251A TW 89112251 A TW89112251 A TW 89112251A TW 519723 B TW519723 B TW 519723B
Authority
TW
Taiwan
Prior art keywords
insulating layer
metal
forming
metal wiring
layer
Prior art date
Application number
TW089112251A
Other languages
English (en)
Inventor
Min-Sub Han
Tae-Gook Lee
Byoung-Ju Kang
Wan-Soo Kim
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW519723B publication Critical patent/TW519723B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

519723
<务明之領域> 更特別的 是半3:是關於一種製造半導體裝置的方法 置之多層金屬配線形成方法。 〈舍明之背景〉 此需體裝置集積度的增加，、線寬也跟著變細，因 線r方法的截面圖。參考第“= 下；11上ίΐ ΐϊ或絕緣層的具有第-金屬配線12的 飯刻絕緣層13形成接觸栓的接觸孔U，，以露 膜埴滿接。麥考第1β圖’沈積金屬栓14的金屬薄 第1(：圖。 乂化子機械研磨（CMP)形成金屬栓14，如 如第1 D圖 薄膜於下層11 線15的金屬薄 膜1 6作為保護 然而，使 刻第二金屬配 屬毛邊的尖端 形尺寸越來越 下的第一金屬 和特性會因為 第2A到2D 金屬配線2 2形 ，/九積乐 上如第1 E 膜然後圖 層，钱刻 用金屬栓 線1 5的金 ，而降低 小時，在 配線間的 製程範圍 圖是多層 成在作為 主獨®己綠1 5高 圖，塗 形。如 金屬薄 的習知 屬薄膜 元件特 絕緣層 圖形的 的降低 金屬配 基板或 佈感光薄 第1F圖， 膜1 5形成 技術具有 之後，在 性和降低 上的第二 重疊範圍 而降低。 線形成方 絕緣層的 導電率 膜16於 使用圖 第二金 如下的 接觸孔 良率。 金屬配 會降低 法的截 下層21 如A 1的金屬 第二金屬配 形的感光薄 屬配線1 7。 缺點。在蝕 中會形成金 而且，當圖 線和絕緣層 而製造良率 面圖。第一 上如第2A圖
519723 五、發明說明（2) 2屬配線的絕緣製程如第則。也就是，具有良好階梯 復盍性和絕緣特性的第一絕緣層23形 線22的下層21上。平坦化的第二絕緣層24形：： 層23上最後形成第三絕緣層25在第二絕緣層“上…、、象 如第2C圖，感光薄膜26形成在第三絕緣層？ # 2D圖’使用感光薄膜26作為保護層來蝕；： 層23-25形成接觸孔，以露出第—金屬配㈣。]Υ—.、巴第緣 二金屬配線27在第三絕緣層25上經由接 弟 線2 2接觸。 乐金屬配 ，習知方法的缺點如下：隨著半導體記憶 增加’金屬配線的線寬線距變得更小如= 絕緣層時會產生孔洞。孔洞在後續=二 中會造成絕緣層剝離的問題而造成元件損壞。 衣耘 此外，在形成接觸孔的光蝕刻製程中二 使用感光薄膜1 6形成接觸孔製程之後， -丁彳不準， 1 5的步驟，重疊範圍會變得更小如第3B圖。:此、屬配線 電性會降低而缺少絲刻製程範圍會㈣量產變得=的 <發明之總論> 口難。 綜合上述，本發明的目的是提供—呈 體裝置之多層金屬配線形成方法，萨由 ^的半導 和金屬配線特性間的重疊範圍。 θ ” S ^改善圖形 本發明的另一目的是提供半導體裝置之多層 形成方法，可以改善金屬層間絕緣層的平坦度，避^ 泉 孔洞並使用金屬間隔確保足夠的製程範圍。又 先產生
—-— 五、發明說明（3) 根據本發明的一實施樣 金屬配線形成方法，具有+ _ ·豆t置之多層 層上；形成絕緣層在具有二二么^成一弟一金屬配線在下 緣層形成接觸孔，以霖出第全：配線的下層1;蝕刻絕 接觸孔中；钱刻絕緣層金”線‘形成-金屬栓在 的金屬栓邊壁；和形成=今：成金屬間隔在絕緣層上 屬間隔與第—金屬配線接觸屬配線在絕緣層上經由金 在金屬栓的形成步驟由 緣層上然後以CMP，飩’、>b積鎢栓在具有接觸孔的絕 步驟中，使用氧t il /形成金屬栓。在絕緣層的蝕刻 二金屬配成高度低於金屬h 有與金屬栓接觸的金屬間隔的步驟。 -有去除叹 法，t ^ : : $供-種半導體裝置之多層金屬配線形成方 二ίΠ步驟：形成-第-金屬配線在下層上; 緣層於二m第：金屬配線的下層1;形成第-絕 度低於第-金屬配：：的下層；㈣第一絕緣層使其高 一絕缘声上的笛入s形成向度，最；形成金屬間隔在第 有金屬r:隔!屬配線的邊壁；形成-平坦薄膜在具 孔，以露：第一：：整個表面；蝕刻平坦薄膜形成接觸 膜上婉^接觸？丨盥f配線；和形成第二金屬配線在平坦薄 胺上==接觸孔與第一金屬配線接觸。 層時弟使：ί::二濕或乾蝕刻來蝕刻。在蝕刻第-絕緣 十， 鼠物氣體或是以CO、02、Ar和He稀釋的氧俨 來增加對第-金屬配線的_選擇；。㈣的孔肢
# 6頁 五、發明說明（4) =薄膜形成步驟具有形成良好平坦特性的第二絕緣 下層上的步‘驟和形成第三、絕緣層在第：'絕緣層上的步ς 清楚；；明的目的、優點和特徵藉由附圖和下列敛述將更 〈較佳具體實施例之詳細描述> 第4Α到4Η圖是根據本發明—種實施例之半導體裳置之 =:=屬配線形成方法的截面圖'。參考第4Α圖，絕緣層Μ 配ίί作為基板或絕緣層的的下層31上其上形成第-：屬 ，。姓刻絕緣層33形成金屬栓的接觸孔33 金屬 弟一金屬配線32。 路出 才π Γ Ϊ祕圖’沈積具有良好的階梯覆蓋性的鎢薄膜34 =:33上以填滿接觸孔33,。參考第_ ρ 屬程㈣，也就是整體“；1::: S此二疋Ϊ度使絕緣層33的高度低於金屬栓34’的高曰 間的接觸表面是由絕緣層33丄二線 層33的蝕刻厚度。 J里所决疋，也就是絕緣 34,上金屬薄膜35在絕緣層33和金屬拴 的邊壁如第㈣Λ0士間隔36在絕緣層33上金屬栓 屬薄膜35的厚度。^ ’金屬間隔36的尺寸調整成沈積金 在呈具有良好導電率如A1的金屬薄膜37 屬間_和金屬栓34’的絕緣層33上。參考⑽ 519723 五、發明說明（5) =感光薄臈38在金屬薄膜37然後圖形並 =編8作為保護層來银刻金屬薄膜打形成第二：： 、.泉39。这吟，沒被第二金屬配線39覆蓋金屬 藉由控制在金屬栓34,和第二全屬配 出故土可以 來蝕刻。 彳弟ι屬配線37間的钱亥I!選擇性 根據上述本發明實施例，金屬栓34 會降=屬检和第二金屬配線間的重疊|;力圍可；^且 .屬配Γ开Γ 是本發明另一實施例半導體裝置之多。 f配、、泉形成方法的截面圖；參考第 1 列护成第ίί 板或絕緣層的的下層41然後蝕
:金：配線42。參考第_，形成一第一絕緣J 中第！：： 配線42的下層41上。在本發明實施例 富含石夕氧:物f巧’疋具有良好階梯覆蓋性和絕緣特性的 3 0 0 500。厂2溥胺利用電漿增強化學氣相沈積（PECVD)在 0 0 5 0 0 C的低溫中所形成的氧化物薄膜。也 順D所形成的氧化物薄膜作為第_絕緣層43。 得第二ί;5上圖3的或Y ^ :;;τ:使用感光薄膜來進行乾-刻。為；改= 物4 ^ θ緣層43乾餘刻的姓刻選擇性，可以使用氣化 *月且^疋以CO、〇2、Ar和He稀釋的氣體。 策H ^隔的金屬f膜44於基板上如第5D圖而金屬 核44利用金屬薄膜44和第一絕緣㈣間的钱刻選擇性來 第8頁 _1; 519723 五、發明說明（6) 緣層43上的第一金屬配 乾#刻形成金屬間隔44a在第一絕 線的邊壁上如第5E圖。 ^ ΐ 5F圖，具有良好平坦特性的平坦化第二絕緣層45 板上和第三絕緣層46形成在第二絕緣層上，以平 第5G圖，感光薄膜47形成在第三絕緣層 屬配線48穿過和46形成-接觸孔而第二金 才幻得觸孔形成在第三絕緣層上。 -金:實施，姓刻第-絕緣層使其與第 進行並避免孔洞的產生。此外：：： = ; =輕易地 配線的邊壁所以第一和第二金屬= = : = -金屬 互f觸，即使第-和第二金屬配線間在形：接觸f，隔相 不準…，在形成接觸孔的感光薄=接觸孔時對位 夠的製程範圍。 " 、、¥可以確保具有足 間隔3述形之：層金屬配線形成方法在金屬 配線間有足夠的重疊範圍配和第二金屬 ; = 料，在形成金屬間隔之i i::f集積度 對洞並改善良率易地進 的人可以輕易地在^^彳土貫施例來描述，對於熟於此## 更，因此，本發明的範圍如後述專利；二圍：改變和變 」τ 5月靶圍所定義。 第9頁 519723 圖式簡單說明 第1 A到1 F圖是習知技術半導體裝置之多層金屬配線形 成方法的截面圖； 第2 A到2 D圖是另一習知技術半導體裝置之多層金屬配 線形成方法的截面圖， 第3A和3B圖是習知半導體裝置之多層金屬配線形成方 法對位不準和產生孔洞的截面圖； 第4A到4H圖是本發明實施例、半導體裝置之多層金屬配 線形成方法的截面圖； 第5A到5G圖是本發明另一實施例半導體裝置之多層金 屬配線形成方法的截面圖0 圖式中元件名稱與符號
11 下 層 12 第 一 金 屬 配 線 13 刻 絕 緣 層 13, :接觸孔 14 : :沈 積 金 屬 栓 14, :金屬栓 15 第 二 金 屬 配 線 16 感 光 薄 膜 17 第 — 金 屬 配 線 21 下 層 22 第 -- 金 屬 配 線 23-25 : :第- -到第i 26 : :感 光 薄 膜 第10頁 519723 圖式簡單說明 27 第二金屬配線 31 下層 32 第一金屬配線 33 钱刻絕緣層 3 3 ’ ：接觸孔 34 :鎢薄膜 3 4 ’ ：金屬栓 、 3 5 :沈積金屬薄膜 3 6 :金屬間隔 3 7 :金屬薄膜 38 :感光薄膜 3 9 :第二金屬配線 41 :下層 4 2 :第一金屬線 4 3 :第一絕緣層 4 4 :金屬薄膜 44a :金屬間隔 4 5、4 6 :第二和第三絕緣層 4 7 :感光薄膜 4 8 :第二金屬配線

Claims (1)

  1. 519723 々、申請專利範圍 1. 一種半導體裝置之多層金屬配線形成方法，具有下 列步驟： 形成一第一金屬配線在下層上； 形成一絕緣層具有選定厚度在具有第一金屬配線的下 層上； 蝕刻絕緣層形成一接觸孔，以露出第一金屬配線； . 形成一金屬栓在接觸孔中與第一金屬配線接觸； 蝕刻選定厚度部份的絕緣層； 形成一對金屬間隔在絕緣層上的金屬栓邊壁；和 形成一第二金屬配線在絕緣層上經由金屬間隔與第一 金屬配線接觸。 2. 如申請專利範圍第1項之方法，其中金屬栓是由鎢 所構成。 3. 如申請專利範圍第2項之方法，其中金屬栓的形成 步驟具有形成鶴薄膜在具有接觸孔的絕緣層上的步驟和 ’ CMP製程形成金屬栓的步驟。 4. 如申請專利範圍第1項之方法，其中絕緣層使用氧 化物靶來蝕刻，使絕緣層的高度低於金屬栓。 5. 如申請專利範圍第1項之方法，其中更具有在第二 金屬配線的形成步驟之後，去除沒有與金屬栓接觸的金屬 間隔的步驟。 6. —種半導體裝置之多層金屬配線形成方法，具有下 列步驟： 形成一第一金屬配線在下層上；
    第12頁 519723 六、申請專利範圍 形成一選定厚度的第一絕緣層在具有第一金屬配線的 下層上； 蝕刻選定厚度部份的絕緣層使第一絕緣層的高度低於 第一金屬配線； 形成金屬間隔在第一絕緣層上的第一金屬配線的邊 壁； 、 形成一平坦薄膜在具有金屬、間隔和第一金屬配線的第 一絕緣層上； I虫刻第一絕緣層和平坦薄膜形成一接觸孔，以露出第 一金屬配線；和 形成第二金屬配線經由接觸孔與第一金屬配線接觸。 7. 如申請專利範圍第6項之方法，其中第一絕緣層使 用濕蝕刻製程蝕刻。 8. 如申請專利範圍第6項之方法，其中第一絕緣層使 用乾钱刻製程I虫刻。 9. 如申請專利範圍第8項之方法，其中蝕刻第一絕緣 層時，可以只使用氟化物氣體或是以CO、02、Ar和He稀釋 的氣體來增加第一絕緣層和第一金屬配線間的蝕刻選擇 性。 1 0.如申請專利範圍第6項之方法，其中第一絕緣層是 富含矽的低溫PECVD氧化物薄膜。 1 1.如申請專利範圍第1 0項之方法，其中第一絕緣層' 是富含矽氧化物薄膜。 1 2.如申請專利範圍第6項之方法，其中第一絕緣層是
    第13頁 519723 六、申請專利範圍 MOCVD H 薄 g 〇 1 3.如申請專利範圍第6項之方法，其中平坦薄膜形成 步驟具有形成良好平坦特性的第二絕緣層在下層上的步驟 和；形成第三絕緣層在第二絕緣層上的步驟。
TW089112251A 1999-06-24 2000-06-22 Method for forming multi-level metal interconnection TW519723B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024046A KR100333382B1 (ko) 1999-06-24 1999-06-24 반도체 장치의 다층금속배선 형성방법

Publications (1)

Publication Number Publication Date
TW519723B true TW519723B (en) 2003-02-01

Family

ID=19595047

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089112251A TW519723B (en) 1999-06-24 2000-06-22 Method for forming multi-level metal interconnection

Country Status (4)

Country Link
US (1) US6372649B1 (zh)
JP (2) JP2001015594A (zh)
KR (1) KR100333382B1 (zh)
TW (1) TW519723B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010055868A1 (en) * 1998-05-22 2001-12-27 Madan Sudhir K. Apparatus and method for metal layer streched conducting plugs
JP4598306B2 (ja) * 2001-05-28 2010-12-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100390996B1 (ko) * 2001-06-29 2003-07-12 주식회사 하이닉스반도체 금속 배선 형성 방법
US6800530B2 (en) * 2003-01-14 2004-10-05 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7759197B2 (en) * 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7572572B2 (en) * 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7795149B2 (en) 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
KR100799077B1 (ko) * 2006-12-11 2008-01-28 동부일렉트로닉스 주식회사 금속 배선 및 그 형성 방법
KR100861873B1 (ko) 2007-05-17 2008-10-06 주식회사 동부하이텍 반도체 소자 및 그 제조방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
JP5341529B2 (ja) * 2009-01-09 2013-11-13 株式会社東芝 不揮発性半導体記憶装置の製造方法
US8575022B2 (en) * 2011-11-28 2013-11-05 International Business Machines Corporation Top corner rounding of damascene wire for insulator crack suppression
JP2015046623A (ja) * 2014-11-04 2015-03-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4840923A (en) * 1986-04-30 1989-06-20 International Business Machine Corporation Simultaneous multiple level interconnection process
JPH0463461A (ja) 1990-07-03 1992-02-28 Oki Electric Ind Co Ltd 半導体装置における多層配線の形成方法
KR930006735B1 (ko) 1991-02-28 1993-07-23 삼성전자 주식회사 바이씨모스장치의 제조방법
US5493152A (en) 1993-11-09 1996-02-20 Vlsi Technology, Inc. Conductive via structure for integrated circuits and method for making same
US6001685A (en) 1993-12-21 1999-12-14 Hyundai Electronics Industries Co., Ltd. Method of making a semiconductor device
US5501991A (en) 1994-07-13 1996-03-26 Winbond Electronics Corporation Process for making a bipolar junction transistor with a self-aligned base contact
US5504038A (en) 1995-05-25 1996-04-02 United Microelectronics Corporation Method for selective tungsten sidewall and bottom contact formation
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US5691240A (en) 1996-11-20 1997-11-25 Mosel Vitelic Inc. Method for forming blanket planarization of the multilevel interconnection
US5893741A (en) 1997-02-07 1999-04-13 National Science Council Method for simultaneously forming local interconnect with silicided elevated source/drain MOSFET's
JPH118299A (ja) 1997-04-22 1999-01-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH10303294A (ja) 1997-04-22 1998-11-13 Sanyo Electric Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008042219A (ja) 2008-02-21
JP2001015594A (ja) 2001-01-19
KR100333382B1 (ko) 2002-04-18
KR20010003671A (ko) 2001-01-15
US6372649B1 (en) 2002-04-16

Similar Documents

Publication Publication Date Title
TW519723B (en) Method for forming multi-level metal interconnection
TWI275130B (en) Self-aligned buried contact pair and method of forming the same
JP2000077625A5 (zh)
TW502372B (en) Wiring of a semiconductor device for forming a self-aligned contact and method for manufacturing the same
JPH08306774A (ja) 半導体装置及びその製造方法
TWI229411B (en) Method of manufacturing a semiconductor device
JP3344786B2 (ja) 半導体メモリセルのキャパシタ電極製造方法
US6831007B2 (en) Method for forming metal line of Al/Cu structure
TW200411758A (en) Method for fabricating contact pad of semiconductor device
JP2708729B2 (ja) 半導体素子のコンタクトホール形成方法
TW200421540A (en) Method of filling bit line contact via
JP2765133B2 (ja) 半導体装置の製造方法
TW538500B (en) Method of manufacturing gate of field effect transistor
JP3209209B2 (ja) 容量コンタクトホールを有する半導体装置の製造方法
JP3350156B2 (ja) 半導体装置の製造方法
JPH05226333A (ja) 半導体装置の製造方法
TW202119591A (zh) 半導體元件及其製作方法
KR100871370B1 (ko) 반도체소자의 금속배선 형성방법
JP3112036B2 (ja) 半導体装置の製造方法
TWI236139B (en) Dynamic random access memory cell and fabricating method thereof
KR0135837B1 (ko) 콘택홀의 공정 여유도를 개선한 반도체장치의 제조방법
JPS62130543A (ja) 半導体装置の製造方法
JPH05218209A (ja) 半導体装置及びその製造方法
KR930022553A (ko) 비트라인 콘택 및 캐패시터 콘택을 가진 dram
JPH07142350A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent