JP2008042219A - 半導体装置の多層金属配線の形成方法 - Google Patents

半導体装置の多層金属配線の形成方法 Download PDF

Info

Publication number
JP2008042219A
JP2008042219A JP2007243342A JP2007243342A JP2008042219A JP 2008042219 A JP2008042219 A JP 2008042219A JP 2007243342 A JP2007243342 A JP 2007243342A JP 2007243342 A JP2007243342 A JP 2007243342A JP 2008042219 A JP2008042219 A JP 2008042219A
Authority
JP
Japan
Prior art keywords
metal wiring
forming
insulating film
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007243342A
Other languages
English (en)
Inventor
Binsho Kan
敏 燮 韓
Taikoku Ri
泰 國 李
Heishu Kyo
炳 州 姜
Chuan-Soo Kin
金　完　洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008042219A publication Critical patent/JP2008042219A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】金属スペーサを用いて金属配線の特性向上及びオーバラップマージンを改善できる多層金属配線の形成方法を提供する。
【解決手段】下層上に第１金属配線を形成する段階、前記第１金属配線を含む下層上に第１絶縁膜を形成する段階、前記第１絶縁膜をエッチングして前記第１金属配線の高さより低いように段差を形成する段階、前記第１絶縁膜上の第１金属配線の側壁に金属スペーサを形成する段階、前記金属スペーサを含む下層上に平坦化膜を形成する段階、前記平坦化膜をエッチングして前記第１金属配線が露出するようにコンタクト孔を形成する段階、及び、前記コンタクト孔を介して第１金属配線とコンタクトする第２金属配線を形成する段階を備えることを特徴とする。
【選択図】図２６

Description

本発明は半導体装置の多層金属配線の形成方法に関し、詳しくは、金属スペーサを用いて金属配線の特性向上及びオーバラップマージンを改善できる多層金属配線の形成方法に関する。
半導体素子の高集積化に伴う微細パターン形成時に、線幅が低減するにつれてオーバラップマージンの確保が重要になっている。
図１乃至図６は従来の半導体装置の多層金属配線の形成方法を説明するための工程断面図である。
図１を参照して、第１金属配線膜１２が形成された基板または絶縁膜の様な下層１１上に絶縁膜１３を形成後、前記第１金属配線膜１２が露出するように前記絶縁膜１３をエッチングして、金属プラグが形成されるコンタクト孔１３’を形成する。
コンタクト孔１３’を形成後、図２に示すように、前記コンタクト孔１３’が埋め込まれるようにプラグ用金属膜１４を蒸着し、図３に示すように、前記プラグ用金属膜１４を化学的・機械的研磨法（ＣＭＰ）を用いてエッチングしてプラグ１４’を形成する。
次いで、図４に示すように、金属プラグ１４’を形成後、電気伝導度の高いアルミニウムの様な第２金属配線用金属膜１５を基板全面に渡って蒸着する。図５に示すように、第２金属配線用金属膜１５上に感光膜１６を塗布してからパターニングし、前記パターニングした感光膜１６をマスクとして前記第２金属配線用金属膜１５をエッチングすると、図６に示すような第２金属配線１７が形成される。
図７乃至図１０は従来における、半導体装置の多層金属配線の、他の形成方法を説明するための工程断面図である。
先ず、図７に示すように、基板または絶縁膜の様な下層２１上に第１金属配線２２を形成し、図８に示すように、金属配線のための絶縁工程を行う。すなわち、ステップカバリージと絶縁特性の優秀な第１絶縁膜２３を前記第１金属配線２２を含む下層２１上に形成する。第１絶縁膜２３上に平坦化の容易な第２絶縁膜２４を蒸着後、最終的に第３絶縁膜２５を蒸着する。
続いて、図９に示すように、第３絶縁膜２５上に感光膜２６を形成後、図１０に示すように、これをマスクとして前記第１絶縁膜２３乃至第３絶縁膜２５をエッチングして、前記第１金属配線２２が露出すようにコンタクト孔を形成する。前記コンタクト孔を介して前記第１金属配線２２とコンタクトする第２金属配線２７を形成する。
特開平８−３７２３７号公報
しかしながら、前記従来の半導体装置の多層金属配線の形成方法は、次のような問題点がある。すなわち、図１〜図６に示す、金属プラグを用いる方法は、第２金属配線を形成するためのエッチング工程後、図６に示すＲ部分のように金属ストリンガ（ＳＴＲＩＮＧＥＲ）が、チップ（ｔｉｐ）形状に形成されて素子の特性を低下させるだけでなく、欠陥の要因となって、生産歩留まりを低下させる。
また、上記の方法は、下層に形成された第１金属配線と絶縁膜上に形成された第２金属配線との間にパターン重畳度のマージンが低下し、パターンサイズが低減されるほど工程余裕度が小さくなり、生産歩留まり及び素子特性が低下する。
一方、図７〜図１０に示す他の従来の方法においては、素子の高集積化に伴い、金属配線のラインとスペースが小さくなることで、金属配線の絶縁のための絶縁膜の形成工程時に、図１１（ａ）に示すボイド２８が発生する。このようなボイド２８は、後続の熱処理工程時、絶縁膜の持上げ現象によって素子の致命的な欠陥を誘発する。
また、上記の方法は、コンタクト孔を形成するための写真エッチング工程時、ミスアライメントが発生すれば、この感光膜をマスクとするコンタクト孔を形成してから第２金属配線を形成する時、図１１（ｂ）に示すようにオーバラップマージンが低下し、これにより素子の電気特性が低下する。さらに、感光膜を形成するための工程マージンがないため量産性が低下する。
本発明は前記問題を解決するためになされたものであって、金属スペーサを用いてオーバラップマージン及び金属配線の特性を向上できる金属プラグを備える半導体装置の多層金属配線の形成方法を提供することにその目的がある。
また、他の目的は、金属スペーサを用いて金属絶縁膜の平坦化を向上させ、ボイドの発生を防止できると共に、充分な工程マージンを確保できる半導体装置の多層金属配線の形成方法を提供することである。
前記目的を達成するために、本発明は、下層上に第１金属配線を形成する段階；前記第１金属配線を含む下層上に第１絶縁膜を形成する段階；前記第１絶縁膜をエッチングして前記第１金属配線の高さより低いように段差を形成する段階；前記第１絶縁膜上の第１金属配線の側壁に金属スペーサを形成する段階；前記金属スペーサを含む下異部層上に平坦化膜を形成する段階；前記平坦化膜をエッチングして前記第１金属配線が露出するようにコンタクト孔を形成する段階；及び前記コンタクト孔を介して第１金属配線とコンタクトする第２金属配線を形成する段階を備えることを特徴とする。
前記第１絶縁膜はウェットエッチング工程またはドライエッチング工程によってエッチングされる。前記絶縁膜のドライエッチング工程時、第１金属配線とのエッチング選択比を高める為にフレオンガスを用いるか、或いはＣＯ、Ｏ２、Ａｒ、Ｈｅ等の希釈ガスを混合して用いる。
前記第１絶縁膜としては、低温のＰＥＣＶＤ酸化膜として、シリコンを多量含有した酸化膜か、或いはＭＯＣＶＤ酸化膜が用いられる。
前記平坦化膜の形成工程は、下層上に平坦化特性の優秀な第２絶縁膜を形成する段階；及び前記第２絶縁膜上に第３絶縁膜を形成する段階を備える。
本発明の半導体装置の多層金属配線の形成方法によれば、第１金属配線またはプラグの側壁に金属スペーサを形成後、第２金属配線を形成することにより、配線間の充分なオーバラップマージンを確保でき、これにより素子の配線特性を向上できる利点がある。
また、金属スペーサ形成後の平坦化工程を容易に行うことができ、ボイドの発生を防止して歩留まりを向上できる利点がある。
しかも、金属スペーサの形成によって充分な工程マージンを確保できるので、歩留まりを向上でき、かつ、高集積素子を容易に製作できるという様々な優れた利点がある。
以下、添付図面に基づき、本発明の好適実施例を詳細に説明する。図１２乃至図１９は本発明の一実施例による半導体装置の多層金属配線を形成するための工程断面図である。
図１２を参照して、第１金属配線３２が形成された基板または絶縁膜の様な下層３１上に絶縁膜３３を形成後、前記第１金属配線３２が露出するように前記絶縁膜３３をエッチングして、金属プラグの形成されるコンタクト孔３３’を形成する。
前記コンタクト孔３３’を形成後、図１３に示すように、前記コンタクト孔３３’が埋め込まれるようにプラグ用金属膜３４としてステップカバリージの良いタングステン膜を蒸着し、図１４に示すように、前記プラグ用金属膜３４を化学的・機械的研磨法（ＣＭＰ）を用いてエッチングしてプラグ３４’を形成する。
次いで、図１５に示すように金属プラグ３４’を形成後、酸化膜ターゲットエッチング、則ちブランケットエッチングを行い、前記プラグ３４’の高さより低くなるように前記絶縁膜３３をエッチングする。このとき、エッチングする絶縁膜の厚さによって第１金属配線３２と後続の第２金属配線の接触面の面積が調整される。
図１６に示す様に、金属スペーサ用金属膜３５を下層上に蒸着後、ブランケットエッチングして前記絶縁膜３３上のプラグ３４’の側壁にスペーサ３６を図１７に示す様に形成する。前記スペーサの大きさは蒸着されるスペーサ用金属膜３５の厚さによって調整可能である。続いて、図１８に示すように、電気伝導度の高いアルミニウムの様な第２金属配線用金属膜３７を基板全面に渡って蒸着し、この第２金属配線用金属膜３７上に感光膜３８を塗布してからパターニングし、前記パターニングした感光膜３８をマスクとして前記金属膜３７をエッチングすると、図１９に示すような第２金属配線３９が形成される。このとき、プラグ３４’と第２金属配線３９の金属膜との間のエッチング選択比を調整して、不要なスペーサ、すなわちプラグ３４’と第２金属配線３９とオーバーラップされない部分の絶縁膜３３上のプラグの側壁に形成されたスペーサを除去する。
前記のような本発明の一実施例による半導体装置の多層金属配線の形成方法によれば、金属プラグの側壁に金属スペーサを形成することで、第２金属配線とプラグの接触面積が増加して接触抵抗が減少する。これにより、従来の第２金属配線のためのエッチング工程後、金属ストリンガの残存問題が解決され、これにより素子の特性を改善でき、第２金属配線とプラグとの間のオーバラップマージンを向上させることができる。
図２０乃至図２３は、本発明の他の実施例による半導体装置の多層金属配線の形成方法を説明するための工程断面図である。
図２０に示すように、基板または絶縁膜の様な下層４１上に第１金属配線用金属膜を蒸着後、エッチングして第１金属配線４２を形成し、図２１に示すように金属配線の絶縁のために、基板全面に渡り、ステップカバリージが良く、絶縁特性が優秀な絶縁膜、例えば低温（３００−５００℃）のＰＥＣＶＤ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）酸化膜であるシリコンを多量含有した酸化膜（Ｓｉ−ｒｉｃｈ ｏｘｉｄｅ）を第１絶縁膜４３に蒸着する。前記第１絶縁膜４３としてＭＯＣＶＤ（ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）を用いた酸化膜が用いられる。
図２２に示すように、前記絶縁膜４３をドライまたはウェットエッチング工程によってエッチングする。このとき、前記絶縁膜４３は、前記第１金属配線４２と段差が生ずるように、前記第１金属配線４２の高さより低くエッチングする。前記絶縁膜４３を感光膜なしにドライエッチングすることができ、かつ感光膜を用いたドライエッチング工程によってエッチングすることもできる。前記絶縁膜４３のドライエッチング時、前記第１金属配線４２及び絶縁膜４３間のエッチング選択比を向上させる為に、フレオンガス（ＣＨＦ３、ＣＦ４、ＣＨ３Ｆ、Ｃ２Ｆ６）を用いるか、或いはＣＯ、Ｏ２、Ａｒ、Ｈｅなどの希釈ガスと混合して用いる。
図２３に示すように、金属スペーサ４４を基板全面に渡って蒸着した後、図２４に示すように、金属スペーサ４４と前記絶縁膜４３のエッチング選択比を用いたドライエッチング工程により、前記絶縁膜４３上の前記第１金属配線４２の側壁に金属スペーサ４４を形成する。
図２５に示すように、金属スペーサ４４を形成後、平坦化のために平坦化特性の優秀な第２絶縁膜４５を基板全面に渡って形成した後、その上に第３絶縁膜４６を形成して基板表面を平坦化する。
続いて、第３絶縁膜４６上に感光膜４７を形成後、その下の第２絶縁膜４５と第３絶縁膜４６をエッチングして、図２６に示すようなコンタクト孔を形成する。このコンタクト孔を形成後、コンタクト孔を介して前記第１金属配線４２とコンタクトされる第２金属配線４８を形成する。
前記のように、本発明の他の実施例による半導体装置の多層金属配線の形成方法によれば、前記第１絶縁膜を蒸着後、前記第１金属配線と段差が生ずるようにエッチングすることで、後続の平坦化工程が容易となり、かつボイドの発生を防止できる。
また、前記絶縁膜上の第１金属配線の側壁に金属スペーサを形成することで、コンタクト孔の形成時、ミスアライメントが発生しても金属スペーサを介して第１金属配線４２と第２金属配線４８が相互コンタクトされることが分かる。これにより、前記コンタクト孔の形成のための感光膜の形成工程時に、工程マージンを確保することができる。
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
従来における半導体装置の多層配線形成工程を説明するための断面図である。 従来における半導体装置の多層配線形成工程を説明するための断面図である。 従来における半導体装置の多層配線形成工程を説明するための断面図である。 従来における半導体装置の多層配線形成工程を説明するための断面図である。 従来における半導体装置の多層配線形成工程を説明するための断面図である。 従来における半導体装置の多層配線形成工程を説明するための断面図である。 従来における、他の半導体装置の多層配線形成工程を説明するための断面図である。 従来における、他の半導体装置の多層配線形成工程を説明するための断面図である。 従来における、他の半導体装置の多層配線形成工程を説明するための断面図である。 従来における、他の半導体装置の多層配線形成工程を説明するための断面図である。 （ａ）（ｂ）は、従来における半導体装置の多層配線の形成時に発生するボイド及びミスアライメントを説明するための図である。 本発明の一実施例による半導体装置の多層配線の形成方法を説明するための工程断面図である。 本発明の一実施例による半導体装置の多層配線の形成方法を説明するための工程断面図である。 本発明の一実施例による半導体装置の多層配線の形成方法を説明するための工程断面図である。 本発明の一実施例による半導体装置の多層配線の形成方法を説明するための工程断面図である。 本発明の一実施例による半導体装置の多層配線の形成方法を説明するための工程断面図である。 本発明の一実施例による半導体装置の多層配線の形成方法を説明するための工程断面図である。 本発明の一実施例による半導体装置の多層配線の形成方法を説明するための工程断面図である。 本発明の一実施例による半導体装置の多層配線の形成方法を説明するための工程断面図である。 本発明の他の実施例による半導体装置の多層配線の形成方法を説明するための工程断面図である。 本発明の他の実施例による半導体装置の多層配線の形成方法を説明するための工程断面図である。 本発明の他の実施例による半導体装置の多層配線の形成方法を説明するための工程断面図である。 本発明の他の実施例による半導体装置の多層配線の形成方法を説明するための工程断面図である。 本発明の他の実施例による半導体装置の多層配線の形成方法を説明するための工程断面図である。 本発明の他の実施例による半導体装置の多層配線の形成方法を説明するための工程断面図である。 本発明の他の実施例による半導体装置の多層配線の形成方法を説明するための工程断面図である。
符号の説明
３１、４１ 下層
３２、４２ 第１金属配線
３３、４３、４５、４６ 絶縁膜
３３’ コンタクト孔
３４、３７ 金属膜
３４’ プラグ
３５ スペーサ用金属膜
３６ スペーサ
３８、４７ 感光膜
３９、４８ 第２金属配線
４４ 金属スペーサ

Claims (8)

  1. 下層上に第１金属配線を形成する段階、前記第１金属配線を含む下層上に第１絶縁膜を形成する段階、前記第１絶縁膜をエッチングして前記第１金属配線の高さより低いように段差を形成する段階、前記第１絶縁膜上の第１金属配線の側壁に金属スペーサを形成する段階、前記金属スペーサを含む下層上に平坦化膜を形成する段階；前記平坦化膜をエッチングして前記第１金属配線が露出するようにコンタクト孔を形成する段階、及び、前記コンタクト孔を介して第１金属配線とコンタクトする第２金属配線を形成する段階を備えることを特徴とする半導体装置の多層金属配線の形成方法。
  2. 前記第１絶縁膜はウェットエッチング工程によってエッチングすることを特徴とする請求項１記載の半導体装置の多層金属配線の形成方法。
  3. 前記第１絶縁膜はドライエッチング工程によってエッチングすることを特徴とする請求項１記載の半導体装置の多層金属配線の形成方法。
  4. 前記第１絶縁膜のドライエッチング工程時、第１金属配線とのエッチング選択比を高める為にフレオンガスを用いるか、或いはＣＯ、Ｏ２、Ａｒ、Ｈｅ等の希釈ガスを混合して用いることを特徴とする請求項３記載の半導体装置の多層金属配線の形成方法。
  5. 前記第１絶縁膜として低温のＰＥＣＶＤ酸化膜が用いられることを特徴とする請求項１記載の半導体装置の多層金属配線の形成方法。
  6. 前記第１絶縁膜としてシリコンを多量含有した酸化膜が用いられることを特徴とする、請求項５記載の半導体装置の多層金属配線の形成方法。
  7. 前記第１絶縁膜としてＭＯＣＶＤ酸化膜が用いられることを特徴とする、請求項１記載の半導体装置の多層金属配線の形成方法。
  8. 前記平坦化膜の形成工程は、下層上に平坦化特性の優秀な第２絶縁膜を形成する段階、及び、前記第２絶縁膜上に第３絶縁膜を形成する段階を備えることを特徴とする請求項１記載の半導体装置の多層金属配線の形成方法。
JP2007243342A 1999-06-24 2007-09-20 半導体装置の多層金属配線の形成方法 Pending JP2008042219A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024046A KR100333382B1 (ko) 1999-06-24 1999-06-24 반도체 장치의 다층금속배선 형성방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000189845A Division JP2001015594A (ja) 1999-06-24 2000-06-23 半導体装置の多層金属配線の形成方法

Publications (1)

Publication Number Publication Date
JP2008042219A true JP2008042219A (ja) 2008-02-21

Family

ID=19595047

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000189845A Pending JP2001015594A (ja) 1999-06-24 2000-06-23 半導体装置の多層金属配線の形成方法
JP2007243342A Pending JP2008042219A (ja) 1999-06-24 2007-09-20 半導体装置の多層金属配線の形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000189845A Pending JP2001015594A (ja) 1999-06-24 2000-06-23 半導体装置の多層金属配線の形成方法

Country Status (4)

Country Link
US (1) US6372649B1 (ja)
JP (2) JP2001015594A (ja)
KR (1) KR100333382B1 (ja)
TW (1) TW519723B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046623A (ja) * 2014-11-04 2015-03-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010055868A1 (en) * 1998-05-22 2001-12-27 Madan Sudhir K. Apparatus and method for metal layer streched conducting plugs
JP4598306B2 (ja) * 2001-05-28 2010-12-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100390996B1 (ko) * 2001-06-29 2003-07-12 주식회사 하이닉스반도체 금속 배선 형성 방법
US6800530B2 (en) * 2003-01-14 2004-10-05 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7572572B2 (en) * 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7795149B2 (en) 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
KR100799077B1 (ko) * 2006-12-11 2008-01-28 동부일렉트로닉스 주식회사 금속 배선 및 그 형성 방법
KR100861873B1 (ko) 2007-05-17 2008-10-06 주식회사 동부하이텍 반도체 소자 및 그 제조방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7737039B2 (en) * 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
JP5341529B2 (ja) * 2009-01-09 2013-11-13 株式会社東芝 不揮発性半導体記憶装置の製造方法
US8575022B2 (en) * 2011-11-28 2013-11-05 International Business Machines Corporation Top corner rounding of damascene wire for insulator crack suppression

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4840923A (en) * 1986-04-30 1989-06-20 International Business Machine Corporation Simultaneous multiple level interconnection process
JPH0463461A (ja) 1990-07-03 1992-02-28 Oki Electric Ind Co Ltd 半導体装置における多層配線の形成方法
KR930006735B1 (ko) 1991-02-28 1993-07-23 삼성전자 주식회사 바이씨모스장치의 제조방법
US5493152A (en) 1993-11-09 1996-02-20 Vlsi Technology, Inc. Conductive via structure for integrated circuits and method for making same
US6001685A (en) 1993-12-21 1999-12-14 Hyundai Electronics Industries Co., Ltd. Method of making a semiconductor device
US5501991A (en) 1994-07-13 1996-03-26 Winbond Electronics Corporation Process for making a bipolar junction transistor with a self-aligned base contact
US5504038A (en) 1995-05-25 1996-04-02 United Microelectronics Corporation Method for selective tungsten sidewall and bottom contact formation
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US5691240A (en) 1996-11-20 1997-11-25 Mosel Vitelic Inc. Method for forming blanket planarization of the multilevel interconnection
US5893741A (en) 1997-02-07 1999-04-13 National Science Council Method for simultaneously forming local interconnect with silicided elevated source/drain MOSFET's
JPH118299A (ja) 1997-04-22 1999-01-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH10303294A (ja) 1997-04-22 1998-11-13 Sanyo Electric Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046623A (ja) * 2014-11-04 2015-03-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置

Also Published As

Publication number Publication date
JP2001015594A (ja) 2001-01-19
KR20010003671A (ko) 2001-01-15
KR100333382B1 (ko) 2002-04-18
TW519723B (en) 2003-02-01
US6372649B1 (en) 2002-04-16

Similar Documents

Publication Publication Date Title
JP2008042219A (ja) 半導体装置の多層金属配線の形成方法
JPH10294365A (ja) 半導体装置及びその製造方法
KR100739252B1 (ko) 반도체 소자의 제조 방법
TW200910520A (en) Method for forming contact in semiconductor device
JP3786413B2 (ja) 半導体素子の形成方法
JP2008503073A (ja) 層構造の製造方法
JPH098039A (ja) 埋め込み配線の形成方法及び埋め込み配線
JPH06318578A (ja) 半導体素子のコンタクトホール形成方法
JP2006351732A (ja) 半導体装置の製造方法
JP2001110902A (ja) 自己整列コンタクトをもつ半導体素子及びその製造方法
JP2005191567A (ja) 半導体素子のコンタクト形成方法
JP2009054879A (ja) 集積回路の製造方法
JP2001189383A (ja) 半導体素子の金属配線並びにその製造方法
KR101113768B1 (ko) 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
KR100408683B1 (ko) 반도체 소자의 콘택 형성방법
JPH08288385A (ja) 半導体装置の製造方法
JPH05347360A (ja) 多層配線構造およびその製造方法
JP2007012971A (ja) 半導体装置の製造方法及び半導体装置
KR100450241B1 (ko) 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자
JP3196847B2 (ja) 配線構造及びその製造方法
KR100532749B1 (ko) 반도체 소자의 다층 금속 배선의 제조 방법
JP2006108336A (ja) 半導体装置の製造方法
JP2003179062A (ja) 半導体装置の製造方法
JPH1092934A (ja) 半導体素子の金属層間絶縁膜形成方法
JPH05304219A (ja) 半導体装置における絶縁層の形成方法