JP4598306B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4598306B2 JP4598306B2 JP2001158935A JP2001158935A JP4598306B2 JP 4598306 B2 JP4598306 B2 JP 4598306B2 JP 2001158935 A JP2001158935 A JP 2001158935A JP 2001158935 A JP2001158935 A JP 2001158935A JP 4598306 B2 JP4598306 B2 JP 4598306B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring
- metal film
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線を有する集積回路からなる半導体装置の製造方法に関し、多層配線の相互接続を行う際の上層配線側のフォトリソグラフィ工程におけるパターン精度向上に関する。
【０００２】
【従来の技術】
従来、多層金属配線を有する集積回路からなる半導体装置の製造方法においては、配線の集積度を高めるために、フォトリソグラフィ工程でフォトマスクとウェハ上のパターンを高精度で位置合わせすることが重要な要素の一つとなっている。
【０００３】
金属配線を有する半導体装置の製造方法を、図７、８を用いて説明する。
【０００４】
まず、半導体基板１０１上に配線の下地となる下地絶縁膜１０２を形成し、さらに下地絶縁膜１０２上に第１のアルミニウム配線１０３を形成する。
【０００５】
次に、ＣＶＤ法を用いて第１のアルミニウム配線１０３よりも厚く層間絶縁膜４を堆積させ、ＣＭＰ法を用いてその表面を平坦化する（（図７（ａ））。
【０００６】
次に、フォトリソグラフィ法および異方性のドライエッチング法を用いて、第１のアルミニウム配線１０３の上の層間絶縁膜１０４の一部を開口してビアホール１０６を形成し、続いて、ＣＶＤ法およびＣＭＰ法を用いて、ビアホール１０６をタングステンプラグ１０７で埋設する（図７（ｂ））。このとき、タングステンプラグ１０７の製造条件にもよるが、通常、タングステンプラグ１０７と層間絶縁膜１０４とで形成される表面には５０ｎｍ以下の小さな段差が生じる。
【０００７】
次に、スパッタ法を用いてアルミニウム１０８を成膜した後、フォトレジスト１０９をアルミニウム１０８の上の全面に塗布する。
【０００８】
次に、タングステンプラグ１０７と層間絶縁膜１０４の段差によって生じたアルミニウム１０８の段差を利用して、露光装置を用いた画像認識法によりタングステンプラグ１０７の検出波形１１０を得ることにより、タングステンプラグ１０７の位置を検出する（図８（ａ））。このとき検出波形のノイズとなるアルミニウム１０８のグレイン境界検出波形は１１１のようになる。
【０００９】
次に、検出したタングステンプラグ１０７の位置に合わせて石英板１１２及びクロムパターン１１３からなるフォトマスク１１４を露光装置にセットして、フォトマスク１１４を通して光１１５をフォトレジスト１０９に向けて照射し、フォトレジスト１０９を露光する（図８（ｂ））。
【００１０】
次に、フォトレジスト１０９を現像してパターニングする（図９（ａ））。
【００１１】
最後に、パターニングしたフォトレジスト１０９をマスクにしてドライエッチングを用いて、アルミニウム１０８をパターニングした後、フォトレジスト１０９を除去して第２のアルミニウム配線１１６が完成する（図９（ｂ））。
【００１２】
【発明が解決しようとする課題】
上述した半導体装置の製造方法において、クロムパターン１１３がタングステンプラグ１０７を所定のマージンをもって完全に包含する形状にレイアウトされているとしても、図８（ａ）の段階においては、タングステンプラグ１０７の検出波形が、検出波形のノイズとなるアルミニウム１０８のグレイン境界検出波形は１１１と同じレベルの大きさとなる場合が生じやすく、ノイズの方を検出してしまったときにフォトマスク１１４のタングステンプラグ１０７に対する位置精度を悪化させる。この現象が生じると、第２のアルミニウム配線１１６は、図９（ｂ）のように形成され、第２のアルミニウム配線１１６とタングステンプラグ１０７との接触面積が減少し、接触抵抗の増大を招く。
【００１３】
本発明の目的は、多層金属配線を有する集積回路からなる半導体装置の製造方法において、ビアホールに埋設されるビアプラグとその上で接する配線との位置合わせ精度を向上させ、結果として配線とビアプラグとの接触抵抗を安定して低くする半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板上に形成された下地絶縁膜上に第１の配線を形成する工程と、前記下地絶縁膜上に前記第１の配線を覆うべく層間絶縁膜を前記第１の配線よりも厚く形成する工程と、前記第１の配線の上の層間絶縁膜をその表面から研磨して前記層間絶縁膜の表面を平坦にし、前記層間絶縁膜を第１の平坦化膜とする工程と、前記第１の配線の上の第１の平坦化膜を開口して前記第１の配線の上に前記第１の配線の表面内に包含される形状の開口部を形成する工程と、前記開口部に第１の金属膜を埋め込む工程と、前記第１の金属膜が前記第１の平坦化膜表面よりも突出すべく前記第１の平坦化膜をその表面から一部除去して前記第１の平坦化膜表面の高さを低くして前記第１の平坦化膜を第２の平坦化膜とする工程と、前記第２の平坦化膜上に第２の金属膜を堆積させて前記第１の金属膜を覆う第２の金属膜に前記第１の金属膜の前記第２の平坦化膜表面からの突出部の高さに相当する段差を形成する工程と、前記第２の金属膜の上方を覆うレジスト膜を塗布する工程と、前記レジスト膜に光を当てて前記レジスト膜下の前記段差による反射光を検出して前記段差の平面的な位置を検出する工程と、前記位置を基準として前記レジスト膜に上方のフォトマスクの位置を決定し、前記フォトマスクを通して前記レジスト膜を露光、現像し、前記第１の金属膜の突出部の上方にレジストマスクを形成する工程と、前記レジストマスクをマスクとして少なくとも前記レジストマスク直下の材料膜のエッチングを通して前記第２の金属膜をエッチング除去し、前記第１の金属膜と接続する第２の金属膜からなる第２の配線を形成する工程とを含む半導体装置の製造方法であって、前記レジストマスクは、前記第１の金属膜の突出部を包含する形状に形成され、前記第２の平坦化膜上に第２の金属膜を堆積させて前記第１の金属膜を覆う第２の金属膜に前記第１の金属膜の前記第２の平坦化膜表面からの突出部の段差を形成する工程と、前記第２の金属膜の上方を覆うレジスト膜を塗布する工程との間に、前記第２の金属膜の上を覆うマスク絶縁膜を堆積させる工程が挿入され、前記第２の配線は、前記マスク絶縁膜を前記レジストマスクをマスクとしてエッチング除去し、前記レジストマスクを除去した後に、前記マスク絶縁膜をマスクとして前記第２の金属膜をエッチング除去することにより形成されることを特徴とする。
【００１５】
上記半導体装置の製造方法は、種々の適用形態を有している。
【００１６】
まず、前記半導体基板は内部回路領域及び内部回路領域周辺に形成されたアライメント領域を備え、前記第１の金属膜の突出部が前記アライメント領域に形成される。
【００１７】
次に、前記層間絶縁膜を形成する工程において、前記層間絶縁膜は複数の絶縁膜が積層されて形成され、前記第１の平坦化膜をその表面から一部除去して前記第１の平坦化膜表面の高さを低くして前記第１の平坦化膜を第２の平坦化膜とする工程において、前記第２の平坦化膜が、前記第１の平坦化膜を構成する前記複数の絶縁膜のうち最上層の絶縁膜を除去することにより形成される、或いは、前記層間絶縁膜は単層の絶縁膜を堆積することにより形成される。
【００１９】
【発明の実施の形態】
本発明の第１の実施形態について図１〜３を参照して説明する。図１は、本実施形態の特徴を最も良く表した半導体装置の製造方法の途中工程の断面図であり、図２、３は、その製造方法全体を製造工程順に示す断面図である。
【００２０】
図１に示すように、本実施形態では層間絶縁膜４に設けられたビアホール６にタングステンプラグ７を埋設するが、このときタングステンプラグ７と層間絶縁膜４により生じる段差により、その上に形成されるアルミニウム８に明確な段差を生じさせる。
【００２１】
第２のアルミニウム配線１６形成のためのフォトレジスト工程におけるフォトマスクの位置合わせ時の位置検出波形は、アルミニウム８上にフォトレジスト９を塗布した後に、フォトレジスト９の上から位置検出光をアルミニウム８に向けて当て、その反射波を検出することにより得られる。
【００２２】
従って、タングステンプラグ７と層間絶縁膜４の構造を上記のような構造とすることにより、アルミニウム８の段差を検出する検出波形とアルミニウム８のグレイン境界を検出する検出波形との間の強弱の差を大きくすることができ、タングステンプラグ７の位置を正確に認識することが可能となる。
【００２３】
次に、図１の半導体装置を形成する製造方法について、図２〜４を参照して説明する。
【００２４】
まず、半導体基板１上に配線の下地となる下地絶縁膜２を形成する。ここでは簡略化のために下地絶縁膜２としているが、多層配線の場合は本発明が着目している配線よりも下層に位置する配線を覆う層間絶縁膜を指すこととなる。引き続き、下地絶縁膜２上に第１のアルミニウム配線３を形成する（図２（ａ））。
【００２５】
次に、ＣＶＤ法を用いて第１のアルミニウム配線３よりも厚く層間絶縁膜４を堆積させ、ＣＭＰ法を用いてその表面を平坦化した後、その上に絶縁膜５を形成する（図２（ｂ））。
【００２６】
次に、フォトリソグラフィ法および異方性のドライエッチング法を用いて、第１のアルミニウム配線３の上の層間絶縁膜４および絶縁膜５の一部を開口してビアホール６を形成する（図２（ｃ））。
【００２７】
次に、ＣＶＤ法およびＣＭＰ法を用いて、ビアホール６をタングステンプラグ７で埋設する（図３（ａ））。
【００２８】
次に、ドライエッチング法を用いて、絶縁膜５を除去してタングステンプラグ７の表面を層間絶縁膜４の表面から突出させ、タングステンプラグ７と層間絶縁膜４とで１００〜２００ｎｍの段差を形成する（図３（ｂ））。本実施形態では層間絶縁膜の上に絶縁膜を堆積させる構造を用いたが、単純に層間絶縁膜を第１のアルミニウム配線よりも十分に厚く堆積させて、ＣＭＰ法を用いてその表面を平坦化し、ビアホール及びタングステンプラグを形成した後、層間絶縁膜を表面から一定の厚さだけエッチング除去する方法を採用しても良い。
【００２９】
次に、スパッタ法を用いてアルミニウム８を４００〜６００ｎｍの膜厚に成膜した後、フォトレジスト９をアルミニウム８の上の全面に塗布する。本実施形態では簡略化のためにタングステンプラグ７を覆う金属膜を単純に４００〜６００ｎｍ厚のアルミニウム８としているが、実際の金属膜はアルミニウム８の上下の少なくとも下層に膜厚が１００ｎｍ程度のバリア膜を有する構造となっており、金属膜全体の膜厚としては５００〜７００ｎｍとなる。
【００３０】
次に、タングステンプラグ７と層間絶縁膜４の段差によって生じたアルミニウム８の段差を利用して、露光装置を用いた画像認識法によりビアホール６の検出波形１０を得ることにより、ビアホール６の位置を検出する（図３（ｃ））。このとき検出波形のノイズとなるアルミニウム８のグレイン境界検出波形は１１のようになる。
【００３１】
次に、検出したビアホール６の位置に合わせて石英板１２及びクロムパターン１３からなるフォトマスク１４を露光装置にセットして、フォトマスク１４を通して光１５をフォトレジスト９に向けて照射し、フォトレジスト９を露光する（図４（ａ））。このとき、クロムパターン１３はタングステンプラグ７を所定のマージンをもって完全に包含する形状にレイアウトされており、フォトマスク１４を上述のようにタングステンプラグ７に対して高精度な位置合わせすることにより、クロムパターン１３を設計値通りのマージンを確保しつつフォトレジスト９に転写することができる。
【００３２】
次に、フォトレジスト９を現像してパターニングする（図４（ｂ））。
【００３３】
最後に、パターニングしたフォトレジスト９をマスクにしてドライエッチングを用いて、アルミニウム８をパターニングした後、フォトレジスト９を除去して第２のアルミニウム配線１６が完成する（図４（ｃ））。
【００３４】
以上により、ビアホール６に埋設されるタングステンプラグ７により、アルミニウム８に明確な段差が形成されるので、画像認識の際に、アルミニウム８の段差とアルミニウム８のグレインの検出波形差が大きくなり、両者を明確に識別できる。従って、タングステンプラグ７の位置を正確に認識でき、アルミニウム８をパターンニグするフォトリソグラフィ工程において、フォトマスク１４とタングステンプラグ７の位置を非常に精度良く合わせすることが可能となるので、高い集積度の配線を形成することができる。また、このフォトリソグラフィ工程を経て得られたフォトレジストパターンをマスクとしてアルミニウム８をパターニングすると、第２のアルミニウム配線１６が所定のマージンをもってタングステンプラグ７を包含する形状に形成されるので、タングステンプラグ７とアルミニウム配線１６との間の接続抵抗値を低く安定に得ることができ、製造歩留まりも向上して製造コスト低減を実現できることとなる。
【００３５】
図５〜７は本発明の第２の実施形態の主要工程順の断面図である。本実施形態の製造工程の前半は、第１の実施形態の図２（ａ）〜図３（ｂ）までと同じであるので、図示は省略する。本実施形態は、第２のアルミニウム配線の膜厚を第１の実施形態よりも厚くして配線抵抗を下げる場合に適用される製造方法である。
【００３６】
図３（ｂ）の後、スパッタ法を用いてアルミニウム２８を７００〜９００ｎｍの膜厚に成膜し、更にＣＶＤ法を用いて酸化膜からなる配線保護絶縁膜１７を２００〜４００ｎｍの厚さに堆積させた後、フォトレジスト９を配線保護絶縁膜１７上の全面に塗布する（図５（ａ））。配線保護絶縁膜１７を２００〜４００ｎｍと厚く堆積させるのは、後の工程でその下の厚いアルミニウム２８をエッチングする際のエッチングマスクとするためである。
【００３７】
次に、タングステンプラグ７と層間絶縁膜４の段差によって生じたアルミニウム２８の段差を利用して、露光装置を用いた画像認識法によりビアホール６の検出波形３０を得ることにより、ビアホール６の位置を検出する（図５（ｂ））。このとき検出波形のノイズとなるアルミニウム２８のグレイン境界検出波形は、アルミニウム２８の上の配線保護絶縁膜１７により、第１の実施形態よりもやや大きく、３１のようになる。
【００３８】
次に、検出したビアホール６の位置に合わせて石英板１２及びクロムパターン１３からなるフォトマスク１４を露光装置にセットして、フォトマスク１４を通して光１５をフォトレジスト９に向けて照射し、フォトレジスト９を露光する（図６（ａ））。このとき、フォトマスク１４はタングステンプラグ７に対して高精度に位置合わせされるため、クロムパターン１３を設計値通りのマージンを確保しつつフォトレジスト９に転写することができる。
【００３９】
次に、フォトレジスト９を現像してパターニングし、さらにパターニングされたフォトレジスト９をマスクとして配線保護絶縁膜１７をエッチングする（図６（ｂ））。
【００４０】
最後に、フォトレジスト９を除去後、パターニングされた配線保護絶縁膜１７をマスクにしてドライエッチングを用いて、アルミニウム２８をパターニングして第２のアルミニウム配線３６が完成する（図６（ｃ））。
【００４１】
本実施形態においては、第１の実施形態に比べてアルミニウム２８の膜厚が厚く、しかもその上を第１の実施形態では形成されなかった絶縁膜が覆う構成になっている。従って、画像認識の際に、絶縁膜のレンズ効果により第１の実施形態よりもアルミニウムのグレイン境界が強調されることになる。このような状況においてもビアホール６に埋設されるタングステンプラグ７により、アルミニウム２８に明確な段差が形成されるので、画像認識の際に、アルミニウム２８の段差とアルミニウム２８のグレインの検出波形差を大きくすることができ、両者の波形を明確に識別でき、第１の実施形態の場合と同様な効果を得ることができる。
【００４２】
また、上述したタングステンプラグの層間絶縁膜表面からの突出パターンは、少なくとも半導体装置のチップ周辺に設けられるフォトリソグラフィ工程におけるアライメントパターンとして形成されていればよい。
【００４３】
【発明の効果】
以上に説明したように、本発明の半導体装置の製造方法は、層間絶縁膜のビアホールに埋め込まれるべく形成されたタングステンプラグを層間絶縁膜表面から突出させることにより、タングステンプラグを覆うアルミニウムに明確な段差が形成されるので、画像認識の際に、アルミニウムの段差とアルミニウムのグレインの検出波形差が大きくすることができ、両者の波形を明確に識別できる。従って、タングステンプラグの位置を正確に認識でき、アルミニウムをパターンニグするフォトリソグラフィ工程において、フォトマスクとタングステンプラグの位置を非常に精度良く合わせすることが可能となるので、高い集積度のアルミニウム配線を形成することができる。また、このフォトリソグラフィ工程を経て得られたフォトレジストパターンをマスクとしてアルミニウムをパターニングすると、アルミニウム配線が所定のマージンをもってタングステンプラグを包含する形状に形成されるので、タングステンプラグとアルミニウム配線との間の接続抵抗値を低く安定に得ることができ、製造歩留まりも向上して製造コスト低減を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の特徴を表す製造工程断面図である。
【図２】本発明の第１の実施形態を製造工程順に示す断面図である。
【図３】図２に続く製造工程を示す断面図である。
【図４】図３に続く製造工程を示す断面図である。
【図５】本発明の第２の実施形態を製造工程順に示す断面図である。
【図６】図５に続く製造工程を示す断面図である。
【図７】図６に続く製造工程を示す断面図である。
【図８】従来例の製造工程を示す断面図である。
【図９】図８に続く製造工程を示す断面図である。
【符号の説明】
１、１０１ 半導体基板
２、１０２ 下地絶縁膜
３、１０３ 第１のアルミニウム配線
４、１０４ 層間絶縁膜
５、１０５ 絶縁膜
６、１０６ ビアホール
７、１０７ タングステンプラグ
８、２８、１０８ アルミニウム
９、１０９ フォトレジスト
１０、１１、３０、３１、１１０、１１１ 検出波形
１２、１１２ 石英板
１３、１１３ クロムパターン
１４、１１４ フォトマスク
１５、１１５ 光
１６、３６、１１６ 第２のアルミニウム配線
１７ 配線保護絶縁膜
【発明の属する技術分野】
本発明は、多層配線を有する集積回路からなる半導体装置の製造方法に関し、多層配線の相互接続を行う際の上層配線側のフォトリソグラフィ工程におけるパターン精度向上に関する。
【０００２】
【従来の技術】
従来、多層金属配線を有する集積回路からなる半導体装置の製造方法においては、配線の集積度を高めるために、フォトリソグラフィ工程でフォトマスクとウェハ上のパターンを高精度で位置合わせすることが重要な要素の一つとなっている。
【０００３】
金属配線を有する半導体装置の製造方法を、図７、８を用いて説明する。
【０００４】
まず、半導体基板１０１上に配線の下地となる下地絶縁膜１０２を形成し、さらに下地絶縁膜１０２上に第１のアルミニウム配線１０３を形成する。
【０００５】
次に、ＣＶＤ法を用いて第１のアルミニウム配線１０３よりも厚く層間絶縁膜４を堆積させ、ＣＭＰ法を用いてその表面を平坦化する（（図７（ａ））。
【０００６】
次に、フォトリソグラフィ法および異方性のドライエッチング法を用いて、第１のアルミニウム配線１０３の上の層間絶縁膜１０４の一部を開口してビアホール１０６を形成し、続いて、ＣＶＤ法およびＣＭＰ法を用いて、ビアホール１０６をタングステンプラグ１０７で埋設する（図７（ｂ））。このとき、タングステンプラグ１０７の製造条件にもよるが、通常、タングステンプラグ１０７と層間絶縁膜１０４とで形成される表面には５０ｎｍ以下の小さな段差が生じる。
【０００７】
次に、スパッタ法を用いてアルミニウム１０８を成膜した後、フォトレジスト１０９をアルミニウム１０８の上の全面に塗布する。
【０００８】
次に、タングステンプラグ１０７と層間絶縁膜１０４の段差によって生じたアルミニウム１０８の段差を利用して、露光装置を用いた画像認識法によりタングステンプラグ１０７の検出波形１１０を得ることにより、タングステンプラグ１０７の位置を検出する（図８（ａ））。このとき検出波形のノイズとなるアルミニウム１０８のグレイン境界検出波形は１１１のようになる。
【０００９】
次に、検出したタングステンプラグ１０７の位置に合わせて石英板１１２及びクロムパターン１１３からなるフォトマスク１１４を露光装置にセットして、フォトマスク１１４を通して光１１５をフォトレジスト１０９に向けて照射し、フォトレジスト１０９を露光する（図８（ｂ））。
【００１０】
次に、フォトレジスト１０９を現像してパターニングする（図９（ａ））。
【００１１】
最後に、パターニングしたフォトレジスト１０９をマスクにしてドライエッチングを用いて、アルミニウム１０８をパターニングした後、フォトレジスト１０９を除去して第２のアルミニウム配線１１６が完成する（図９（ｂ））。
【００１２】
【発明が解決しようとする課題】
上述した半導体装置の製造方法において、クロムパターン１１３がタングステンプラグ１０７を所定のマージンをもって完全に包含する形状にレイアウトされているとしても、図８（ａ）の段階においては、タングステンプラグ１０７の検出波形が、検出波形のノイズとなるアルミニウム１０８のグレイン境界検出波形は１１１と同じレベルの大きさとなる場合が生じやすく、ノイズの方を検出してしまったときにフォトマスク１１４のタングステンプラグ１０７に対する位置精度を悪化させる。この現象が生じると、第２のアルミニウム配線１１６は、図９（ｂ）のように形成され、第２のアルミニウム配線１１６とタングステンプラグ１０７との接触面積が減少し、接触抵抗の増大を招く。
【００１３】
本発明の目的は、多層金属配線を有する集積回路からなる半導体装置の製造方法において、ビアホールに埋設されるビアプラグとその上で接する配線との位置合わせ精度を向上させ、結果として配線とビアプラグとの接触抵抗を安定して低くする半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板上に形成された下地絶縁膜上に第１の配線を形成する工程と、前記下地絶縁膜上に前記第１の配線を覆うべく層間絶縁膜を前記第１の配線よりも厚く形成する工程と、前記第１の配線の上の層間絶縁膜をその表面から研磨して前記層間絶縁膜の表面を平坦にし、前記層間絶縁膜を第１の平坦化膜とする工程と、前記第１の配線の上の第１の平坦化膜を開口して前記第１の配線の上に前記第１の配線の表面内に包含される形状の開口部を形成する工程と、前記開口部に第１の金属膜を埋め込む工程と、前記第１の金属膜が前記第１の平坦化膜表面よりも突出すべく前記第１の平坦化膜をその表面から一部除去して前記第１の平坦化膜表面の高さを低くして前記第１の平坦化膜を第２の平坦化膜とする工程と、前記第２の平坦化膜上に第２の金属膜を堆積させて前記第１の金属膜を覆う第２の金属膜に前記第１の金属膜の前記第２の平坦化膜表面からの突出部の高さに相当する段差を形成する工程と、前記第２の金属膜の上方を覆うレジスト膜を塗布する工程と、前記レジスト膜に光を当てて前記レジスト膜下の前記段差による反射光を検出して前記段差の平面的な位置を検出する工程と、前記位置を基準として前記レジスト膜に上方のフォトマスクの位置を決定し、前記フォトマスクを通して前記レジスト膜を露光、現像し、前記第１の金属膜の突出部の上方にレジストマスクを形成する工程と、前記レジストマスクをマスクとして少なくとも前記レジストマスク直下の材料膜のエッチングを通して前記第２の金属膜をエッチング除去し、前記第１の金属膜と接続する第２の金属膜からなる第２の配線を形成する工程とを含む半導体装置の製造方法であって、前記レジストマスクは、前記第１の金属膜の突出部を包含する形状に形成され、前記第２の平坦化膜上に第２の金属膜を堆積させて前記第１の金属膜を覆う第２の金属膜に前記第１の金属膜の前記第２の平坦化膜表面からの突出部の段差を形成する工程と、前記第２の金属膜の上方を覆うレジスト膜を塗布する工程との間に、前記第２の金属膜の上を覆うマスク絶縁膜を堆積させる工程が挿入され、前記第２の配線は、前記マスク絶縁膜を前記レジストマスクをマスクとしてエッチング除去し、前記レジストマスクを除去した後に、前記マスク絶縁膜をマスクとして前記第２の金属膜をエッチング除去することにより形成されることを特徴とする。
【００１５】
上記半導体装置の製造方法は、種々の適用形態を有している。
【００１６】
まず、前記半導体基板は内部回路領域及び内部回路領域周辺に形成されたアライメント領域を備え、前記第１の金属膜の突出部が前記アライメント領域に形成される。
【００１７】
次に、前記層間絶縁膜を形成する工程において、前記層間絶縁膜は複数の絶縁膜が積層されて形成され、前記第１の平坦化膜をその表面から一部除去して前記第１の平坦化膜表面の高さを低くして前記第１の平坦化膜を第２の平坦化膜とする工程において、前記第２の平坦化膜が、前記第１の平坦化膜を構成する前記複数の絶縁膜のうち最上層の絶縁膜を除去することにより形成される、或いは、前記層間絶縁膜は単層の絶縁膜を堆積することにより形成される。
【００１９】
【発明の実施の形態】
本発明の第１の実施形態について図１〜３を参照して説明する。図１は、本実施形態の特徴を最も良く表した半導体装置の製造方法の途中工程の断面図であり、図２、３は、その製造方法全体を製造工程順に示す断面図である。
【００２０】
図１に示すように、本実施形態では層間絶縁膜４に設けられたビアホール６にタングステンプラグ７を埋設するが、このときタングステンプラグ７と層間絶縁膜４により生じる段差により、その上に形成されるアルミニウム８に明確な段差を生じさせる。
【００２１】
第２のアルミニウム配線１６形成のためのフォトレジスト工程におけるフォトマスクの位置合わせ時の位置検出波形は、アルミニウム８上にフォトレジスト９を塗布した後に、フォトレジスト９の上から位置検出光をアルミニウム８に向けて当て、その反射波を検出することにより得られる。
【００２２】
従って、タングステンプラグ７と層間絶縁膜４の構造を上記のような構造とすることにより、アルミニウム８の段差を検出する検出波形とアルミニウム８のグレイン境界を検出する検出波形との間の強弱の差を大きくすることができ、タングステンプラグ７の位置を正確に認識することが可能となる。
【００２３】
次に、図１の半導体装置を形成する製造方法について、図２〜４を参照して説明する。
【００２４】
まず、半導体基板１上に配線の下地となる下地絶縁膜２を形成する。ここでは簡略化のために下地絶縁膜２としているが、多層配線の場合は本発明が着目している配線よりも下層に位置する配線を覆う層間絶縁膜を指すこととなる。引き続き、下地絶縁膜２上に第１のアルミニウム配線３を形成する（図２（ａ））。
【００２５】
次に、ＣＶＤ法を用いて第１のアルミニウム配線３よりも厚く層間絶縁膜４を堆積させ、ＣＭＰ法を用いてその表面を平坦化した後、その上に絶縁膜５を形成する（図２（ｂ））。
【００２６】
次に、フォトリソグラフィ法および異方性のドライエッチング法を用いて、第１のアルミニウム配線３の上の層間絶縁膜４および絶縁膜５の一部を開口してビアホール６を形成する（図２（ｃ））。
【００２７】
次に、ＣＶＤ法およびＣＭＰ法を用いて、ビアホール６をタングステンプラグ７で埋設する（図３（ａ））。
【００２８】
次に、ドライエッチング法を用いて、絶縁膜５を除去してタングステンプラグ７の表面を層間絶縁膜４の表面から突出させ、タングステンプラグ７と層間絶縁膜４とで１００〜２００ｎｍの段差を形成する（図３（ｂ））。本実施形態では層間絶縁膜の上に絶縁膜を堆積させる構造を用いたが、単純に層間絶縁膜を第１のアルミニウム配線よりも十分に厚く堆積させて、ＣＭＰ法を用いてその表面を平坦化し、ビアホール及びタングステンプラグを形成した後、層間絶縁膜を表面から一定の厚さだけエッチング除去する方法を採用しても良い。
【００２９】
次に、スパッタ法を用いてアルミニウム８を４００〜６００ｎｍの膜厚に成膜した後、フォトレジスト９をアルミニウム８の上の全面に塗布する。本実施形態では簡略化のためにタングステンプラグ７を覆う金属膜を単純に４００〜６００ｎｍ厚のアルミニウム８としているが、実際の金属膜はアルミニウム８の上下の少なくとも下層に膜厚が１００ｎｍ程度のバリア膜を有する構造となっており、金属膜全体の膜厚としては５００〜７００ｎｍとなる。
【００３０】
次に、タングステンプラグ７と層間絶縁膜４の段差によって生じたアルミニウム８の段差を利用して、露光装置を用いた画像認識法によりビアホール６の検出波形１０を得ることにより、ビアホール６の位置を検出する（図３（ｃ））。このとき検出波形のノイズとなるアルミニウム８のグレイン境界検出波形は１１のようになる。
【００３１】
次に、検出したビアホール６の位置に合わせて石英板１２及びクロムパターン１３からなるフォトマスク１４を露光装置にセットして、フォトマスク１４を通して光１５をフォトレジスト９に向けて照射し、フォトレジスト９を露光する（図４（ａ））。このとき、クロムパターン１３はタングステンプラグ７を所定のマージンをもって完全に包含する形状にレイアウトされており、フォトマスク１４を上述のようにタングステンプラグ７に対して高精度な位置合わせすることにより、クロムパターン１３を設計値通りのマージンを確保しつつフォトレジスト９に転写することができる。
【００３２】
次に、フォトレジスト９を現像してパターニングする（図４（ｂ））。
【００３３】
最後に、パターニングしたフォトレジスト９をマスクにしてドライエッチングを用いて、アルミニウム８をパターニングした後、フォトレジスト９を除去して第２のアルミニウム配線１６が完成する（図４（ｃ））。
【００３４】
以上により、ビアホール６に埋設されるタングステンプラグ７により、アルミニウム８に明確な段差が形成されるので、画像認識の際に、アルミニウム８の段差とアルミニウム８のグレインの検出波形差が大きくなり、両者を明確に識別できる。従って、タングステンプラグ７の位置を正確に認識でき、アルミニウム８をパターンニグするフォトリソグラフィ工程において、フォトマスク１４とタングステンプラグ７の位置を非常に精度良く合わせすることが可能となるので、高い集積度の配線を形成することができる。また、このフォトリソグラフィ工程を経て得られたフォトレジストパターンをマスクとしてアルミニウム８をパターニングすると、第２のアルミニウム配線１６が所定のマージンをもってタングステンプラグ７を包含する形状に形成されるので、タングステンプラグ７とアルミニウム配線１６との間の接続抵抗値を低く安定に得ることができ、製造歩留まりも向上して製造コスト低減を実現できることとなる。
【００３５】
図５〜７は本発明の第２の実施形態の主要工程順の断面図である。本実施形態の製造工程の前半は、第１の実施形態の図２（ａ）〜図３（ｂ）までと同じであるので、図示は省略する。本実施形態は、第２のアルミニウム配線の膜厚を第１の実施形態よりも厚くして配線抵抗を下げる場合に適用される製造方法である。
【００３６】
図３（ｂ）の後、スパッタ法を用いてアルミニウム２８を７００〜９００ｎｍの膜厚に成膜し、更にＣＶＤ法を用いて酸化膜からなる配線保護絶縁膜１７を２００〜４００ｎｍの厚さに堆積させた後、フォトレジスト９を配線保護絶縁膜１７上の全面に塗布する（図５（ａ））。配線保護絶縁膜１７を２００〜４００ｎｍと厚く堆積させるのは、後の工程でその下の厚いアルミニウム２８をエッチングする際のエッチングマスクとするためである。
【００３７】
次に、タングステンプラグ７と層間絶縁膜４の段差によって生じたアルミニウム２８の段差を利用して、露光装置を用いた画像認識法によりビアホール６の検出波形３０を得ることにより、ビアホール６の位置を検出する（図５（ｂ））。このとき検出波形のノイズとなるアルミニウム２８のグレイン境界検出波形は、アルミニウム２８の上の配線保護絶縁膜１７により、第１の実施形態よりもやや大きく、３１のようになる。
【００３８】
次に、検出したビアホール６の位置に合わせて石英板１２及びクロムパターン１３からなるフォトマスク１４を露光装置にセットして、フォトマスク１４を通して光１５をフォトレジスト９に向けて照射し、フォトレジスト９を露光する（図６（ａ））。このとき、フォトマスク１４はタングステンプラグ７に対して高精度に位置合わせされるため、クロムパターン１３を設計値通りのマージンを確保しつつフォトレジスト９に転写することができる。
【００３９】
次に、フォトレジスト９を現像してパターニングし、さらにパターニングされたフォトレジスト９をマスクとして配線保護絶縁膜１７をエッチングする（図６（ｂ））。
【００４０】
最後に、フォトレジスト９を除去後、パターニングされた配線保護絶縁膜１７をマスクにしてドライエッチングを用いて、アルミニウム２８をパターニングして第２のアルミニウム配線３６が完成する（図６（ｃ））。
【００４１】
本実施形態においては、第１の実施形態に比べてアルミニウム２８の膜厚が厚く、しかもその上を第１の実施形態では形成されなかった絶縁膜が覆う構成になっている。従って、画像認識の際に、絶縁膜のレンズ効果により第１の実施形態よりもアルミニウムのグレイン境界が強調されることになる。このような状況においてもビアホール６に埋設されるタングステンプラグ７により、アルミニウム２８に明確な段差が形成されるので、画像認識の際に、アルミニウム２８の段差とアルミニウム２８のグレインの検出波形差を大きくすることができ、両者の波形を明確に識別でき、第１の実施形態の場合と同様な効果を得ることができる。
【００４２】
また、上述したタングステンプラグの層間絶縁膜表面からの突出パターンは、少なくとも半導体装置のチップ周辺に設けられるフォトリソグラフィ工程におけるアライメントパターンとして形成されていればよい。
【００４３】
【発明の効果】
以上に説明したように、本発明の半導体装置の製造方法は、層間絶縁膜のビアホールに埋め込まれるべく形成されたタングステンプラグを層間絶縁膜表面から突出させることにより、タングステンプラグを覆うアルミニウムに明確な段差が形成されるので、画像認識の際に、アルミニウムの段差とアルミニウムのグレインの検出波形差が大きくすることができ、両者の波形を明確に識別できる。従って、タングステンプラグの位置を正確に認識でき、アルミニウムをパターンニグするフォトリソグラフィ工程において、フォトマスクとタングステンプラグの位置を非常に精度良く合わせすることが可能となるので、高い集積度のアルミニウム配線を形成することができる。また、このフォトリソグラフィ工程を経て得られたフォトレジストパターンをマスクとしてアルミニウムをパターニングすると、アルミニウム配線が所定のマージンをもってタングステンプラグを包含する形状に形成されるので、タングステンプラグとアルミニウム配線との間の接続抵抗値を低く安定に得ることができ、製造歩留まりも向上して製造コスト低減を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の特徴を表す製造工程断面図である。
【図２】本発明の第１の実施形態を製造工程順に示す断面図である。
【図３】図２に続く製造工程を示す断面図である。
【図４】図３に続く製造工程を示す断面図である。
【図５】本発明の第２の実施形態を製造工程順に示す断面図である。
【図６】図５に続く製造工程を示す断面図である。
【図７】図６に続く製造工程を示す断面図である。
【図８】従来例の製造工程を示す断面図である。
【図９】図８に続く製造工程を示す断面図である。
【符号の説明】
１、１０１ 半導体基板
２、１０２ 下地絶縁膜
３、１０３ 第１のアルミニウム配線
４、１０４ 層間絶縁膜
５、１０５ 絶縁膜
６、１０６ ビアホール
７、１０７ タングステンプラグ
８、２８、１０８ アルミニウム
９、１０９ フォトレジスト
１０、１１、３０、３１、１１０、１１１ 検出波形
１２、１１２ 石英板
１３、１１３ クロムパターン
１４、１１４ フォトマスク
１５、１１５ 光
１６、３６、１１６ 第２のアルミニウム配線
１７ 配線保護絶縁膜
Claims (5)
- 半導体基板上に形成された下地絶縁膜上に第１の配線を形成する工程と、前記下地絶縁膜上に前記第１の配線を覆うべく層間絶縁膜を前記第１の配線よりも厚く形成する工程と、前記第１の配線の上の層間絶縁膜をその表面から研磨して前記層間絶縁膜の表面を平坦にし、前記層間絶縁膜を第１の平坦化膜とする工程と、前記第１の配線の上の第１の平坦化膜を開口して前記第１の配線の上に前記第１の配線の表面内に包含される形状の開口部を形成する工程と、前記開口部に第１の金属膜を埋め込む工程と、前記第１の金属膜が前記第１の平坦化膜表面よりも突出すべく前記第１の平坦化膜をその表面から一部除去して前記第１の平坦化膜表面の高さを低くして前記第１の平坦化膜を第２の平坦化膜とする工程と、前記第２の平坦化膜上に第２の金属膜を堆積させて前記第１の金属膜を覆う第２の金属膜に前記第１の金属膜の前記第２の平坦化膜表面からの突出部の高さに相当する段差を形成する工程と、前記第２の金属膜の上方を覆うレジスト膜を塗布する工程と、前記レジスト膜に光を当てて前記レジスト膜下の前記段差による反射光を検出して前記段差の平面的な位置を検出する工程と、前記位置を基準として前記レジスト膜に上方のフォトマスクの位置を決定し、前記フォトマスクを通して前記レジスト膜を露光、現像し、前記第１の金属膜の突出部の上方にレジストマスクを形成する工程と、前記レジストマスクをマスクとして少なくとも前記レジストマスク直下の材料膜のエッチングを通して前記第２の金属膜をエッチング除去し、前記第１の金属膜と接続する第２の金属膜からなる第２の配線を形成する工程とを含む半導体装置の製造方法であって、前記レジストマスクは、前記第１の金属膜の突出部を包含する形状に形成され、
前記第２の平坦化膜上に第２の金属膜を堆積させて前記第１の金属膜を覆う第２の金属膜に前記第１の金属膜の前記第２の平坦化膜表面からの突出部の段差を形成する工程と、前記第２の金属膜の上方を覆うレジスト膜を塗布する工程との間に、前記第２の金属膜の上を覆うマスク絶縁膜を堆積させる工程が挿入され、
前記第２の配線は、前記マスク絶縁膜を前記レジストマスクをマスクとしてエッチング除去し、前記レジストマスクを除去した後に、前記マスク絶縁膜をマスクとして前記第２の金属膜をエッチング除去することにより形成されることを特徴とする半導体装置の製造方法。 - 前記半導体基板は内部回路領域及び内部回路領域周辺に形成されたアライメント領域を備え、前記第１の金属膜の突出部が前記アライメント領域に形成される請求項１記載の半導体装置の製造方法。
- 前記層間絶縁膜を形成する工程において、前記層間絶縁膜は複数の絶縁膜が積層されて形成され、前記第１の平坦化膜をその表面から一部除去して前記第１の平坦化膜表面の高さを低くして前記第１の平坦化膜を第２の平坦化膜とする工程において、前記第２の平坦化膜が、前記第１の平坦化膜を構成する前記複数の絶縁膜のうち最上層の絶縁膜を除去することにより形成される請求項１又は２記載の半導体装置の製造方法。
- 前記層間絶縁膜を形成する工程において、前記層間絶縁膜は単層の絶縁膜を堆積することにより形成される請求項１又は２記載の半導体装置の製造方法。
- 前記マスク絶縁膜は、膜厚が２００〜４００ｎｍである請求項１ないし４いずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001158935A JP4598306B2 (ja) | 2001-05-28 | 2001-05-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001158935A JP4598306B2 (ja) | 2001-05-28 | 2001-05-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353117A JP2002353117A (ja) | 2002-12-06 |
| JP4598306B2 true JP4598306B2 (ja) | 2010-12-15 |
Family
ID=19002591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001158935A Expired - Fee Related JP4598306B2 (ja) | 2001-05-28 | 2001-05-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4598306B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194464A (ja) * | 2006-01-20 | 2007-08-02 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| KR100755141B1 (ko) * | 2006-05-24 | 2007-09-04 | 동부일렉트로닉스 주식회사 | 반도체 소자 콘택 플러그 및 그 제조 방법 |
| JP2012015540A (ja) * | 2011-09-01 | 2012-01-19 | Spansion Llc | 半導体装置 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63271979A (ja) * | 1987-04-28 | 1988-11-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0344034A (ja) * | 1989-07-12 | 1991-02-25 | Sony Corp | 多層配線形成方法 |
| JPH0461218A (ja) * | 1990-06-29 | 1992-02-27 | Canon Inc | 半導体装置、その製造方法およびアライメント法 |
| JPH04288836A (ja) * | 1991-03-18 | 1992-10-13 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05335307A (ja) * | 1992-06-01 | 1993-12-17 | Miyazaki Oki Electric Co Ltd | 半導体集積回路装置およびその製造方法 |
| JPH0766200A (ja) * | 1993-08-24 | 1995-03-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH07169835A (ja) * | 1993-12-14 | 1995-07-04 | Oki Electric Ind Co Ltd | 半導体素子のメタルプラグの形成方法 |
| JPH07335757A (ja) * | 1994-06-06 | 1995-12-22 | Sony Corp | 半導体装置およびその製造方法 |
| JPH0846043A (ja) * | 1994-08-04 | 1996-02-16 | Toshiba Corp | 半導体装置の多層配線構造及びその形成方法 |
| WO1999008314A1 (fr) * | 1997-08-08 | 1999-02-18 | Hitachi, Ltd. | Dispositif de circuit integre a semi-conducteur et procede de fabrication correspondant |
| JPH11186162A (ja) * | 1997-09-29 | 1999-07-09 | Lsi Logic Corp | アライメント・マーク・コントラストの強調方法 |
| JP2000100945A (ja) * | 1998-09-24 | 2000-04-07 | Sony Corp | 半導体装置及びその製造方法 |
| JP2001015594A (ja) * | 1999-06-24 | 2001-01-19 | Hyundai Electronics Ind Co Ltd | 半導体装置の多層金属配線の形成方法 |
| JP2001257160A (ja) * | 2000-01-11 | 2001-09-21 | Infineon Technologies Ag | 位置合わせマークを形成するための方法 |
-
2001
- 2001-05-28 JP JP2001158935A patent/JP4598306B2/ja not_active Expired - Fee Related
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63271979A (ja) * | 1987-04-28 | 1988-11-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0344034A (ja) * | 1989-07-12 | 1991-02-25 | Sony Corp | 多層配線形成方法 |
| JPH0461218A (ja) * | 1990-06-29 | 1992-02-27 | Canon Inc | 半導体装置、その製造方法およびアライメント法 |
| JPH04288836A (ja) * | 1991-03-18 | 1992-10-13 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05335307A (ja) * | 1992-06-01 | 1993-12-17 | Miyazaki Oki Electric Co Ltd | 半導体集積回路装置およびその製造方法 |
| JPH0766200A (ja) * | 1993-08-24 | 1995-03-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH07169835A (ja) * | 1993-12-14 | 1995-07-04 | Oki Electric Ind Co Ltd | 半導体素子のメタルプラグの形成方法 |
| JPH07335757A (ja) * | 1994-06-06 | 1995-12-22 | Sony Corp | 半導体装置およびその製造方法 |
| JPH0846043A (ja) * | 1994-08-04 | 1996-02-16 | Toshiba Corp | 半導体装置の多層配線構造及びその形成方法 |
| WO1999008314A1 (fr) * | 1997-08-08 | 1999-02-18 | Hitachi, Ltd. | Dispositif de circuit integre a semi-conducteur et procede de fabrication correspondant |
| JPH11186162A (ja) * | 1997-09-29 | 1999-07-09 | Lsi Logic Corp | アライメント・マーク・コントラストの強調方法 |
| JP2000100945A (ja) * | 1998-09-24 | 2000-04-07 | Sony Corp | 半導体装置及びその製造方法 |
| JP2001015594A (ja) * | 1999-06-24 | 2001-01-19 | Hyundai Electronics Ind Co Ltd | 半導体装置の多層金属配線の形成方法 |
| JP2001257160A (ja) * | 2000-01-11 | 2001-09-21 | Infineon Technologies Ag | 位置合わせマークを形成するための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002353117A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6180512B1 (en) | Single-mask dual damascene processes by using phase-shifting mask | |
| US6822334B2 (en) | Semiconductor device having a layered wiring structure with hard mask covering | |
| JP2502935B2 (ja) | 高集積半導体素子の製造方法 | |
| US6100158A (en) | Method of manufacturing an alignment mark with an etched back dielectric layer and a transparent dielectric layer and a device region on a higher plane with a wiring layer and an isolation region | |
| JP5685811B2 (ja) | 半導体装置及びその製造方法 | |
| JP3090113B2 (ja) | 半導体装置の製造方法 | |
| JP3702114B2 (ja) | アライメントマークを形成する方法 | |
| US6268279B1 (en) | Trench and via formation in insulating films utilizing a patterned etching stopper film | |
| JP4598306B2 (ja) | 半導体装置の製造方法 | |
| US20080157384A1 (en) | Alignment Key of Semiconductor Device and Method of Manufacturing the Same | |
| US7473631B2 (en) | Method of forming contact holes in a semiconductor device having first and second metal layers | |
| US6060786A (en) | Alignment-marker structure and method of forming the same in integrated circuit fabrication | |
| JP3408746B2 (ja) | 半導体装置の製造方法 | |
| JP2737979B2 (ja) | 半導体装置 | |
| US20080070415A1 (en) | Method for burying resist and method for manufacturing semiconductor device | |
| JPH1027799A (ja) | 半導体装置及びその製造方法 | |
| US6998653B2 (en) | Semiconductor device | |
| JP2773074B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP4023236B2 (ja) | 金属配線の形成方法 | |
| JPH1174174A (ja) | 半導体装置の製造方法 | |
| JP4342202B2 (ja) | アライメントマークの形成方法およびそれを用いた半導体装置の製造方法 | |
| JPH07135162A (ja) | 半導体装置の製造方法 | |
| JP2003209167A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3106585B2 (ja) | 配線形成法 | |
| JP4766764B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070705 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080212 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100924 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |