KR100755141B1 - 반도체 소자 콘택 플러그 및 그 제조 방법 - Google Patents

Abstract

본 발명은 리세스를 제거한 반도체 소자의 콘택 플러그를 제조한다는 것으로, 이를 위하여 본 발명은, 콘택 플러그 형성 시 평탄화 공정 이후에 소프트한 패드로 재연마하거나 혹은 콘택 플러그 형성 시 평탄화 공정 이후에 습식 식각 공정을 수행하는 종래 방법과는 달리, 반도체 기판 상에 하부 금속 배선 및 층간 절연막을 형성하고, 층간 절연막이 형성된 반도체 기판에서 콘택 플러그를 형성할 영역의 층간 절연막을 식각하여 콘택홀을 형성하며, 콘택홀을 금속 물질로 갭필한 후, 그 상부를 평탄화하여 콘택 플러그를 형성하고, 콘택 플러그가 형성된 반도체 기판 상부를 CDE 방식으로 블랭크 식각한 후에, 블랭크 식각을 통해 돌출된 콘택 플러그를 포함하는 상부 금속 배선을 형성함으로써, 반도체 소자의 금속 배선 형성 과정에서 리세스가 발생한 콘택 플러그와 층간 절연막 상부를 CDE(Chemical Dry Etch) 방식으로 블랭크 식각하여 돌출시킨 콘택 플러그를 포함하는 상부 금속 배선을 형성할 수 있는 것이다.

콘택홀, 콘택 플러그, 리세스

Description

반도체 소자 콘택 플러그 및 그 제조 방법{CONTACT FLUG AND FABRICATION METHOD OF SEMICONDUCTOR DEVICE}

도 1a 내지 도 1d는 종래 방법에 따라 반도체 소자의 금속 배선을 형성하는 과정에서 콘택 플러그를 제조하는 과정을 나타내는 공정 순서도,

도 2a 내지 도 2e는 본 발명의 일 실시 예에 따라 반도체 소자의 금속 배선을 형성하는 과정에서 콘택 플러그를 제조하는 과정을 나타내는 공정 순서도,

도 3은 본 발명에 따른 블랭크 식각 공정 조건에 따른 산화막의 식각율을 나타낸 그래프.

본 발명은 반도체 소자의 콘택 플러그와 그 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 금속 배선 형성 과정에서 하부 금속 배선과 상부 금속 배선을 전기적으로 연결시키는 콘택 플러그를 제조하는데 적합한 반도체 소자의 콘택 플러그 및 그 제조 방법에 관한 것이다.

잘 알려진 바와 같이, 반도체 소자, 특히 메모리 소자를 제조하는데 있어서, 그 크기가 작아짐에 따라 작은 폭과 큰 깊이를 갖는 콘택홀을 형성하는 것이 더욱 요구되고 있다.

이러한 반도체 소자에 있어서, 반도체 기판의 표면을 노출시키는 직접 콘택, 게이트 전극의 상부를 노출시키는 워드 라인 콘택, 비트 라인 콘택 및 플레이트 전극 콘택 등을 형성하기 위한 콘택홀들이 반도체 소자의 제조 과정상에서 형성되어야 하며, 이와 같은 콘택홀들은 그 깊이가 서로 다양하며, 식각 대상막들도 각각 다양하다.

한편, 도 1a 내지 도 1d는 종래 방법에 따라 반도체 소자의 금속 배선을 형성하는 과정에서 콘택 플러그를 제조하는 과정을 나타내는 공정 순서도로서, 이들 도면을 참조하여 종래 방법에 따른 콘택 플러그 제조 방법을 설명한다.

도 1a를 참조하면, 반도체 기판(10) 상부에 소정의 금속 배선 공정을 통한 하부 금속 배선(12)을 형성하고, 형성된 하부 금속 배선(12)을 포함한 반도체 기판(10) 상부에 TEOS 등의 산화물을 이용하여 PMD(Pre-Metal Dielectric)막인 층간 절연막(14)을 형성하며, 형성된 층간 절연막을 소정의 포토레지스트 패턴(미도시됨)에 따라 식각하여 콘택홀(16)을 형성한다.

그리고, 도 1b에 도시한 바와 같이 하부 금속 배선(12), 층간 절연막(14) 및 콘택홀(16)이 형성된 반도체 기판(10) 상부 전면에 Ti 막, Ti/TiN 등의 장벽 금속막(18)을 증착한 후에, 장벽 금속막(18)이 증착된 콘택홀(16)을 완전히 매립되도록 금속 물질(20), 예를 들어 텅스텐(W) 등을 갭필(gap-fill)한다.

다음에, 금속 물질(20)이 갭필된 반도체 기판(10) 상부 전면을 화학적기계적연마법(CMP : Chemical Mechanical Polishing)을 이용하여 층간 절연막(14)이 드러 나도록 금속 물질(20)과 장벽 금속막(18)을 평탄화함으로써, 도 1c에 도시한 바와 같이 하부 금속 배선(12)을 전기적으로 연결시키는 콘택 플러그(20a)를 형성한다. 여기에서, 화학적기계적연마법을 이용한 평탄화 후에 연마 시 발생하는 불순물을 제거하는 세정 공정이 수행된다.

이어서, 도 1d에 도시한 바와 같이 콘택 플러그(20a)가 형성된 반도체 기판(10) 상부에 소정의 금속 배선 공정을 통해 상부 금속 배선(22)을 형성한다.

하지만, 종래 방법에 따른 금속 배선 형성 과정에서 콘택 플러그(20a)를 제조할 때, 화학적기계적연마법을 이용한 공정 시 콘택 플러그(20a)의 상부 표면이 과도 식각되어 도 1c에 도시한 바와 같이 리세스(recess, 24)가 발생하게 되고, 이는 하부 금속 배선(12)과 상부 금속 배선(22)을 연결시키는 수직 프로파일의 불량이 발생함으로써, 반도체 소자의 전기적 단락 등을 유발하여 수율 저하의 원인으로 작용하고 있는 실정이다.

이러한 리세스를 줄이기 위해 종래에는 화학적기계적연마법을 이용한 공정 후에 소프트한 패드를 이용하여 리세스가 발생한 반도체 기판 상부를 연마하는 공정을 수행하거나 또는 습식 식각 공정을 통해 층간 절연막을 식각하여 리세스를 줄이고는 있지만, 텅스텐(W) 등과 같은 금속 물질을 연마하는데 소프트한 패드를 이용하기 때문에 리세스를 줄이는데 한계가 있고, 습식 식각을 통한 층간 절연막의 식각 공정은 그 공정 과정에 시간이 많이 소요되는 문제점이 있었다.

따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 반 도체 소자의 금속 배선 형성 과정에서 화학적기계적연마 공정 후에 CDE(Chemical Dry Etch) 방식의 블랭크 식각을 수행하여 리세스를 제거한 콘택 플러그를 제조할 수 있는 반도체 소자의 콘택 플러그 및 그 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 일 관점에서 본 발명은, 반도체 기판 상에 하부 금속 배선과 상부 금속 배선을 전기적으로 연결하는 반도체 소자의 콘택 플러그로서, 상기 하부 금속 배선이 형성된 반도체 기판 상부 전면에 형성되는 층간 절연막과, 상기 층간 절연막에 콘택홀을 형성한 후 형성된 콘택홀을 금속 물질로 갭필하고, 그 상부를 상기 층간 절연막이 드러나도록 평탄화한 후에, CDE 방식으로 O2, CF4 및 N2를 이용하여 블랭크 식각하여 상기 층간 절연막보다 단차가 높아지도록 형성되는 상기 콘택 플러그와, 상기 형성된 콘택 플러그를 포함하여 형성되는 상기 상부 금속 배선을 포함하는 반도체 소자의 콘택 플러그를 제공한다.

상기 목적을 달성하기 위한 다른 관점에서 본 발명은, 반도체 기판 상에 하부 금속 배선과 상부 금속 배선을 전기적으로 연결하는 반도체 소자의 콘택 플러그를 제조하는 방법으로서, 상기 반도체 기판 상에 하부 금속 배선 및 층간 절연막을 형성하는 단계와, 상기 층간 절연막이 형성된 반도체 기판에서 상기 콘택 플러그를 형성할 영역의 상기 층간 절연막을 식각하여 콘택홀을 형성하는 단계와, 상기 형성된 콘택홀을 금속 물질로 갭필한 후, 그 상부를 평탄화하여 상기 콘택 플러그를 형성하는 단계와, 상기 콘택 플러그가 형성된 반도체 기판 상부를 CDE 방식으로 블랭크 식각하는 단계와, 상기 블랭크 식각을 통해 돌출된 상기 콘택 플러그를 포함하 는 상기 상부 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 콘택 플러그 제조 방법을 제공한다.

본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.

본 발명의 핵심 기술요지는, 반도체 기판 상에 하부 금속 배선 및 층간 절연막을 형성하고, 층간 절연막 상에 콘택홀을 형성하며, 콘택홀을 금속 물질로 갭필한 후, 그 상부를 평탄화하여 콘택 플러그를 형성하고, 콘택 플러그가 형성된 반도체 기판 상부를 CDE 방식으로 블랭크 식각한 후에, 블랭크 식각을 통해 돌출된 콘택 플러그를 포함하는 상부 금속 배선을 형성한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.

도 2a 내지 도 2e는 본 발명의 일 실시 예에 따라 반도체 소자의 금속 배선을 형성하는 과정에서 콘택 플러그를 제조하는 과정을 나타내는 공정 순서도로서, 이들 도면을 참조하여 본 발명의 일 실시 예에 따른 콘택 플러그 제조 방법을 설명한다.

도 2a를 참조하면, 반도체 기판(100) 상부에 소정의 금속 배선 공정을 통한 하부 금속 배선(102)을 형성하고, 형성된 하부 금속 배선(102)을 포함한 반도체 기판(100) 상부에 TEOS 등의 산화물을 이용하여 PMD막인 층간 절연막(104)을 형성하 며, 형성된 층간 절연막을 소정의 포토레지스트 패턴(미도시됨)에 따라 식각하여 콘택홀(106)을 형성한다.

그리고, 도 2b에 도시한 바와 같이 하부 금속 배선(102), 층간 절연막(104) 및 콘택홀(106)이 형성된 반도체 기판(100) 상부 전면에 Ti 막, Ti/TiN 등의 장벽 금속막(108)을 증착한 후에, 장벽 금속막(108)이 증착된 콘택홀(106)을 완전히 매립되도록 금속 물질(110), 예를 들어 텅스텐(W) 등을 갭필(gap-fill)한다.

다음에, 금속 물질(110)이 갭필된 반도체 기판(100) 상부 전면을 화학적기계적연마법(CMP : Chemical Mechanical Polishing)을 이용하여 층간 절연막(104)이 드러나도록 금속 물질(110)과 장벽 금속막(108)을 평탄화함으로써, 도 2c에 도시한 바와 같이 하부 금속 배선(102)을 전기적으로 연결시키는 콘택 플러그(110a)를 형성한다. 여기에서, 화학적기계적연마법을 이용한 평탄화 후에 연마 시 발생하는 불순물을 제거하는 세정 공정이 수행된다.

또한, 층간 절연막(104)이 드러나도록 평탄화하여 콘택 플러그(110a)가 형성된 반도체 기판(100) 상부를 CDE(Chemical Dry Etch) 방식으로 블랭크 식각(blank etch) 공정을 수행하여 도 2d에 도시한 바와 같이 콘택 플러그(110a)보다 낮은 단차의 층간 절연막(104a)을 형성한다. 여기에서, 블랭크 식각 공정은, 예를 들어 630 W - 770 W의 전원 범위 조건 및 63 Pa - 77 Pa의 압력 범위 조건으로 300 sccm - 350 sccm 의 O2, 350 sccm - 450 sccm의 CF4 및 60 sccm - 100 sccm의 N2를 이용하여 수행할 수 있다.

여기에서, 상기한 조건의 블랭크 식각 공정을 수행할 경우 그 식각율은 대략 157 Å/min 정도로서, 층간 절연막(104)을 200 Å 정도 식각하는데 소요되는 시간은 웨이퍼 한 장 당 대략 1분 30초 정도로서, 종래의 습식 식각 공정을 이용한 층간 절연막의 식각에서 소요되는 시간(통상 200 Å 정도를 식각하는데 소요되는 시간은 대략 20분 정도 소요됨)에 비해 본 발명에 따른 블랭크 식각 공정을 통한 층간 절연막에 소요되는 시간이 훨씬 적게 소요된다.

일 예로서, 도 3은 본 발명에 따른 블랭크 식각 공정 조건에 따른 산화막의 식각율을 나타낸 그래프로서, X, Y 축은 웨이퍼의 좌표를 나타내며, 산화막 식각율은 분당 157 Å 정도이고, 균일도는 1.1%로서 매우 우수함을 알 수 있다.

이어서, 도 2e에 도시한 바와 같이 콘택 플러그(110a)가 형성된 반도체 기판(100) 상부에 소정의 금속 배선 공정을 통해 콘택 플러그(110a)를 포함하는 상부 금속 배선(112)을 형성한다.

따라서, 반도체 소자의 금속 배선 형성 과정에서 화학적기계적연마법을 이용하여 콘택 플러그를 형성하고, 그 상부를 CDE 방식으로 블랭크 식각하여 콘택 플러그보다 낮은 단차의 층간 절연막을 형성한 후에, 콘택 플러그를 포함하는 상부 금속 배선을 형성할 수 있다.

이상의 설명에서는 본 발명의 바람직한 실시 예들을 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.

이상 설명한 바와 같이 본 발명은, 콘택 플러그 형성 시 평탄화 공정 이후에 소프트한 패드로 재연마하거나 혹은 콘택 플러그 형성 시 평탄화 공정 이후에 습식 식각 공정을 수행하는 종래 방법과는 달리, 반도체 기판 상에 하부 금속 배선 및 층간 절연막을 형성하고, 층간 절연막 상에 콘택홀을 형성하며, 콘택홀에 갭필된 금속 물질을 층간 절연막이 드러나도록 평탄화하여 콘택 플러그를 형성하고, 그 상부를 CDE 방식으로 블랭크 식각하여 돌출시킨 콘택 플러그를 포함하는 상부 금속 배선을 형성함으로써, 반도체 소자의 금속 배선 형성 과정에서 리세스가 발생한 콘택 플러그와 층간 절연막 상부를 CDE 방식으로 블랭크 식각하여 콘택 플러그를 돌출시키고, 이 후 돌출된 콘택 플러그를 포함하는 상부 금속 배선을 형성할 수 있다.

따라서, 반도체 소자의 금속 배선 형성 과정에서 화학적기계적연마법을 이용한 평탄화 공정 시 발생하는 리세스를 제거하기 위해 CDE 방식으로 블랭크 식각하여 콘택 플러그를 돌출시키고, 리세스가 발생된 콘택 플러그를 상부 금속 배선에 포함시켜 형성함으로써, 습식 식각 공정에 소요되는 시간보다 더 적은 시간에 층간 절연막을 식각할 수 있고, 발생된 리세스를 효과적으로 제거하여 반도체 수율을 향상시킬 수 있는 것이다.

Claims (8)

1. 삭제
2. 반도체 기판 상에 하부 금속 배선과 상부 금속 배선을 전기적으로 연결하는 반도체 소자의 콘택 플러그로서,

   상기 하부 금속 배선이 형성된 반도체 기판 상부 전면에 형성되는 층간 절연막과,

   상기 층간 절연막에 콘택홀을 형성한 후 형성된 콘택홀을 금속 물질로 갭필하고, 그 상부를 상기 층간 절연막이 드러나도록 평탄화한 후에, CDE 방식으로 O2, CF4 및 N2를 이용하여 블랭크 식각하여 상기 층간 절연막보다 단차가 높아지도록 형성되는 상기 콘택 플러그와,

   상기 형성된 콘택 플러그를 포함하여 형성되는 상기 상부 금속 배선

   을 포함하는 반도체 소자의 콘택 플러그.
3. 제 2 항에 있어서,

   상기 블랭크 식각은, 300 sccm - 350 sccm 의 O2, 350 sccm - 450 sccm의 CF4 및 60 sccm - 100 sccm의 N2를 이용하여 수행되는 것을 특징으로 하는 반도체 소자의 콘택 플러그.
4. 제 3 항에 있어서,

   상기 블랭크 식각은, 630 W - 770 W의 전원 범위 조건 및 63 Pa - 77 Pa의 압력 범위 조건으로 수행되는 것을 특징으로 하는 반도체 소자의 콘택 플러그.
5. 반도체 기판 상에 하부 금속 배선과 상부 금속 배선을 전기적으로 연결하는 반도체 소자의 콘택 플러그를 제조하는 방법으로서,

   상기 반도체 기판 상에 하부 금속 배선 및 층간 절연막을 형성하는 단계와,

   상기 층간 절연막이 형성된 반도체 기판에서 상기 콘택 플러그를 형성할 영역의 상기 층간 절연막을 식각하여 콘택홀을 형성하는 단계와,

   상기 형성된 콘택홀을 금속 물질로 갭필한 후, 그 상부를 평탄화하여 상기 콘택 플러그를 형성하는 단계와,

   상기 콘택 플러그가 형성된 반도체 기판 상부를 CDE 방식으로 블랭크 식각하는 단계와,

   상기 블랭크 식각을 통해 돌출된 상기 콘택 플러그를 포함하는 상기 상부 금속 배선을 형성하는 단계

   를 포함하는 반도체 소자의 콘택 플러그 제조 방법.
6. 제 5 항에 있어서,

   상기 평탄화는, 화학적기계적연마법을 이용하여 수행되는 것을 특징으로 하는 반도체 소자의 콘택 플러그 제조 방법.
7. 제 5 항에 있어서,

   상기 블랭크 식각은, 300 sccm - 350 sccm 의 O2, 350 sccm - 450 sccm의 CF4 및 60 sccm - 100 sccm의 N2를 이용하여 수행되는 것을 특징으로 하는 반도체 소자의 콘택 플러그 제조 방법.
8. 제 7 항에 있어서,

   상기 블랭크 식각은, 630 W - 770 W의 전원 범위 조건 및 63 Pa - 77 Pa의 압력 범위 조건으로 수행되는 것을 특징으로 하는 반도체 소자의 콘택 플러그 제조 방법.

Images