JPH0344034A - 多層配線形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、超ＬＳＩ等の配線形成に適用される多層配線
形成方法に関する。

〔発明の概要〕

本発明は、超ＬＳＩ等の配線形成に用いられる多層配線
形成方法において、層間絶縁膜のコンタクトホール内に
選択的に導電材料を埋め込む際に、上層配線、のアライ
メント公差以上の幅で導電材料を層間絶縁膜上に延長成
長させることにより、上層配線のパターニング時にアラ
イメントずれがあってもコンタクトホール内の導電材料
のエツチング及び導電材料と上層配線の接触面積の低下
を抑制し、信頼性の高い多層配線を形成できるようにし
たものである。

〔従来の技術〕

超ＬＳＩの微細化、高集積化に伴って多層配線化、パタ
ーンの微細化が図られてきており、その配線の平坦化技
術として層間絶縁膜のコンタクトホール内に、メタル選
択ＣＶＤ法により導電材料例えばタングステンを埋め込
んで平坦にする技術が知られている。

即ち、第６図Ａに示すように下層配線（１）上に層間絶
縁膜（２）を形成し、コンタクトホール（３）を開口し
た後、コンタクトホール（３）内にタングステン等の導
電材料（４）をメタル選択ＣＶＤ法により埋め込んで平
坦化する。その後、上層に配線材料を被着し、リソグラ
フィー技術によりレジストパターンを形成してエツチン
グを行って導電材料（４）に接続する上層配線（５）を
形成している。

このメタル選択ＣＶＤ法は、未だその反応メカニズムが
明らかになっていないが、実用的な面で充分、重要な技
術となっている。例えばアスペクト比の大きい微細なコ
ンタクトホールには、従来のバイアスＡｔスパッタ法を
用いても埋め込みが難しいが、Ｓ　ｉ　ＩＩ　、による
還元反応を利用したメタル選択ＣＶＤ法を用いれば、こ
のような微細なコンタクトホール内への埋め込みが可能
となる。

なお、特開昭６３−２３７５５１号公報には、タングス
テン選択ＣＶＤ法により層間絶縁膜のコンタクトホール
内にタングステン膜を選択的に堆積させ、アルミニウム
膜を形成した後、写真触剣法及び反応性イオンエツチン
グを用いてアラウンドをもたない上層ＡＩ配線を形成す
るようにした配線形成法が提案されている。

〔発明が解決しようとする課題〕 上述した多層配線の形成においては、層間絶縁膜（２）
のコンタクトホール（３）内に導電材料（４）を選択成
長じた後、上層配線材料を被着しレジストマスクを介し
て選択エツチングして上層配線（５）を形成するが、こ
の選択エンチングは上層配線材料の膜厚やエツチングレ
ートのばらつきを考慮してオーバエツチングぎみに行わ
れる。しかし乍ら、第６図Ｂに示すように、レジストマ
スク（６）のパターンと下地の導電材料（６）のパター
ンとの合せずれ、所謂アライメントずれ（アライメント
公差ａのずれ）が生ずると、上層配線（５）の選択エツ
チング時に下地導電材料（４）の一部をもエツチングし
てしまう。

この導電材料（４）のエツチング四部（７）はその後上
面を覆う層間絶縁膜を形成したときに空洞として残り、
デバイスに悪影響を及はすものであった。

また、このようなアライメントずれがあると導電材料（
４）と上層配線（５）との接触面積が減少し、両者の接
続状態を悪化させる欠点があった。

本発明は、上述の点に鑑み、アライメントずれが生して
も埋め込まれた導電材料に対するエツチング及び導電材
料と上層配線との接触面積の減少を抑制し、信頼性の高
い多層配線の形成を可能にした多層配線形成方法を提イ
」（するものである。

〔課題を解決するための手段〕

本発明は、下層配線（１）上に層間絶縁膜（２）を形成
し、コンタクトホール（３）を開口し、導電材料（４）
を埋め込んだ後、上層配線（５）を形成する多層配線形
成方法において、上層配線（５）のアライメント公差ａ
（即ち上層配線をパターニングするときのアライメント
公差）以上の幅で導電材料（４）を層間絶縁膜（２）上
に延長成長するようになす。

〔作用〕

本発明においては、層間絶縁膜（２）のコンタクトホー
ル（３）内に選択ＣＶＤによって導電材料（４）を理め
込む際に、上層配線（５）のアライメント公差３以上の
幅で導電材料（４）を層間絶縁膜（２）上に延長形成す
ることにより、上層配線（５）のパターニング時、アラ
イメントずれが生してもコンタクトホール（３）内の導
電材料（４）のエツチングは回避され、その後上層に層
間絶縁膜を形成した際に空洞が生しることはない。また
、アライメントずれが生じてもコンタクトホール（３）
内の導電材料（４）と上層配線（５）との接触面積は基
本的に変わらず、両者の接続状態は良好となる。

〔実施例〕

以下、第１図及び第２図を用いて本発明による多層配線
形成方法の一例を説明する。

本例においては、第１図Ａに示すように下層配線（１）
が形成された基体上に５ｉ０２等の層間絶縁膜（２）を
形成し、この層間絶縁膜（２）にコンタクトホール（３
）を形成する。なお、下層配線（１）としては、多結晶
シリコン、金属シリサイド、ポリサイド、或は、例えば
半導体基体に形成した下地拡散層も含む。

次に、第１図Ｂに示すようにメタル選択ＣＶＤ法、例え
ばタングステンの選択ＣＶＤ法によりコンタクトホール
（３）内にタングステンの導電材料（４）を選択成長し
て埋め込むが、このとき、層間絶縁膜（２）上に所要の
幅ｌで延長するように導電材料（４）を延長成長（所謂
オーバグロース）させる。この延長成長部〈４八）の幅
ｌは、爾後導電材料（４）上に上層配線材料層を形成し
てこれをパターニングする際のアライメント公差８以上
の寸法とする。

次に、第１図Ｃに示すように全面に上層配線材料層（５
ａ）を被着形成した後、上層配線材料層（５ａ）上にリ
ソグラフィー技術によりレジストマスク（６）を形成す
る。

しかる後、第１図りに示すように、このレジストマスク
（６）を介して上層配線材料層（５ａ）を選択エツチン
グして上層配線（５）を形成して多層配線（８）を得る
。

上述の形成法によれば、コンタクトホール（３）内に導
電材料（４）を選択成長する際に、層間絶縁層（２）上
にも上層配線のアライメント公差８以上の幅２で成長さ
せることにより、例えば第２図に示すようにレジストマ
スク（６）がアライメントずれしたとしても、上層配線
材料層（５ａ）のバターニングのためのオーバエツチン
グ時に層間絶縁膜（２）の表面上に延長成長した部分の
導電祠料（４）がエツチングされるだけで、コンタクト
ホール（３）内に進入するようなエツチングはなされな
い。従って、その後、さらに上層に層間絶縁膜を被着形
成しても空洞は発生しない。また、第２図から明らかな
ように、アライメントずれが生しても導電材料（４）と
上層配線（５）との接触面積は基本的にほとんど変わら
ないので、導電材料（４）と上層配線（５）の接続状態
は良好となる。従って、信頼性の高い多層配線が得られ
、超ＬＳＩの多層配線に適用して好適である。

多層配線の平坦化技術としては層間絶縁膜の平坦化技術
も重要である。この層間絶縁膜の平坦化技術として、低
温ＴＥＯ３（ｔｅｔｒｅｔｈｙｌ　ｏｒｔｈｏｓｉｌｉ
ｃａｔｅ）と０３によるＳｉＯ□堆積と同一チェンバー
でのエツチングにより平坦化膜を形成する方法、また、
バイアスＥＣＲＣＶＤ法でＳｉＯ□堆積とＡｒイオンに
よるエツチングにより平坦化膜を形成する方法等が知ら
れているが、これらは、平坦化の度合に下層配線パター
ン（下地パターン）の依存性があり、第７図Ａに示すよ
うに基体（１１）上に形成した下層配線パターン（１２
）の幅が狭いところ（１３）ではＳｉＯ□の平坦化膜（
１５）の平坦化度は良いが、第７図Ａ又はＢに示すよう
に下層配線パターン（１２）の幅の広いところ（１４）
では段差が生し平坦化度が悪くなる。第７図Ｃに示すよ
うに下層配線パターン（１２）の幅が広いところ（１４
）で之と直交するように上層配線パターン（１７）を形
成する場合、下層配線パターン（１２）の段差（１６）
のところでレジストのパターン抜は不良や、エツチング
残りが生しる擢れがある。

この解決方法を第３図及び第４図に示す。第３図の例は
幅の広い下層配線パターン（１２Ａ）に対してはその外
側にパターン（１２Ａ）の長手方向に沿って幅の狭い凹
凸パターン（２１）を一体に形成してパターン依存性を
有する平坦化膜（即ち層間絶縁膜）（１５）を形成する
ようになす。第４図の例は幅の広い下層配線パターン（
１２Ａ）外側に狭い間隔を離してパターン（１２Ａ）の
長手方法に沿って幅の狭いダご−パターン（２２）を狭
い間隔をもって形成して平坦化膜（１５）を形成するよ
うになす。幅の広い下層配線パターン（１２Ａ）にこの
ような擬似的に幅の狭いパターン（２１）及び（２２）
を形成することにより、第３図Ｂ、Ｃ及び第４図Ｂに示
すように平坦化膜（１５）を形成したときに、幅の狭い
ところの平坦化形状に近くなり、急峻な段差とならず、
平坦化形状がなめらかになる。

次に、超々ＬＳＩのようなより微細化される場合に適し
た多層配線の形成法を説明する。現状では第８図に示す
ようにアライメントずれによる上層配線（３１）の段切
れを防ぐために、上層配線（３１）の線幅Ｃをコンタク
トホール（３２）の開口径すより広く、即ちアライメン
ト公差ａの分より広く形成するようにしている。しかし
、コンタクトホール（３２）の開口径すはリソグラフィ
ー技術の精度によって限界があるために、コンタクトホ
ール（３２）の開口径すが最小寸法を決めている一面が
あり、アライメント精度が向上し得ないまま微細化が進
むと、このアライメント精度の分の取代が無視し得す、
微細化が困難となる。

第５図はこの点を改善した多層配線形成法を示す。第５
図Ａに示すように下層配線（３３）が形成された基板上
に層間絶縁膜（３４）を被着形成した後、上層配線と電
気的に接触を図るべき箇所にコンタクトホール（３２）
をリソグラフィー技術及びＲＩＥ（反応性イオンエツチ
ング）技術を用いて形成する。このコンタクトホール（
３２）の開口径すは、爾後に形成する上層配線の線幅Ｃ
とアライメント公差ａの２倍を加算した幅より大に（ｂ
＞ｃ＋２ａ）に選定する。

次に、第５図Ｂに示すようにコンタクトホール（３２）
内に例えばタングステンの導電材料（３５）を選択成長
して埋め込む。勿論、導電材料（３５）としては、その
他の技術例えば選択多結晶シリコン成長を用いて形成し
ても良く、又は多結晶シリコンタングステンシリザイド
（ＷＳｉｘ）、プランケット・タングステンをＣＶＤ成
長した後にエッチバックを行って形成するようにしても
よい。

次に、第５図Ｃに示すように例えばＡｌ−３ｉ層をスパ
ッタリング法で戒長しリソグラフィー技術とドライエツ
チング技術を用いてパターニングして導電材料（３５）
に接触する上層配線（３１）を形成する。

かかる多層配線形成法によれば、上層配線（３１）の形
成時にアライメントずれが生じても、コンタクトホール
（３２〉従って導電材料（３５）の径すが大きいので上
層配線（３１）と導電材料（３５）間で良好な接触を保
つことができ、アライメントずれによる段切れを回避す
ることができる。また、上層配線（３１）の線幅Ｃはア
ライメントずれを考慮しなくてよいため、まり幅狭とす
ることがきる。リソグラフィー技術の精度は、コンタク
トホール（３２）に比べて線状の方がより微細バクーン
が可能となる。従って、配線のより微細化が可能である
。

［発明の効果〕 本発明の多層配線形成方法によれば、層間絶縁膜のコン
タクトホールに導電材料を選択成長によって埋め込む際
に、上層配線のアライメント公差以上の幅で導電材料を
層間絶縁膜上に延長成長することにより、上層配線のパ
ターニング時にアライメントずれが生じても、コンタク
トホール内の導電材料に対するエツチングを抑制するこ
とができその後の空洞の発生を防止できると同時に、導
電材料と上層配線の接触面積の低下を抑制することがで
きる。従って、信頼性の高い多層配線の形成が可能とな
り、例えば超ＬＳＩの配線形成に適用して好適ならしめ
るものである。

【図面の簡単な説明】

第１図Ａ−Ｄは本発明による多層配線形成方法の一例を
示す工程図、第２図は本発明の説明に供する断面図、第
３図Ａは多層配線形成法の他の例を示す平面図、第３図
Ｂ及びＣは第３図Ａの■Ｉ綿線上りみた断面図及び■−
■線上よりみた断面図、第４図Ａは多層配線形成法の他
の例を示す平面図、第４図Ｂは第４図ＡのＩ−ＩＩＩ線
上よりみた断面図、第５図Ａ−Ｃは多層配線形成法の他
の例を示す工程図、第６図Ａ及びＢは従来の多層配線の
例を示す断面図、第７図Ａ及びＢは従来の多層配線の平
坦化膜の状態を示す断面図、第７図Ｃは平面図、第８図
は従来の多層配線の説明に供する平面図である。 （１）は下層配線、（２）は層間絶縁膜、（３）はコン
タクトホール、（４）は導電材料、（５）は上層配線、
（６）はレジストマスクである。 σ） 〜 Ｃ口 （） − ロゴ 戸コ らり 鴫（ ρブ ーく −コ Ｖ−彎田 Ｎ　め　ト ロ 旧 ← ＼　逃 （２

Claims (1)

1. 【特許請求の範囲】 下層配線上に層間絶縁膜を形成し、コンタクトホールを
   開口し、導電材料を埋め込んだ後、上層配線を形成する
   多層配線形成方法に於て、 前記上層配線のアイメント公差以上の幅で前記導電材料
   を前記層間絶縁膜上に延長成長させることを特徴とする
   多層配線形成方法。