JPH09139429A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09139429A JPH09139429A JP7317342A JP31734295A JPH09139429A JP H09139429 A JPH09139429 A JP H09139429A JP 7317342 A JP7317342 A JP 7317342A JP 31734295 A JP31734295 A JP 31734295A JP H09139429 A JPH09139429 A JP H09139429A
- Authority
- JP
- Japan
- Prior art keywords
- film
- connection hole
- titanium
- connection
- connection holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】 接続孔内にタングステンを選択成長させる際
に、接続孔の開口部から外にタングステン膜がはみ出す
ことなく、配線形状不良や配線間ショート等の不良をま
ねかないようにする。 【解決手段】 接続孔２１、２２の内面に沿ってチタン
／窒化チタン膜６を形成した後、フォトレジスト膜７を
塗布する。しかる後、接続孔２１、２２の上端部からフ
ォトレジスト膜７の表面までの距離が、チタン／窒化チ
タン膜６が形成された状態での接続孔２１、２２の幅の
１／２以上となるまでフォトレジスト膜７をエッチング
する。そして、このフォトレジスト膜７をマスクとして
チタン／窒化チタン膜６をエッチングした後、フォトレ
ジスト膜７を除去し、チタン／窒化チタン膜６を種とし
てタングステン層を選択成長させる。
に、接続孔の開口部から外にタングステン膜がはみ出す
ことなく、配線形状不良や配線間ショート等の不良をま
ねかないようにする。 【解決手段】 接続孔２１、２２の内面に沿ってチタン
／窒化チタン膜６を形成した後、フォトレジスト膜７を
塗布する。しかる後、接続孔２１、２２の上端部からフ
ォトレジスト膜７の表面までの距離が、チタン／窒化チ
タン膜６が形成された状態での接続孔２１、２２の幅の
１／２以上となるまでフォトレジスト膜７をエッチング
する。そして、このフォトレジスト膜７をマスクとして
チタン／窒化チタン膜６をエッチングした後、フォトレ
ジスト膜７を除去し、チタン／窒化チタン膜６を種とし
てタングステン層を選択成長させる。
Description
【０００１】
【発明の属する技術分野】本発明は、コンタクトプラグ
としての金属薄膜を半導体基板上に選択的に形成するよ
うにした半導体装置の製造方法に関する。
としての金属薄膜を半導体基板上に選択的に形成するよ
うにした半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化および微細
化に伴い、多層配線技術が必要不可欠となっている。こ
の多層配線構造を実現するためには、絶縁膜を挟んで、
ＭＯＳ、バイポーラなどの素子−金属配線間を、若しく
は、１層−２層配線のような金属配線間を接続しなけれ
ばならない。
化に伴い、多層配線技術が必要不可欠となっている。こ
の多層配線構造を実現するためには、絶縁膜を挟んで、
ＭＯＳ、バイポーラなどの素子−金属配線間を、若しく
は、１層−２層配線のような金属配線間を接続しなけれ
ばならない。
【０００３】従来、この接続を行うためには、上記絶縁
膜に所望の接続孔を開け、上層の金属配線の形成と同時
に接続孔の中を金属配線で埋め込んでいた。しかしなが
ら、近年では、接続孔の径もサブミクロンオーダーとな
り、接続孔の深さ／接続孔の径（アスペクト比）が１以
上になるために、接続孔の中に金属配線が入らず、確実
な接続を行うことができなくなってきた。そこで、この
問題点を解決するために、例えば特開平４−２５１５９
号公報に記載されているような、タングステンの選択成
長法が提案されている。
膜に所望の接続孔を開け、上層の金属配線の形成と同時
に接続孔の中を金属配線で埋め込んでいた。しかしなが
ら、近年では、接続孔の径もサブミクロンオーダーとな
り、接続孔の深さ／接続孔の径（アスペクト比）が１以
上になるために、接続孔の中に金属配線が入らず、確実
な接続を行うことができなくなってきた。そこで、この
問題点を解決するために、例えば特開平４−２５１５９
号公報に記載されているような、タングステンの選択成
長法が提案されている。
【０００４】上記公報による配線の形成方法について簡
単に説明する。まず、半導体基板上に絶縁膜を形成し、
この絶縁膜に接続孔を形成する。そして、接続孔の内面
に沿って比較的膜厚の薄い、選択成長の種として金属シ
リサイド膜を半導体基板上の全面に形成した後、この半
導体基板上にフォトレジスト膜を形成し、フォトレジス
ト膜および金属シリサイド膜をエッチバックすることに
より、接続孔内のみに金属シリサイド膜を残存させる。
さらに、接続孔内に残存するフォトレジスト膜をアッシ
ングで除去した後、金属シリサイド膜を種にして、タン
グステン膜を接続孔内に選択成長させる。これにより、
接続孔内を確実に埋め込むタングステン膜を含む配線層
を形成することができる。このように金属シリサイド膜
を選択成長の種として形成するのは、タングステン膜は
絶縁膜上には形成されにくいからである。
単に説明する。まず、半導体基板上に絶縁膜を形成し、
この絶縁膜に接続孔を形成する。そして、接続孔の内面
に沿って比較的膜厚の薄い、選択成長の種として金属シ
リサイド膜を半導体基板上の全面に形成した後、この半
導体基板上にフォトレジスト膜を形成し、フォトレジス
ト膜および金属シリサイド膜をエッチバックすることに
より、接続孔内のみに金属シリサイド膜を残存させる。
さらに、接続孔内に残存するフォトレジスト膜をアッシ
ングで除去した後、金属シリサイド膜を種にして、タン
グステン膜を接続孔内に選択成長させる。これにより、
接続孔内を確実に埋め込むタングステン膜を含む配線層
を形成することができる。このように金属シリサイド膜
を選択成長の種として形成するのは、タングステン膜は
絶縁膜上には形成されにくいからである。
【０００５】
【発明が解決しようとする課題】しかしながら、上記公
報による方法では、金属シリサイド膜が接続孔の開口部
（接続孔の上端部）に残ってしまうため、この金属シリ
サイド膜を種にして接続孔内部にタングステン膜を選択
成長させ、接続孔をタングステン膜で埋め込む場合に
は、接続孔の開口部領域からもタングステン膜が成長
し、接続孔の開口部から外にタングステン膜がはみ出し
てしまう。その結果、接続孔の開口部から外にはみ出た
タングステン膜上に金属配線を形成する際に、配線形状
不良や配線間ショート等の不良を引き起こすという問題
点があった。
報による方法では、金属シリサイド膜が接続孔の開口部
（接続孔の上端部）に残ってしまうため、この金属シリ
サイド膜を種にして接続孔内部にタングステン膜を選択
成長させ、接続孔をタングステン膜で埋め込む場合に
は、接続孔の開口部領域からもタングステン膜が成長
し、接続孔の開口部から外にタングステン膜がはみ出し
てしまう。その結果、接続孔の開口部から外にはみ出た
タングステン膜上に金属配線を形成する際に、配線形状
不良や配線間ショート等の不良を引き起こすという問題
点があった。
【０００６】そこで、本発明の目的は、接続孔内にタン
グステンなどの導電膜を選択成長させる際に、接続孔の
開口部から外に導電膜がはみ出すことなく、配線形状不
良や配線間ショート等の不良をまねかない半導体装置の
製造方法を提供することにある。
グステンなどの導電膜を選択成長させる際に、接続孔の
開口部から外に導電膜がはみ出すことなく、配線形状不
良や配線間ショート等の不良をまねかない半導体装置の
製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、絶縁膜に接続孔
を形成する工程と、前記接続孔の内面を含む全面に第１
の導電膜を形成する工程と、前記接続孔を埋め込む塗布
膜を形成する工程と、前記塗布膜を前記接続孔の底部に
残存させるように、前記接続孔の上端部から前記塗布膜
の表面までの距離が、前記第１の導電膜が形成された状
態での前記接続孔の幅の１／２以上となるまで前記塗布
膜をエッチングする工程と、前記塗布膜をマスクとして
前記第１の導電膜をエッチングする工程と、しかる後、
残存する前記塗布膜を除去する工程と、前記接続孔の内
面に残存する前記第１の導電膜を選択成長の種として、
前記接続孔を埋め込む第２の導電膜を形成する工程とを
有する。
に、本発明の半導体装置の製造方法は、絶縁膜に接続孔
を形成する工程と、前記接続孔の内面を含む全面に第１
の導電膜を形成する工程と、前記接続孔を埋め込む塗布
膜を形成する工程と、前記塗布膜を前記接続孔の底部に
残存させるように、前記接続孔の上端部から前記塗布膜
の表面までの距離が、前記第１の導電膜が形成された状
態での前記接続孔の幅の１／２以上となるまで前記塗布
膜をエッチングする工程と、前記塗布膜をマスクとして
前記第１の導電膜をエッチングする工程と、しかる後、
残存する前記塗布膜を除去する工程と、前記接続孔の内
面に残存する前記第１の導電膜を選択成長の種として、
前記接続孔を埋め込む第２の導電膜を形成する工程とを
有する。
【０００８】本発明の一態様においては、幅の異なる複
数の前記接続孔が存在するときに、前記塗布膜をエッチ
ングする工程において、最も幅が広い前記接続孔に関し
て、前記接続孔の上端部から前記塗布膜の表面までの距
離が、前記薄膜が形成された状態での前記接続孔の幅の
１／２以上となるまで前記塗布膜をエッチングする。
数の前記接続孔が存在するときに、前記塗布膜をエッチ
ングする工程において、最も幅が広い前記接続孔に関し
て、前記接続孔の上端部から前記塗布膜の表面までの距
離が、前記薄膜が形成された状態での前記接続孔の幅の
１／２以上となるまで前記塗布膜をエッチングする。
【０００９】
【作用】本発明によれば、第２の導電膜（プラグ）の選
択成長の種となる第１の導電膜（バリア層）を、所定の
条件を満たすまで接続孔の上方においてエッチング除去
するため、接続孔内に第２の導電膜を選択成長させる際
に、接続孔の上端部から外に第２の導電膜がはみ出す前
に接続孔の埋め込みが終了する。
択成長の種となる第１の導電膜（バリア層）を、所定の
条件を満たすまで接続孔の上方においてエッチング除去
するため、接続孔内に第２の導電膜を選択成長させる際
に、接続孔の上端部から外に第２の導電膜がはみ出す前
に接続孔の埋め込みが終了する。
【００１０】また、幅の異なる複数の接続孔が存在する
ときには、最も幅が広い接続孔に関して所定の条件を満
たすように第１の導電膜を接続孔の上方においてエッチ
ング除去するため、接続孔内に第２の導電膜を選択成長
させる際に、いずれの接続孔においても接続孔の上端部
から外に第２の導電膜がはみ出すことがない。
ときには、最も幅が広い接続孔に関して所定の条件を満
たすように第１の導電膜を接続孔の上方においてエッチ
ング除去するため、接続孔内に第２の導電膜を選択成長
させる際に、いずれの接続孔においても接続孔の上端部
から外に第２の導電膜がはみ出すことがない。
【００１１】この点について、図５を参照して説明す
る。図５（ａ）において、幅の狭い接続孔５１および幅
の広い接続孔５２に関して、接続孔５１、５２の上端部
からバリア層５３の最上部までの距離はともにＭであ
る。そして、幅の狭い接続孔５１は、バリア層５３が形
成された状態での幅がＸであり、接続孔５１の上端部か
らバリア層５３の最上部までの距離Ｍが、幅Ｘの１／２
の長さＬよりも大きくなるようにされている。また、幅
の広い接続孔５２は、バリア層５３が形成された状態で
の幅がＹであり、接続孔５２の上端部からバリア層５３
の最上部までの距離Ｍが、幅Ｙの１／２の長さＮよりも
大きくなるようにされている。
る。図５（ａ）において、幅の狭い接続孔５１および幅
の広い接続孔５２に関して、接続孔５１、５２の上端部
からバリア層５３の最上部までの距離はともにＭであ
る。そして、幅の狭い接続孔５１は、バリア層５３が形
成された状態での幅がＸであり、接続孔５１の上端部か
らバリア層５３の最上部までの距離Ｍが、幅Ｘの１／２
の長さＬよりも大きくなるようにされている。また、幅
の広い接続孔５２は、バリア層５３が形成された状態で
の幅がＹであり、接続孔５２の上端部からバリア層５３
の最上部までの距離Ｍが、幅Ｙの１／２の長さＮよりも
大きくなるようにされている。
【００１２】図５（ｂ）で示すように、接続孔５１、５
２にプラグ５４を途中まで形成すると、バリア層５３が
プラグ５４の選択成長の種となり、成長速度が同じであ
るため、接続孔５１、５２の上端部からプラグ５４の最
上部までの距離はともにＰである。また、接続孔５１は
接続孔５２よりも幅が狭いため、接続孔５１が総てプラ
グ５４で埋め込まれる前に接続孔５１の両側面のバリア
層５３から成長してきたプラグ５４が中心付近で接触し
て一体となる。そして、これ以降、接続孔５１について
は、プラグ５４が上方へほぼ均一に成長する。
２にプラグ５４を途中まで形成すると、バリア層５３が
プラグ５４の選択成長の種となり、成長速度が同じであ
るため、接続孔５１、５２の上端部からプラグ５４の最
上部までの距離はともにＰである。また、接続孔５１は
接続孔５２よりも幅が狭いため、接続孔５１が総てプラ
グ５４で埋め込まれる前に接続孔５１の両側面のバリア
層５３から成長してきたプラグ５４が中心付近で接触し
て一体となる。そして、これ以降、接続孔５１について
は、プラグ５４が上方へほぼ均一に成長する。
【００１３】次に、図５（ｃ）で示すように、接続孔５
２に関しては、両側面のバリア層５３から成長してきた
プラグ５４が、接続孔５２を完全に埋め込んだ時点で、
中心付近で接触して一体となる。このとき、接続孔５１
のプラグ５４も接続孔５１を完全に埋め込んだ状態であ
り、いずれの接続孔５１、５２においても接続孔５１、
５２の上端部から外にプラグ５４がはみ出すことがな
い。
２に関しては、両側面のバリア層５３から成長してきた
プラグ５４が、接続孔５２を完全に埋め込んだ時点で、
中心付近で接触して一体となる。このとき、接続孔５１
のプラグ５４も接続孔５１を完全に埋め込んだ状態であ
り、いずれの接続孔５１、５２においても接続孔５１、
５２の上端部から外にプラグ５４がはみ出すことがな
い。
【００１４】このように、幅の異なる複数の接続孔５
１、５２が存在するときには、最も幅が広い接続孔５２
に関してバリア層５３の最上部と接続孔の上端部との距
離が所定以上となるようにしておけば、接続孔５１、５
２内にプラグ５４を選択成長させる際に、いずれの接続
孔５１、５２においても接続孔５１、５２の上端部から
外にプラグ５４がはみ出すことがなくなる。
１、５２が存在するときには、最も幅が広い接続孔５２
に関してバリア層５３の最上部と接続孔の上端部との距
離が所定以上となるようにしておけば、接続孔５１、５
２内にプラグ５４を選択成長させる際に、いずれの接続
孔５１、５２においても接続孔５１、５２の上端部から
外にプラグ５４がはみ出すことがなくなる。
【００１５】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照して説明する。
て、図面を参照して説明する。
【００１６】図１、図２は、本発明の第１の実施形態の
半導体装置の製造工程を示す断面図である。まず、図１
（ａ）に示すように、半導体基板１の素子形成領域に、
ゲート絶縁層（不図示）を介して不純物を含有した多結
晶シリコン膜からなるＭＯＳトランジスタのゲート電極
（不図示）を形成した後、ゲート電極の両脇の半導体基
板１の表面分極にソース・ドレインとなる一対の不純物
拡散層（その一方が符号２で示されており、他方は図１
（ａ）の断面には現れていない）をイオン注入により形
成する。その後、半導体基板１上の全面に酸化膜やＢＰ
ＳＧ膜等からなる層間絶縁膜３を形成してから、この層
間絶縁膜３を貫通し、他方の不純物拡散層（不図示）が
底面となる接続孔（不図示）を形成した後、この接続孔
の内面を埋める金属配線層４をパターン形成する。
半導体装置の製造工程を示す断面図である。まず、図１
（ａ）に示すように、半導体基板１の素子形成領域に、
ゲート絶縁層（不図示）を介して不純物を含有した多結
晶シリコン膜からなるＭＯＳトランジスタのゲート電極
（不図示）を形成した後、ゲート電極の両脇の半導体基
板１の表面分極にソース・ドレインとなる一対の不純物
拡散層（その一方が符号２で示されており、他方は図１
（ａ）の断面には現れていない）をイオン注入により形
成する。その後、半導体基板１上の全面に酸化膜やＢＰ
ＳＧ膜等からなる層間絶縁膜３を形成してから、この層
間絶縁膜３を貫通し、他方の不純物拡散層（不図示）が
底面となる接続孔（不図示）を形成した後、この接続孔
の内面を埋める金属配線層４をパターン形成する。
【００１７】その後、半導体基板１上に不純物含有溶融
ガラス５（例、ＢＰＳＧ膜、ＰＳＧ膜、ＢＳＧ膜）を形
成し、その表面を平坦化する。そして、この不純物含有
溶融ガラス５および層間絶縁膜３を貫通し、且つ、一方
の不純物拡散層２が底面となる接続孔２１を形成すると
共に、不純物含有溶融ガラス５を貫通し、且つ、金属配
線層４が底面となる接続孔２２を形成する。これら２つ
の接続孔２１、２２において、接続孔２１の深さは、層
間絶縁膜３および金属配線層４の膜厚分だけ接続孔２２
よりも深くなる。これら接続孔２１、２２の径は、とも
に０．５μｍ（５００ｎｍ）である。その後、接続孔２
１、２２を含む半導体基板１上の表面に、スパッタ法等
を用いてチタン膜と窒化チタン膜を順次形成することに
より、膜厚１００ｎｍ程度のチタン／窒化チタン積層薄
膜６を形成する。このチタン／窒化チタン積層薄膜６
は、接続孔２１、２２内を埋め込まないように接続孔の
凹凸に沿って形成する。しかる後、平坦化層としてフォ
トレジスト膜７を膜厚１．５μｍ程度塗布する。
ガラス５（例、ＢＰＳＧ膜、ＰＳＧ膜、ＢＳＧ膜）を形
成し、その表面を平坦化する。そして、この不純物含有
溶融ガラス５および層間絶縁膜３を貫通し、且つ、一方
の不純物拡散層２が底面となる接続孔２１を形成すると
共に、不純物含有溶融ガラス５を貫通し、且つ、金属配
線層４が底面となる接続孔２２を形成する。これら２つ
の接続孔２１、２２において、接続孔２１の深さは、層
間絶縁膜３および金属配線層４の膜厚分だけ接続孔２２
よりも深くなる。これら接続孔２１、２２の径は、とも
に０．５μｍ（５００ｎｍ）である。その後、接続孔２
１、２２を含む半導体基板１上の表面に、スパッタ法等
を用いてチタン膜と窒化チタン膜を順次形成することに
より、膜厚１００ｎｍ程度のチタン／窒化チタン積層薄
膜６を形成する。このチタン／窒化チタン積層薄膜６
は、接続孔２１、２２内を埋め込まないように接続孔の
凹凸に沿って形成する。しかる後、平坦化層としてフォ
トレジスト膜７を膜厚１．５μｍ程度塗布する。
【００１８】次に、図１（ｂ）に示すように、フォトレ
ジスト膜７を摂氏２００℃程度でベークした後、酸素プ
ラズマによりフォトレジスト膜７を不純物含有溶融ガラ
ス５の上面および接続孔２１、２２の内部までエッチバ
ックする。このとき、フォトレジスト膜７が接続孔２
１、２２の底部に残存するようにするとともに、接続孔
２１、２２の上端部からフォトレジスト膜７の表面まで
の距離が、チタン／窒化チタン積層薄膜６が形成された
状態での接続孔２１、２２の幅の１／２以上（好適に
は、１／２〜３／４以上）となるようにする。本実施形
態では、接続孔２１、２２の側面のチタン／窒化チタン
積層薄膜６の膜厚が５０ｎｍであり、（５００−５０×
２）÷２＝２００以上、具体的には接続孔２１、２２の
上端部からフォトレジスト膜７の表面までの距離（凹み
量）が３００ｎｍとなるようにエッチングした。
ジスト膜７を摂氏２００℃程度でベークした後、酸素プ
ラズマによりフォトレジスト膜７を不純物含有溶融ガラ
ス５の上面および接続孔２１、２２の内部までエッチバ
ックする。このとき、フォトレジスト膜７が接続孔２
１、２２の底部に残存するようにするとともに、接続孔
２１、２２の上端部からフォトレジスト膜７の表面まで
の距離が、チタン／窒化チタン積層薄膜６が形成された
状態での接続孔２１、２２の幅の１／２以上（好適に
は、１／２〜３／４以上）となるようにする。本実施形
態では、接続孔２１、２２の側面のチタン／窒化チタン
積層薄膜６の膜厚が５０ｎｍであり、（５００−５０×
２）÷２＝２００以上、具体的には接続孔２１、２２の
上端部からフォトレジスト膜７の表面までの距離（凹み
量）が３００ｎｍとなるようにエッチングした。
【００１９】しかる後、塩素雰囲気中でＥＣＲプラズマ
により不純物含有溶融ガラス５の上面および接続孔２
１、２２の内面のフォトレジスト膜７で被覆されていな
いチタン／窒化チタン積層薄膜６をエッチング除去す
る。従って、接続孔２１、２２の上端部からチタン／窒
化チタン積層薄膜６の最上部までの距離（凹み量）も３
００ｎｍとなる。
により不純物含有溶融ガラス５の上面および接続孔２
１、２２の内面のフォトレジスト膜７で被覆されていな
いチタン／窒化チタン積層薄膜６をエッチング除去す
る。従って、接続孔２１、２２の上端部からチタン／窒
化チタン積層薄膜６の最上部までの距離（凹み量）も３
００ｎｍとなる。
【００２０】次に、図１（ｃ）に示すように、接続孔２
１、２２内に残存する平坦化層であるフォトレジスト膜
７をアッシングまたは有機洗浄により完全に除去する。
これにより、接続孔２１、２２の底面および側面の一部
に残るチタン／窒化チタン積層薄膜６を露出させる。
１、２２内に残存する平坦化層であるフォトレジスト膜
７をアッシングまたは有機洗浄により完全に除去する。
これにより、接続孔２１、２２の底面および側面の一部
に残るチタン／窒化チタン積層薄膜６を露出させる。
【００２１】次に、図２（ａ）に示すように、タングス
テンＣＶＤ装置を用いて、接続孔２１、２２の内部に残
したチタン／窒化チタン積層薄膜６上にだけ選択的にご
く薄くタングステン核（図示せず）を成長させた後、チ
タン／窒化チタン積層薄膜６を選択成長の種として、主
に六フッ化タングステン７５ｓｃｃｍ、水素４５０ｓｃ
ｃｍ、温度４５０℃、圧力８０Ｔｏｒｒの条件にて、タ
ングステン層８を接続孔２１、２２の内部のみに選択的
に成長させる。
テンＣＶＤ装置を用いて、接続孔２１、２２の内部に残
したチタン／窒化チタン積層薄膜６上にだけ選択的にご
く薄くタングステン核（図示せず）を成長させた後、チ
タン／窒化チタン積層薄膜６を選択成長の種として、主
に六フッ化タングステン７５ｓｃｃｍ、水素４５０ｓｃ
ｃｍ、温度４５０℃、圧力８０Ｔｏｒｒの条件にて、タ
ングステン層８を接続孔２１、２２の内部のみに選択的
に成長させる。
【００２２】タングステン層８は、チタン／窒化チタン
積層薄膜６の表面から成長し、接続孔２１、２２を完全
に埋め込むが、チタン／窒化チタン積層薄膜６の凹み量
を上述のように規定しているために、タングステン層８
の最上部が接続孔２１、２２の開口部よりも上にはみ出
て成長する前に、接続孔２１、２２内を両方とも同時に
埋め込むことが可能となる。すなわち、タングステン層
８の成長時間を適当に選ぶことにより、タングステン層
８が接続孔２１、２２より外に飛び出ることなく、接続
孔２１、２２内だけにタングステン層８を良好に形成す
ることができる。
積層薄膜６の表面から成長し、接続孔２１、２２を完全
に埋め込むが、チタン／窒化チタン積層薄膜６の凹み量
を上述のように規定しているために、タングステン層８
の最上部が接続孔２１、２２の開口部よりも上にはみ出
て成長する前に、接続孔２１、２２内を両方とも同時に
埋め込むことが可能となる。すなわち、タングステン層
８の成長時間を適当に選ぶことにより、タングステン層
８が接続孔２１、２２より外に飛び出ることなく、接続
孔２１、２２内だけにタングステン層８を良好に形成す
ることができる。
【００２３】次に、図２（ｂ）に示すように、チタン膜
９／アルミニウム合金１０からなる積層金属配線１１を
パターン形成する。以上の工程により、ショートなどの
不良がなく、良好な特性を有するように上下の配線を接
続できた。
９／アルミニウム合金１０からなる積層金属配線１１を
パターン形成する。以上の工程により、ショートなどの
不良がなく、良好な特性を有するように上下の配線を接
続できた。
【００２４】次に、本発明の第２の実施形態について説
明する。
明する。
【００２５】図３、図４は、本発明の第２の実施形態の
半導体装置の製造工程を示す断面図である。まず、図３
（ａ）に示すように、半導体基板１の素子形成領域に、
ゲート絶縁層（不図示）を介して不純物を含有した多結
晶シリコン膜からなるＭＯＳトランジスタのゲート電極
（不図示）を形成した後、ゲート電極の両脇の半導体基
板１の表面分極にソース・ドレインとなる一対の不純物
拡散層（その一方が符号２で示されており、他方は図３
（ａ）の断面には現れていない）をイオン注入により形
成する。その後、半導体基板１上の全面に酸化膜やＢＰ
ＳＧ膜等からなる層間絶縁膜３を形成してから、この層
間絶縁膜３を貫通し、他方の不純物拡散層（不図示）が
底面となる接続孔（不図示）を形成した後、この接続孔
の内面を埋める金属配線層４をパターン形成する。
半導体装置の製造工程を示す断面図である。まず、図３
（ａ）に示すように、半導体基板１の素子形成領域に、
ゲート絶縁層（不図示）を介して不純物を含有した多結
晶シリコン膜からなるＭＯＳトランジスタのゲート電極
（不図示）を形成した後、ゲート電極の両脇の半導体基
板１の表面分極にソース・ドレインとなる一対の不純物
拡散層（その一方が符号２で示されており、他方は図３
（ａ）の断面には現れていない）をイオン注入により形
成する。その後、半導体基板１上の全面に酸化膜やＢＰ
ＳＧ膜等からなる層間絶縁膜３を形成してから、この層
間絶縁膜３を貫通し、他方の不純物拡散層（不図示）が
底面となる接続孔（不図示）を形成した後、この接続孔
の内面を埋める金属配線層４をパターン形成する。
【００２６】その後、半導体基板１上に不純物含有溶融
ガラス５（例、ＢＰＳＧ膜、ＰＳＧ膜、ＢＳＧ膜）を形
成し、その表面を平坦化する。そして、この不純物含有
溶融ガラス５および層間絶縁膜３を貫通し、且つ、一方
の不純物拡散層２が底面となる接続孔３１を形成すると
共に、不純物含有溶融ガラス５を貫通し、且つ、金属配
線層４が底面となる接続孔３２を形成する。これら２つ
の接続孔３１、３２において、接続孔３１の深さは、層
間絶縁膜３および金属配線層４の膜厚分だけ接続孔３２
よりも深くなる。また、接続孔３１の径は、０．６μｍ
（６００ｎｍ）であり、接続孔３２の径は、０．４μｍ
（４００ｎｍ）である。その後、接続孔３１、３２を含
む半導体基板１上の表面に、スパッタ法等を用いてチタ
ン膜と窒化チタン膜を順次形成することにより、膜厚１
００ｎｍ程度のチタン／窒化チタン積層薄膜６を形成す
る。このチタン／窒化チタン積層薄膜６は、接続孔３
１、３２内を埋め込まないように接続孔の凹凸に沿って
形成する。しかる後、平坦化層としてフォトレジスト膜
７を膜厚１．５μｍ程度塗布する。
ガラス５（例、ＢＰＳＧ膜、ＰＳＧ膜、ＢＳＧ膜）を形
成し、その表面を平坦化する。そして、この不純物含有
溶融ガラス５および層間絶縁膜３を貫通し、且つ、一方
の不純物拡散層２が底面となる接続孔３１を形成すると
共に、不純物含有溶融ガラス５を貫通し、且つ、金属配
線層４が底面となる接続孔３２を形成する。これら２つ
の接続孔３１、３２において、接続孔３１の深さは、層
間絶縁膜３および金属配線層４の膜厚分だけ接続孔３２
よりも深くなる。また、接続孔３１の径は、０．６μｍ
（６００ｎｍ）であり、接続孔３２の径は、０．４μｍ
（４００ｎｍ）である。その後、接続孔３１、３２を含
む半導体基板１上の表面に、スパッタ法等を用いてチタ
ン膜と窒化チタン膜を順次形成することにより、膜厚１
００ｎｍ程度のチタン／窒化チタン積層薄膜６を形成す
る。このチタン／窒化チタン積層薄膜６は、接続孔３
１、３２内を埋め込まないように接続孔の凹凸に沿って
形成する。しかる後、平坦化層としてフォトレジスト膜
７を膜厚１．５μｍ程度塗布する。
【００２７】次に、図３（ｂ）に示すように、フォトレ
ジスト膜７を摂氏２００℃程度でベークした後、酸素プ
ラズマによりフォトレジスト膜７を不純物含有溶融ガラ
ス５の上面および接続孔３１、３２の内部までエッチバ
ックする。このとき、フォトレジスト膜７が接続孔３
１、３２の底部に残存するようにするとともに、接続孔
３１の上端部からフォトレジスト膜７の表面までの距離
が、チタン／窒化チタン積層薄膜６が形成された状態で
の接続孔３１の幅の１／２以上（好適には、１／２〜３
／４以上）となるようにする。これにより、接続孔３１
よりも幅の狭い接続孔３２についても、当然に、接続孔
３２の上端部からフォトレジスト膜７の表面までの距離
が、チタン／窒化チタン積層薄膜６が形成された状態で
の接続孔３２の幅の１／２以上となる。本実施形態で
は、接続孔３１、３２の側面のチタン／窒化チタン積層
薄膜６の膜厚が５０ｎｍであり、（６００−５０×２）
÷２＝２５０以上、具体的には接続孔３１、３２の上端
部からフォトレジスト膜７の表面までの距離（凹み量）
が４００ｎｍとなるようにエッチングした。
ジスト膜７を摂氏２００℃程度でベークした後、酸素プ
ラズマによりフォトレジスト膜７を不純物含有溶融ガラ
ス５の上面および接続孔３１、３２の内部までエッチバ
ックする。このとき、フォトレジスト膜７が接続孔３
１、３２の底部に残存するようにするとともに、接続孔
３１の上端部からフォトレジスト膜７の表面までの距離
が、チタン／窒化チタン積層薄膜６が形成された状態で
の接続孔３１の幅の１／２以上（好適には、１／２〜３
／４以上）となるようにする。これにより、接続孔３１
よりも幅の狭い接続孔３２についても、当然に、接続孔
３２の上端部からフォトレジスト膜７の表面までの距離
が、チタン／窒化チタン積層薄膜６が形成された状態で
の接続孔３２の幅の１／２以上となる。本実施形態で
は、接続孔３１、３２の側面のチタン／窒化チタン積層
薄膜６の膜厚が５０ｎｍであり、（６００−５０×２）
÷２＝２５０以上、具体的には接続孔３１、３２の上端
部からフォトレジスト膜７の表面までの距離（凹み量）
が４００ｎｍとなるようにエッチングした。
【００２８】しかる後、塩素雰囲気中でＥＣＲプラズマ
により不純物含有溶融ガラス５の上面および接続孔３
１、３２の内面のフォトレジスト膜７で被覆されていな
いチタン／窒化チタン積層薄膜６をエッチング除去す
る。従って、接続孔３１、３２の上端部からチタン／窒
化チタン積層薄膜６の最上部までの距離（凹み量）も３
００ｎｍとなる。
により不純物含有溶融ガラス５の上面および接続孔３
１、３２の内面のフォトレジスト膜７で被覆されていな
いチタン／窒化チタン積層薄膜６をエッチング除去す
る。従って、接続孔３１、３２の上端部からチタン／窒
化チタン積層薄膜６の最上部までの距離（凹み量）も３
００ｎｍとなる。
【００２９】次に、図３（ｃ）に示すように、接続孔３
１、３２内に残存する平坦化層であるフォトレジスト膜
７をアッシングまたは有機洗浄により完全に除去する。
これにより、接続孔３１、３２の底面および側面の一部
に残るチタン／窒化チタン積層薄膜６を露出させる。
１、３２内に残存する平坦化層であるフォトレジスト膜
７をアッシングまたは有機洗浄により完全に除去する。
これにより、接続孔３１、３２の底面および側面の一部
に残るチタン／窒化チタン積層薄膜６を露出させる。
【００３０】次に、図３（ａ）に示すように、タングス
テンＣＶＤ装置を用いて、接続孔３１、３２の内部に残
したチタン／窒化チタン積層薄膜６上にだけ選択的にご
く薄くタングステン核（図示せず）を成長させた後、チ
タン／窒化チタン積層薄膜６を選択成長の種として、主
に六フッ化タングステン７５ｓｃｃｍ、水素４５０ｓｃ
ｃｍ、温度４５０℃、圧力８０Ｔｏｒｒの条件にて、タ
ングステン層８を接続孔３１、３２の内部のみに選択的
に成長させる。
テンＣＶＤ装置を用いて、接続孔３１、３２の内部に残
したチタン／窒化チタン積層薄膜６上にだけ選択的にご
く薄くタングステン核（図示せず）を成長させた後、チ
タン／窒化チタン積層薄膜６を選択成長の種として、主
に六フッ化タングステン７５ｓｃｃｍ、水素４５０ｓｃ
ｃｍ、温度４５０℃、圧力８０Ｔｏｒｒの条件にて、タ
ングステン層８を接続孔３１、３２の内部のみに選択的
に成長させる。
【００３１】タングステン層８は、チタン／窒化チタン
積層薄膜６の表面から成長し、接続孔３１、３２を完全
に埋め込むが、チタン／窒化チタン積層薄膜６の凹み量
を上述のように規定しているために、タングステン層８
の最上部が接続孔３１、３２の開口部よりも上にはみ出
て成長する前に、接続孔３１、３２内を両方とも同時に
埋め込むことが可能となる。すなわち、タングステン層
８の成長時間を適当に選ぶことにより、タングステン層
８が接続孔３１、３２より外に飛び出ることなく、接続
孔３１、３２内だけにタングステン層８を良好に形成す
ることができる。
積層薄膜６の表面から成長し、接続孔３１、３２を完全
に埋め込むが、チタン／窒化チタン積層薄膜６の凹み量
を上述のように規定しているために、タングステン層８
の最上部が接続孔３１、３２の開口部よりも上にはみ出
て成長する前に、接続孔３１、３２内を両方とも同時に
埋め込むことが可能となる。すなわち、タングステン層
８の成長時間を適当に選ぶことにより、タングステン層
８が接続孔３１、３２より外に飛び出ることなく、接続
孔３１、３２内だけにタングステン層８を良好に形成す
ることができる。
【００３２】次に、図３（ｂ）に示すように、チタン膜
９／アルミニウム合金１０からなる積層金属配線１１を
パターン形成する。以上の工程により、ショートなどの
不良がなく、良好な特性を有するように上下の配線を接
続できた。
９／アルミニウム合金１０からなる積層金属配線１１を
パターン形成する。以上の工程により、ショートなどの
不良がなく、良好な特性を有するように上下の配線を接
続できた。
【００３３】また接続孔３２は径（幅）が接続孔３１よ
りも小さいため、接続孔３１がタングステン層８によっ
て埋まりきる前にタングステン層８により中心まで埋ま
ってしまうが、チタン／窒化チタン積層薄膜６をあらか
じめ０．４μｍ（４００ｎｍ）程度凹ませていたため、
この時点で接続孔３２の開口部とタングステン層８の最
上部の間に０．２μｍの隙間が残っている。また、接続
孔３２はチタン／窒化チタン積層薄膜６の開口部からの
凹み量が接続孔３１と同一であるため、タングステン層
８の最上部からの深さもやはり０．２μｍとなってい
る。この後、タングステン層８が０．１５μｍ成長した
段階で接続孔３１が中心まで埋まり、さらに０．０５μ
ｍ成長して接続孔３１、３２が共に埋め込まれる。
りも小さいため、接続孔３１がタングステン層８によっ
て埋まりきる前にタングステン層８により中心まで埋ま
ってしまうが、チタン／窒化チタン積層薄膜６をあらか
じめ０．４μｍ（４００ｎｍ）程度凹ませていたため、
この時点で接続孔３２の開口部とタングステン層８の最
上部の間に０．２μｍの隙間が残っている。また、接続
孔３２はチタン／窒化チタン積層薄膜６の開口部からの
凹み量が接続孔３１と同一であるため、タングステン層
８の最上部からの深さもやはり０．２μｍとなってい
る。この後、タングステン層８が０．１５μｍ成長した
段階で接続孔３１が中心まで埋まり、さらに０．０５μ
ｍ成長して接続孔３１、３２が共に埋め込まれる。
【００３４】本実施形態では、基板と１層目金属配線と
の接続の実施例を示したが、本発明は、１層目配線と２
層目配線もしくはそれ以上の任意の配線層間の接続に用
いても良いことはいうまでも無い。
の接続の実施例を示したが、本発明は、１層目配線と２
層目配線もしくはそれ以上の任意の配線層間の接続に用
いても良いことはいうまでも無い。
【００３５】また、上記の実施形態では、タングステン
層８を成長させるための下地膜にチタン／窒化チタン積
層薄膜６を用いたが、本発明では他のタングステン層８
を成長させることができる薄膜材料を用いても良い。例
えば、チタン／窒化チタン積層薄膜６の代りに、タング
ステン膜、タングステンシリサイド膜、モリブデン膜、
モリブデンシリサイド膜、多結晶シリコン膜、非結晶シ
リコン膜、ゲルマニウム膜などを代用してもよい。更
に、上述する以外にタングステン層８を選択成長させる
ことが可能な金属シリサイド膜、金属膜、窒化物導電
膜、珪化物、半導体薄膜、シリコン（アモルファスシリ
コンや多結晶シリコン）であっても良いことは勿論であ
る。
層８を成長させるための下地膜にチタン／窒化チタン積
層薄膜６を用いたが、本発明では他のタングステン層８
を成長させることができる薄膜材料を用いても良い。例
えば、チタン／窒化チタン積層薄膜６の代りに、タング
ステン膜、タングステンシリサイド膜、モリブデン膜、
モリブデンシリサイド膜、多結晶シリコン膜、非結晶シ
リコン膜、ゲルマニウム膜などを代用してもよい。更
に、上述する以外にタングステン層８を選択成長させる
ことが可能な金属シリサイド膜、金属膜、窒化物導電
膜、珪化物、半導体薄膜、シリコン（アモルファスシリ
コンや多結晶シリコン）であっても良いことは勿論であ
る。
【００３６】また、上記の実施形態では、接続孔を埋め
る金属としてタングステン層８を用いて説明したが、下
地膜を種にして選択的成長可能な金属膜、例えば、タン
グステン層８の代わりにアルミニウム膜またはアルミニ
ウム合金等を選択成長させても良い。
る金属としてタングステン層８を用いて説明したが、下
地膜を種にして選択的成長可能な金属膜、例えば、タン
グステン層８の代わりにアルミニウム膜またはアルミニ
ウム合金等を選択成長させても良い。
【００３７】また、その膜厚や形成方法は、上記の実施
形態に限定されることなく、本発明の技術的思想に逸脱
しない範囲で等分野において通常の知識を持つ者なら多
様な変形が可能である。
形態に限定されることなく、本発明の技術的思想に逸脱
しない範囲で等分野において通常の知識を持つ者なら多
様な変形が可能である。
【００３８】本実施形態は、半導体基板１上に異なる深
さまたは異なる径を有する接続孔２１、２２を形成し、
接続孔２１、２２の内面を覆うチタン／窒化チタン膜６
を形成する。この半導体基板１上にフォトレジスト膜７
を塗布した後、このフォトレジスト膜７およびチタン／
窒化チタン膜６を異方性エッチングすることにより、チ
タン／窒化チタン膜６が、接続孔２１、２２の底部およ
び側壁の一部に残存すると共に各々の接続孔２１、２２
の上端から下方に接続孔２１、２２の１／２幅以上の幅
まで、接続孔２１、２２内の側壁に形成されたチタン／
窒化チタン膜６を除去する。しかる後、接続孔２１、２
２内に残存するフォトレジスト膜７を除去し、接続孔２
１、２２内に残存する前記チタン／窒化チタン膜６を種
にして、接続孔２１、２２内のみタングステン層８を選
択成長させる。タングステン層８を選択成長させること
により、接続孔２１、２２内に同時に埋め込みタングス
テン層８を接続孔２１、２２の外にはみ出さずに形成す
ることが可能になる。
さまたは異なる径を有する接続孔２１、２２を形成し、
接続孔２１、２２の内面を覆うチタン／窒化チタン膜６
を形成する。この半導体基板１上にフォトレジスト膜７
を塗布した後、このフォトレジスト膜７およびチタン／
窒化チタン膜６を異方性エッチングすることにより、チ
タン／窒化チタン膜６が、接続孔２１、２２の底部およ
び側壁の一部に残存すると共に各々の接続孔２１、２２
の上端から下方に接続孔２１、２２の１／２幅以上の幅
まで、接続孔２１、２２内の側壁に形成されたチタン／
窒化チタン膜６を除去する。しかる後、接続孔２１、２
２内に残存するフォトレジスト膜７を除去し、接続孔２
１、２２内に残存する前記チタン／窒化チタン膜６を種
にして、接続孔２１、２２内のみタングステン層８を選
択成長させる。タングステン層８を選択成長させること
により、接続孔２１、２２内に同時に埋め込みタングス
テン層８を接続孔２１、２２の外にはみ出さずに形成す
ることが可能になる。
【００３９】
【発明の効果】本発明によれば、接続孔内にタングステ
ンなどのプラグを選択成長させる際に、接続孔の開口部
から外にプラグがはみ出すことなく、配線形状不良や配
線間ショート等の不良が生じない。
ンなどのプラグを選択成長させる際に、接続孔の開口部
から外にプラグがはみ出すことなく、配線形状不良や配
線間ショート等の不良が生じない。
【図１】本発明の第１の実施形態の半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図２】本発明の第１の実施形態の半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図３】本発明の第２の実施形態の半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図４】本発明の第２の実施形態の半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図５】本発明の半導体装置の製造方法の原理を説明す
るための断面図である。
るための断面図である。
１ 半導体基板 ２ 不純物拡散層 ３ 層間絶縁膜 ４ 金属配線層 ５ 不純物含有溶融ガラス ６ チタン／窒化チタン積層薄膜（第１の導電膜） ７ フォトレジスト膜（塗布膜） ８ タングステン層（第２の導電膜） ９ チタン膜 １０ アルミニウム合金 １１ 積層金属配線 ２１、２２ 接続孔
Claims (2)
- 【請求項１】 絶縁膜に接続孔を形成する工程と、 前記接続孔の内面を含む全面に第１の導電膜を形成する
工程と、 前記接続孔を埋め込む塗布膜を形成する工程と、 前記塗布膜を前記接続孔の底部に残存させるように、前
記接続孔の上端部から前記塗布膜の表面までの距離が、
前記第１の導電膜が形成された状態での前記接続孔の幅
の１／２以上となるまで前記塗布膜をエッチングする工
程と、 前記塗布膜をマスクとして前記第１の導電膜をエッチン
グする工程と、 しかる後、残存する前記塗布膜を除去する工程と、 前記接続孔の内面に残存する前記第１の導電膜を選択成
長の種として、前記接続孔を埋め込む第２の導電膜を形
成する工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項２】 幅の異なる複数の前記接続孔が存在する
ときに、前記塗布膜をエッチングする工程において、最
も幅が広い前記接続孔に関して、前記接続孔の上端部か
ら前記塗布膜の表面までの距離が、前記薄膜が形成され
た状態での前記接続孔の幅の１／２以上となるまで前記
塗布膜をエッチングすることを特徴とする請求項１に記
載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7317342A JPH09139429A (ja) | 1995-11-10 | 1995-11-10 | 半導体装置の製造方法 |
| US08/745,274 US6204561B1 (en) | 1995-11-10 | 1996-11-08 | Semiconductor device having two-layer contact |
| US09/524,690 US6294451B1 (en) | 1995-11-10 | 2000-03-14 | Semiconductor device and method for manufacturing the same |
| US09/742,095 US6521531B2 (en) | 1995-11-10 | 2000-12-22 | Method for selectively growing a conductive film to fill a contact hole |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7317342A JPH09139429A (ja) | 1995-11-10 | 1995-11-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09139429A true JPH09139429A (ja) | 1997-05-27 |
Family
ID=18087159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7317342A Pending JPH09139429A (ja) | 1995-11-10 | 1995-11-10 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6204561B1 (ja) |
| JP (1) | JPH09139429A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103413780A (zh) * | 2013-08-20 | 2013-11-27 | 厦门大学 | 一种基于熔融玻璃骨架的三维通孔互联结构制作方法 |
| WO2020095765A1 (ja) * | 2018-11-09 | 2020-05-14 | 株式会社ソシオネクスト | 半導体集積回路装置 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09139429A (ja) * | 1995-11-10 | 1997-05-27 | Nippon Steel Corp | 半導体装置の製造方法 |
| US7381642B2 (en) | 2004-09-23 | 2008-06-03 | Megica Corporation | Top layers of metal for integrated circuits |
| US7405149B1 (en) * | 1998-12-21 | 2008-07-29 | Megica Corporation | Post passivation method for semiconductor chip or wafer |
| US6965165B2 (en) | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| JP3457277B2 (ja) * | 1999-12-15 | 2003-10-14 | 沖電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
| KR100390042B1 (ko) * | 2001-06-27 | 2003-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 비트라인 형성 방법 |
| JP2005203476A (ja) | 2004-01-14 | 2005-07-28 | Oki Electric Ind Co Ltd | 半導体装置の配線構造及びその製造方法 |
| US20060099800A1 (en) * | 2004-11-09 | 2006-05-11 | Chintamani Palsule | Method for fabricating low leakage interconnect layers in integrated circuits |
| DE102005010944B4 (de) * | 2005-03-10 | 2009-09-10 | X-Fab Semiconductor Foundries Ag | Verfahren zur Herstellung eines Trägerscheibenkontaktes in integrierten Schaltungen mit Hochspannungsbauelementen auf der Basis der SOI-Technologie und integrierte Schaltungen mit entsprechenden Grabenstrukturen |
| DE102007035251B3 (de) * | 2007-07-27 | 2008-08-28 | X-Fab Semiconductor Foundries Ag | Verfahren zur Herstellung von Isolationsgräben mit unterschiedlichen Seitenwanddotierungen |
| US7948094B2 (en) * | 2007-10-22 | 2011-05-24 | Rohm Co., Ltd. | Semiconductor device |
| US7863176B2 (en) * | 2008-05-13 | 2011-01-04 | Micron Technology, Inc. | Low-resistance interconnects and methods of making same |
| US7709956B2 (en) * | 2008-09-15 | 2010-05-04 | National Semiconductor Corporation | Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure |
| DE102009055433B4 (de) * | 2009-12-31 | 2012-02-09 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren |
| DE102010003556B4 (de) * | 2010-03-31 | 2012-06-21 | Globalfoundries Dresden Module One Llc & Co. Kg | Verfahren zur Herstellung von Kontaktelementen eines Halbleiterbauelements durch stromloses Plattieren und Entfernung von überschüssigem Material mit geringeren Scherkräften |
| CN102468227A (zh) * | 2010-11-19 | 2012-05-23 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的制造方法 |
| WO2015076792A1 (en) * | 2013-11-20 | 2015-05-28 | Intel Corporation | Microelectronic transistor contacts and methods of fabricating the same |
| CN107743653A (zh) * | 2015-06-18 | 2018-02-27 | 英特尔公司 | 用于半导体结构的金属特征的自底向上填充（buf） |
| WO2017111820A1 (en) * | 2015-12-26 | 2017-06-29 | Intel Corporation | Reduced height liner for interconnects |
| WO2018179354A1 (ja) * | 2017-03-31 | 2018-10-04 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置およびプログラム |
| US10170305B1 (en) | 2017-08-30 | 2019-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective film growth for bottom-up gap filling |
| CN116454022B (zh) * | 2023-06-16 | 2023-08-25 | 合肥新晶集成电路有限公司 | 半导体器件及其制备方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231116A (ja) * | 1985-08-02 | 1987-02-10 | Toshiba Corp | 半導体装置の製造方法 |
| US5084413A (en) * | 1986-04-15 | 1992-01-28 | Matsushita Electric Industrial Co., Ltd. | Method for filling contact hole |
| JPH0282575A (ja) * | 1988-09-19 | 1990-03-23 | Toshiba Corp | 半導体装置およびその製造方法 |
| US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
| JPH0425159A (ja) | 1990-05-21 | 1992-01-28 | Nippon Telegr & Teleph Corp <Ntt> | 電極配線の形成方法 |
| US5719416A (en) * | 1991-12-13 | 1998-02-17 | Symetrix Corporation | Integrated circuit with layered superlattice material compound |
| JPH05283536A (ja) | 1992-03-31 | 1993-10-29 | Nec Corp | 半導体装置のコンタクトホール埋め込み方法 |
| JP3086747B2 (ja) * | 1992-05-07 | 2000-09-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH06140396A (ja) * | 1992-10-23 | 1994-05-20 | Yamaha Corp | 半導体装置とその製法 |
| US5486492A (en) * | 1992-10-30 | 1996-01-23 | Kawasaki Steel Corporation | Method of forming multilayered wiring structure in semiconductor device |
| KR960004095B1 (en) * | 1993-02-17 | 1996-03-26 | Hyundai Electronics Ind | Manufacturing method of metal plug in contact-hole |
| US5484747A (en) * | 1995-05-25 | 1996-01-16 | United Microelectronics Corporation | Selective metal wiring and plug process |
| US5950092A (en) * | 1995-06-02 | 1999-09-07 | Micron Technology, Inc. | Use of a plasma source to form a layer during the formation of a semiconductor device |
| JPH09139429A (ja) * | 1995-11-10 | 1997-05-27 | Nippon Steel Corp | 半導体装置の製造方法 |
-
1995
- 1995-11-10 JP JP7317342A patent/JPH09139429A/ja active Pending
-
1996
- 1996-11-08 US US08/745,274 patent/US6204561B1/en not_active Expired - Lifetime
-
2000
- 2000-03-14 US US09/524,690 patent/US6294451B1/en not_active Expired - Lifetime
- 2000-12-22 US US09/742,095 patent/US6521531B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103413780A (zh) * | 2013-08-20 | 2013-11-27 | 厦门大学 | 一种基于熔融玻璃骨架的三维通孔互联结构制作方法 |
| WO2020095765A1 (ja) * | 2018-11-09 | 2020-05-14 | 株式会社ソシオネクスト | 半導体集積回路装置 |
| US11916057B2 (en) | 2018-11-09 | 2024-02-27 | Socionext Inc. | Semiconductor integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6521531B2 (en) | 2003-02-18 |
| US6294451B1 (en) | 2001-09-25 |
| US20010000632A1 (en) | 2001-05-03 |
| US6204561B1 (en) | 2001-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09139429A (ja) | 半導体装置の製造方法 | |
| US20010046777A1 (en) | Method for forming a dielectric layer | |
| US7670946B2 (en) | Methods to eliminate contact plug sidewall slit | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| JPH04277623A (ja) | 半導体装置の製造方法 | |
| JPH11233627A (ja) | 半導体装置の製造方法 | |
| US6686643B2 (en) | Substrate with at least two metal structures deposited thereon, and method for fabricating the same | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| JP2573621B2 (ja) | 電気的相互接続部の製造方法 | |
| JP2812288B2 (ja) | 半導体装置の製造方法 | |
| JPH10256187A (ja) | 半導体装置及びその製造方法 | |
| JP2616134B2 (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| US6599825B2 (en) | Method for forming wiring in semiconductor device | |
| KR100832018B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH05152449A (ja) | 半導体装置の製造方法 | |
| JP2782912B2 (ja) | 半導体装置の製造方法 | |
| JP2586705B2 (ja) | 半導体装置およびその製造方法 | |
| KR100316524B1 (ko) | 커패시터 제조방법 | |
| JPH05251569A (ja) | 半導体素子の製造方法 | |
| JP2000294636A (ja) | 半導体装置およびその製造方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| KR100338109B1 (ko) | 반도체소자의금속배선제조방법 | |
| JPH02151034A (ja) | 半導体装置の製造方法 |