JPH0653331A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0653331A
JPH0653331A JP22510192A JP22510192A JPH0653331A JP H0653331 A JPH0653331 A JP H0653331A JP 22510192 A JP22510192 A JP 22510192A JP 22510192 A JP22510192 A JP 22510192A JP H0653331 A JPH0653331 A JP H0653331A
Authority
JP
Japan
Prior art keywords
film
wiring
contact hole
insulating film
organic resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22510192A
Other languages
English (en)
Inventor
Koji Shibata
耕治 芝田
Atsushi Ishii
敦司 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP22510192A priority Critical patent/JPH0653331A/ja
Publication of JPH0653331A publication Critical patent/JPH0653331A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 選択CVD−Wの選択性を損なうことなく、
コンタクト孔のパターニングの際の精度を向上させると
ともに、上層配線の信頼性を向上させる。 【構成】 2層以上の金属配線層4,10を持つ半導体
装置において、層間絶縁膜の最上層に低反射膜17と有
機樹脂膜6の2層を設けてコンタクト孔8の写真製版時
に下層の金属の乱反射を防止して、パターニング精度を
向上させる。 【効果】 コンタクト孔のパターニング精度を向上させ
て、上層配線の信頼性を向上させることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は半導体装置およびその
製造方法に関し、特にタングステン(W)プラグを用い
た多層配線構造を有する半導体装置の構造並びに製造方
法の改良に関するものである。
【0002】
【従来の技術】半導体装置の配線として、比抵抗の小さ
いアルミ(Al)膜やAl合金膜が用いられている。さ
らに、近年では、コンタクト孔の微細化が進み、上層配
線と下層配線間で安定な接続を取るために、コンタクト
孔を気相成長法(CVD法)で形成したタングステン
(W)等の金属で埋め込む方法が用いられている。その
方法の1つに絶縁膜上には金属を形成,成長させずにコ
ンタクト孔中の配線金属膜上にだけ選択的に成長させる
選択CVD法がある。この選択CVD法は工程を複雑に
せず、埋め込みが実現できるため、有望な方法である
が、上記コンタクト孔中の配線金属膜上以外の絶縁膜上
に、該絶縁膜の材質、及び状態によっては、金属膜が成
長する場合があり(これを選択性の破れと称す)、選択
性を確保するために、絶縁膜の最上層に有機樹脂膜を形
成することが有効であることが知られている。
【0003】図7はコンタクト孔をタングステンで埋め
込む従来の方法を示した断面工程図である。まず、予め
トランジスタ等の素子が形成された半導体基板1上に第
1の絶縁膜3として例えばシリコン酸化膜をCVD法等
により形成し、さらに該第1の絶縁膜3上に、例えばス
パッタ法等でAlCu合金膜を形成し、写真製版技術に
よりパターニングし、第1の配線膜4とする(図7(a)
)。
【0004】次に、第2の絶縁膜5として例えばシリコ
ン酸化膜をCVD法により第1の配線膜4を被覆するよ
うに形成し、さらに、第2の絶縁膜5上に有機樹脂膜6
として例えば
【0005】
【化1】
【0006】(式中、R1 はフェニル基または低級アル
キル基であり、R1 は同種でもよく、異種でもよい。R
2 は水素原子または低級アルキル基であり、R2 は同種
でもよく、異種でもよい。nは20〜1000の整数を
示す。)
【0007】で示される重量平均分子量が10万である
シリコンラダーポリマーのアニソール溶液(5重量%の
濃度に調整されたもの)を回転塗布し、150℃,30
分と350℃,60分の熱処理を行い、シリコンラダー
ポリマー膜を形成する(図7(b) )。ここで、シリコン
ラダーポリマーの具体的な例としては、上記の構造式に
おいて、R1 がC6 H5 ,R2 がH又はCH3 であるポ
リフェニルシルセスキオキサン、R1 がC6 H5 及びC
H2 CH,R2 がH又はCH3 であるポリフェニルビニ
ルシルセスキオキサン、R1 がC6 H5 及びCH3 ,R
2 がH又はCH3であるポリフェニルメチルシルセスキ
オキサン、R1 がCH2 CH,R2 がH又はCH3 であ
るポリビニルシルセスキオキサン等がある。
【0008】その後、有機樹脂膜6上に写真製版技術に
よりレジストをパターニングし、これをマスクとしてC
HF3 /O2 の混合ガスのプラズマエッチングによりコ
ンタクト孔8を開孔し、レジストを除去する(図7(c)
)。
【0009】さらに、選択CVD法によりタングステン
9を形成し、コンタクトを埋め込む(図7(d) )。この
とき、原料ガスとしてWF6 ,SiH4 を用い、各々の
分圧を数mmTorrとし、流量比をSiH4 /WF6
<0.6とし、形成温度を300℃とすれば、コンタク
ト孔中に自己整合的に成長する。この後、スパッタ及び
写真製版の技術を用いて第2の配線膜10を設置する
(図7(e) )。
【0010】このように、図6に示す方法では、絶縁膜
の最上層に有機樹脂膜を設けた状態で、金属層の埋め込
み成長を行なうことにより、成長の選択性を向上するこ
とができるが、有機樹脂膜上にも金属層が形成される場
合もあるので、このような場合には、埋め込み成長後に
有機樹脂膜を除去し、これとともに有機樹脂膜上に形成
された金属層をリフトオフすることが望ましい。有機樹
脂膜は有機溶剤により除去することも可能であるが、工
程を煩雑なものとせず、また清浄な状態を維持しつつ有
機樹脂膜を除去する方法としてはドライエッチングがよ
り優れている。しかしながら、有機樹脂膜を除去する方
法として上述のCHF3 /O2 の混合ガスのプラズマエ
ッチングを用いた場合、下層のSiO2 絶縁膜はCHF
3 /O2の混合ガスによるエッチングに対し耐性を持た
ないため、有機樹脂膜6のみならず、絶縁膜5も削ら
れ、装置の信頼性等に悪影響を及ぼすこととなる。
【0011】また、図8は、図7に示す従来の技術を用
いて、分離酸化膜2等の段差部に形成された第1の配線
膜4上にコンタクト孔8を形成する工程を示す断面工程
図である。図8(a) は、レティクル31の開口部を配線
膜4上に位置合わせし、転写光32を照射している状態
を示す。ここで、図に示すように、レティクル31の開
口部を通過してフォトレジスト7に照射される光11の
一部は配線膜4の表面で反射され、反射光12となる。
配線膜4は段差部分で屈曲しているので、反射光12は
斜め方向に進むこととなり、フォトレジスト7の感光を
必要としない領域に入射される。その結果、図8(b) に
示すように、フォトレジスト7には入射光11により感
光した領域13と反射光12により感光した領域14が
形成される。このように露光されたフォトレジスト7を
現像して、これをマスクとしてコンタクト孔の形成を行
なった状態を図8(c) に示す。この図に示すように、コ
ンタクト孔8は設計寸法w1 よりも大きな寸法w2 で形
成され、配線膜4を外れた位置にまで広がってしまう。
【0012】図9(a) は上述のようにして形成されたコ
ンタクト孔部分に直接第2の配線膜15を形成した状態
を示す図である。上述のように、写真製版時の反射光の
ため、コンタクト孔22は所望のコンタクト径より大き
く開孔され、その結果、第1の配線膜4の横に隙間16
を生じる。この隙間16は微細であり、一般に、第2の
配線膜はスパッタ法で形成されるため、隙間16を埋め
ず、ボイドとなる。さらに、スパッタ法で上層配線膜を
形成する場合、この隙間16から放出されるガスのた
め、図に示すように、上層配線膜に断切れを生じる可能
性が高く、接続不良の原因となる。
【0013】また、図9(b) は同様のコンタクト孔部分
に金属CVD法でタングステン等を埋め込んでプラグ構
造とした状態を示す図である。図に示すように、金属C
VD法でコンタクト孔を埋め込む場合でも、第1の配線
膜4の横の隙間16を埋め込むことはできず、ボイド2
3が形成される。さらに、このボイド23からの脱ガス
により、上層に形成されるアルミ合金10に図中23に
示すように変質した領域ができ、配線の信頼性に悪影響
を及ぼすこととなる。
【0014】
【発明が解決しようとする課題】従来の半導体装置は以
上のような構成であるため、ドライエッチングによるウ
エハ表面の清浄化が困難であり、また、段差部分におけ
るコンタクト孔の写真製版時に、下層にAl合金等の高
い反射率を有する金属があると、写真製版時に照射光が
高い反射率を有する金属にて乱反射するために、コンタ
クト孔のパターニング精度が著しく損なわれ、この結果
層間配線の信頼性が低下するという問題があった。
【0015】この発明は上記のような問題点を解消する
ためになされたもので、選択CVD法によるコンタクト
孔中の埋め込み時において、その選択性を損なうことな
く、コンタクト孔を開孔する際のパターニング精度を向
上でき、これにより上層配線の信頼性を向上でき、さら
にドライエッチングによるウエハ表面の清浄化が容易な
半導体装置およびその製造方法を得ることを目的とす
る。
【0016】
【課題を解決するための手段】この発明に係る半導体装
置は、層間絶縁膜中に設けられるコンタクト孔を、上記
層間絶縁膜上に順次形成された低反射膜及び有機樹脂膜
上にてパターニングされたレジストパターンをマスクと
して用いたエッチングにより形成したものである。
【0017】
【作用】この発明においては、層間絶縁膜中に設けられ
るコンタクト孔を、層間絶縁膜上に順次形成された低反
射膜及び有機樹脂膜上にてパターニングされたレジスト
パターンをマスクとして用いたエッチングにより形成し
たので、レジストをパターニングする際に、層間絶縁膜
の下層の金属配線膜により反射されたレジスト露光光が
レジストに再入射することを防止でき、コンタクト孔の
パターニング精度を向上できる。
【0018】
【実施例】以下この発明の実施例を図について説明す
る。 (実施例1)図1は本発明の第1の実施例による半導体
装置を示す断面図であり、図において、1は半導体基
板、3は該半導体基板1上に形成された第1の絶縁膜、
4は該第1の絶縁膜3上に形成された第1の配線層、5
は上記第1の絶縁膜3上に上記第1の配線層4を覆って
形成された第2の絶縁膜、17は第2の絶縁膜5上に形
成された低反射膜、6は低反射膜17上に形成されたシ
リコンラダーポリマーよりなる有機樹脂膜、8は有機樹
脂膜6,低反射膜17及び第2の絶縁膜5を貫通して第
1の配線層4の一部を露出させるコンタクト孔、9はコ
ンタクト孔8を埋め込むように配置されたタングステン
プラグ、10はタングステンプラグ9に接続されるよう
に有機樹脂膜6上に形成された第2の配線である。ま
た、図2は図1の半導体装置の製造方法を示す断面工程
図である。
【0019】次に本第1の実施例による半導体装置の製
造方法を図2に沿って説明する。まず、予めトランジス
タ等の素子が形成された半導体基板1上に第1の絶縁膜
3として例えばシリコン酸化膜をCVD法等により形成
し、さらに該第1の絶縁膜3上に、例えばスパッタ法等
でAlCu合金膜を形成し、写真製版技術によりパター
ニングし、第1の配線膜4とする(図2(a) )。
【0020】次に、第2の絶縁膜5として例えばシリコ
ン酸化膜をCVD法により第1の配線膜4を被覆するよ
うに形成し、このシリコン酸化膜5上にシリコン窒化膜
からなる低反射膜17をCVD法等により形成し、さら
に、この低反射膜17上に従来例で示したような有機樹
脂膜6を形成する(図2(b) )。その後、有機樹脂膜6
上に写真製版技術によりレジストをパターニングし、こ
れをマスクとしてCHF3 /O2 の混合ガスのプラズマ
エッチングによりコンタクト孔8を開孔し、レジストを
除去する(図2(c) )。
【0021】次に、選択CVD法によりタングステン9
を形成し、コンタクトを埋め込む(図2(d) )。このと
き、原料ガスとしてWF6 ,SiH4 を用い、各々の分
圧を数mmTorrとし、流量比をSiH4 /WF6 <
0.6とし、形成温度を300℃とすれば、コンタクト
孔中に自己整合的に成長する。この後、スパッタ及び写
真製版の技術を用いて第2の配線膜10を設置する(図
2(e) )。
【0022】次に、本実施例において、段差部にコンタ
クト孔を形成する場合について説明する。図3は本実施
例において、分離酸化膜2等の段差部に形成された第1
の配線膜4上にコンタクト孔8を形成する工程を示す断
面工程図である。図3(a) は、レティクル31の開口部
を配線膜4上に位置合わせし、転写光32を照射してい
る状態を示す。ここで、図に示すように、レティクル3
1の開口部を通過してフォトレジスト7に照射される光
11の一部は配線膜4の表面で反射され、反射光12と
なるが、低反射膜17が設けられているので、この反射
高12はここで吸収,発散され、フォトレジスト7に戻
ることはない。その結果、図3(b) に示すように、フォ
トレジスト7には入射光11により感光した領域13の
みが形成される。このように露光されたフォトレジスト
7を現像して、これをマスクとしてコンタクト孔の形成
を行なった状態を図3(c) に示す。この図に示すよう
に、コンタクト孔8は設計寸法w1 で形成され、従来の
ように配線膜4を外れた位置にまで広がってしまうこと
を防止できる。
【0023】このような本実施例においては、コンタク
ト孔11を形成した後も低反射膜8,有機樹脂膜9を除
去せずに残すことで工程を簡略化することもできるが、
有機樹脂膜上にも金属層が形成される場合もあるので、
このような場合には、埋め込み成長後に有機樹脂膜を除
去し、これとともに有機樹脂膜上に形成された金属層を
リフトオフする。前述したように、有機樹脂膜は有機溶
剤により除去することも可能であるが、工程を煩雑なも
のとせず、また清浄な状態を維持しつつ有機樹脂膜を除
去する方法としてはドライエッチングがより優れてい
る。本実施例では、有機樹脂膜を除去する方法として上
述のCHF3 /O2 の混合ガスのプラズマエッチングを
用いた場合、有機樹脂膜の下に設けたシリコン窒化膜が
CHF3 /O2 の混合ガスによるエッチングに対し耐性
を有するので、有機樹脂膜6のみを除去することがで
き、ウエハ表面を清浄化することが容易である。
【0024】(実施例2)図4は本発明の第2の実施例
による半導体装置を示す断面図、図6は図4の半導体装
置の製造方法を示す断面工程図である。本第2の実施例
では、写真製版時の反射光によるレジストの感光を防止
する低反射膜として導電性の層を用い、半導体装置完成
後にこの導電性の層を第2の配線膜の下敷層として残し
たものである。
【0025】半導体装置におけるストレスマイグレーシ
ョンによる断線不良は、アルミ配線の線幅と相関関係を
有し、線幅が細くなるとストレスマイグレーションによ
る断線不良が生じやすくなる。一方、アルミ配線の下に
導電性の下敷層を設けることにより、このストレスマイ
グレーションによる断線不良を抑えることができ、装置
の寿命を延ばすことができることが知られている。図5
に示すように、配線幅が0.8〜1.0μm以下におい
てはその効果は特に顕著である。本実施例は、写真製版
精度を向上する低反射膜として用いた層を、半導体装置
完成後に第2の配線膜の下敷層として用いるようにした
ものである。
【0026】次に図4の半導体装置の製造方法を図6に
沿って説明する。まず、上記第1の実施例と同様、予め
トランジスタ等の素子が形成された半導体基板1上に第
1の絶縁膜3として例えばシリコン酸化膜をCVD法等
により形成し、さらに該第1の絶縁膜3上に、例えばス
パッタ法等でAlCu合金膜を形成し、写真製版技術に
よりパターニングし、第1の配線膜4を形成し、さら
に、第2の絶縁膜5として例えばシリコン酸化膜をCV
D法により第1の配線膜4を被覆するように形成し、こ
のシリコン酸化膜5上に金属窒化物、例えば窒化チタン
(TiN)からなる低反射膜18を形成し、この低反射
膜18上に従来例で示したような有機樹脂膜6を形成す
る(図6(a) )。その後、有機樹脂膜6上に写真製版技
術によりレジストをパターニングし、これをマスクとし
てCHF3 /O2 の混合ガスのプラズマエッチングによ
りコンタクト孔8を開孔し、レジストを除去した後、選
択CVD法によりタングステン9を形成し、コンタクト
を埋め込む(図6(b) )。このとき、原料ガスとしてW
F6 ,SiH4 を用い、各々の分圧を数mmTorrと
し、流量比をSiH4 /WF6 <0.6とし、形成温度
を300℃とすれば、コンタクト孔中に自己整合的に成
長する。次に、CHF3 /O2 の混合ガスのプラズマエ
ッチングにより有機樹脂膜6を除去する(図6(c))。
この後、第2の配線となるアルミ等の金属膜19をスパ
ッタによりウエハ表面全面に堆積し、パターンとして残
す部分の金属膜19上にレジストパターン21を形成す
る(図6(d) )。この後、レジストパターン21をマス
クとして金属膜19及び低反射膜18をエッチング除去
する(図6(e) )。
【0027】本第2の実施例においても、有機樹脂膜6
の下層に低反射膜18を設けているので、段差部にコン
タクト孔を形成する場合においては、上記第1の実施例
と同様、第1の配線膜の表面で反射された光が、フォト
レジスト7に戻ることがないのでコンタクト孔8は設計
寸法で形成され、従来のように配線膜を外れた位置にま
で広がってしまうことを防止できる。
【0028】また、本実施例では、半導体装置完成後に
導電性の低反射膜を第2の配線膜の下敷層として用いる
ようにしているので、ストレスマイグレーションによる
断線不良を抑えることができる。
【0029】なお、上記実施例では導電性の低反射膜と
してTiNを用いたものについて示したが、アモルファ
スシリコンや多結晶シリコン等を用いることもでき、上
記実施例と同様の効果を奏する。
【0030】
【発明の効果】以上のように、この発明によれば、層間
絶縁膜中に設けられるコンタクト孔を、層間絶縁膜上に
順次形成された低反射膜及び有機樹脂膜上にてパターニ
ングされたレジストパターンをマスクとして用いたエッ
チングにより形成したので、レジストをパターニングす
る際に、層間絶縁膜の下層の金属配線膜により反射され
たレジスト露光光がレジストに再入射することを防止で
き、コンタクト孔のパターニング精度を向上できる効果
がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例による半導体装置を示す
断面図である。
【図2】図1の半導体装置を製造する方法を示す断面工
程図である。
【図3】本発明の第1の実施例において段差部の配線膜
上にコンタクト孔を形成する工程を示す図である。
【図4】本発明の第2の実施例による半導体装置を示す
断面図である。
【図5】図3の半導体装置の効果を説明するための図で
ある。
【図6】図3の半導体装置を製造する方法を示す断面工
程図である。
【図7】従来の半導体装置の製造方法を示す断面工程図
である。
【図8】従来の半導体装置の製造方法により段差部の配
線膜上にコンタクト孔を形成する工程を示す図である。
【図9】従来の問題点を説明するための図である。
【符号の説明】
1 基板 2 分離酸化膜 3 第1の絶縁膜 4 第1の配線膜 5 第2の絶縁膜 6 有機樹脂膜 7 フォトレジスト 8 コンタクト孔 9 タングステンプラグ 10 第2の配線膜 17 絶縁物からなる低反射膜 18 金属からなる低反射膜 19 スパッタ法で形成されたアルミ合金膜 20 下敷層 21 フォトレジスト

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に層間絶縁膜で隔てられた
    少なくとも二層の金属配線層を有し、上記層間絶縁膜中
    に設けられたコンタクト孔中に埋め込まれた金属を介し
    て、上記二層の金属配線層が電気的に接続されている半
    導体装置において、 上記コンタクト孔は、上記層間絶縁膜上に順次形成され
    た低反射膜及び有機樹脂膜上にてパターニングされたレ
    ジストパターンをマスクとして用いたエッチングにより
    形成されたものであることを特徴とする半導体装置。
  2. 【請求項2】 半導体基板上に素子が形成された半導体
    装置を製造する方法において、 上記半導体基板上に第1の絶縁膜を介して第1の配線を
    形成する工程と、 上記の第1の配線上に第2の絶縁膜を形成する工程と、 上記第2の絶縁膜上に低反射膜を形成し、さらに該低反
    射膜上に有機樹脂膜を形成する工程と、 上記有機樹脂膜上に、上記第1の配線の一部の領域上に
    開口を有するフォトレジストパターンを形成する工程
    と、 該フォトレジストパターンをマスクとして、上記有機樹
    脂膜,上記低反射膜及び上記第2の絶縁膜をエッチング
    し、上記第1の配線に達するコンタクト孔を形成する工
    程と、 上記フォトレジストパターンを除去した後、上記コンタ
    クト孔に金属層を埋め込む工程とを含むことを特徴とす
    る半導体装置の製造方法。
JP22510192A 1992-07-31 1992-07-31 半導体装置及びその製造方法 Pending JPH0653331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22510192A JPH0653331A (ja) 1992-07-31 1992-07-31 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22510192A JPH0653331A (ja) 1992-07-31 1992-07-31 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0653331A true JPH0653331A (ja) 1994-02-25

Family

ID=16824002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22510192A Pending JPH0653331A (ja) 1992-07-31 1992-07-31 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0653331A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237028B1 (ko) * 1996-11-21 2000-01-15 김영환 반도체 소자의 금속층 형성 방법
US6835651B2 (en) 1997-07-02 2004-12-28 Yamaha Corporation Wiring forming method
US20090281381A1 (en) * 2008-05-07 2009-11-12 Olympus Medical Systems Corp. Antenna for capsule type medical device and capsule type medical device
JP2012509576A (ja) * 2008-11-19 2012-04-19 マイクロン テクノロジー, インク. 導電物質を形成する方法、導電物質を選択的に形成する方法、プラチナを形成する方法、及び、導電構造を形成する方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02235331A (ja) * 1989-03-09 1990-09-18 Hitachi Ltd 半導体装置の製造方法
JPH036024A (ja) * 1989-06-01 1991-01-11 Hitachi Ltd 半導体装置の製造方法
JPH0382032A (ja) * 1989-08-24 1991-04-08 Matsushita Electric Ind Co Ltd 多層配線構造及びその製造方法
JPH04133450A (ja) * 1990-09-26 1992-05-07 Sony Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02235331A (ja) * 1989-03-09 1990-09-18 Hitachi Ltd 半導体装置の製造方法
JPH036024A (ja) * 1989-06-01 1991-01-11 Hitachi Ltd 半導体装置の製造方法
JPH0382032A (ja) * 1989-08-24 1991-04-08 Matsushita Electric Ind Co Ltd 多層配線構造及びその製造方法
JPH04133450A (ja) * 1990-09-26 1992-05-07 Sony Corp 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237028B1 (ko) * 1996-11-21 2000-01-15 김영환 반도체 소자의 금속층 형성 방법
US6835651B2 (en) 1997-07-02 2004-12-28 Yamaha Corporation Wiring forming method
US20090281381A1 (en) * 2008-05-07 2009-11-12 Olympus Medical Systems Corp. Antenna for capsule type medical device and capsule type medical device
JP2012509576A (ja) * 2008-11-19 2012-04-19 マイクロン テクノロジー, インク. 導電物質を形成する方法、導電物質を選択的に形成する方法、プラチナを形成する方法、及び、導電構造を形成する方法
US8753933B2 (en) 2008-11-19 2014-06-17 Micron Technology, Inc. Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures
US9023711B2 (en) 2008-11-19 2015-05-05 Micron Technology, Inc. Methods for forming a conductive material and methods for forming a conductive structure

Similar Documents

Publication Publication Date Title
US6184142B1 (en) Process for low k organic dielectric film etch
KR100337580B1 (ko) 반도체장치및그제조방법
US9218970B2 (en) Stress-controlled formation of TiN hard mask
US6165899A (en) Method for manufacturing semiconductor devices having dual damascene structure
JPH05304213A (ja) 半導体装置の製造方法
US5066612A (en) Method of forming wiring of a semiconductor device
JP2002530881A (ja) 有機含有材料の2つの層を有する電子装置を製造する方法
JP3700460B2 (ja) 半導体装置およびその製造方法
JP3780189B2 (ja) 半導体装置の製造方法及び半導体装置
US5210053A (en) Method for fabricating semiconductor device
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
JPH0645329A (ja) 高集積半導体装置およびその製造方法
JPH0685414B2 (ja) チタニウムタングステンおよび選択的cvdタングステンによる凹部相互接続方法
KR100342639B1 (ko) 반도체 구조물의 제조 방법
JPH0427702B2 (ja)
JPH0653331A (ja) 半導体装置及びその製造方法
US7112537B2 (en) Method of fabricating interconnection structure of semiconductor device
JPH0697288A (ja) 半導体装置の製造方法
JP2702007B2 (ja) 半導体装置の製造方法
JPH05326718A (ja) 半導体装置およびその製造方法
JPH10256187A (ja) 半導体装置及びその製造方法
KR100265850B1 (ko) 반도체장치의금속배선형성방법
JPH04330768A (ja) 半導体装置の製造方法
KR100193889B1 (ko) 반도체 소자의 비아홀 형성방법
JPH05109719A (ja) 半導体装置の製造方法