JP2016009745A - 電子部品、電子部品の製造方法及び電子装置 - Google Patents

Abstract

【課題】絶縁膜からの配線縁部の露出を抑制し、信頼性の高い電子部品を実現する。【解決手段】電子部品１は、その本体部である基板１０と、基板１０上に設けられ、平面視で縁部２１に凹凸２２を有する配線２０と、基板１０上及び配線２０上に設けられた絶縁膜３０とを含む。絶縁膜３０を、樹脂材料を用いて形成する際、その形成過程で膜減りが生じる場合でも、凹凸２２を設けた配線２０の縁部２１に樹脂材料を留まらせ、縁部２１上に存在する樹脂材料が薄くなるのを抑制し、形成される絶縁膜３０からの縁部２１の露出を抑制する。【選択図】図１

Description

本発明は、電子部品、電子部品の製造方法及び電子装置に関する。

電子部品の分野では、導体層を形成した基板上を絶縁膜で被覆する技術が知られている。例えば、半導体装置の、電極パッドを形成した基板上を、その電極パッドに通じる開口部を設けた絶縁膜（保護膜、パッシベーション膜）で被覆する技術が知られている。

特開平６−３４９８８６号公報

電子部品の基板上には、導体層として配線が形成され得る。このような基板上を絶縁膜で被覆しようとすると、配線が基板上で段差となり、その段差のために絶縁膜の被覆性が低下し、絶縁膜から配線の縁部が露出する場合がある。この場合、絶縁膜による保護効果が低下し、電子部品の信頼性低下を招く恐れがある。

本発明の一観点によれば、基板と、前記基板上に設けられ、平面視で縁部に凹凸を有する配線と、前記基板上及び前記配線上に設けられた絶縁膜とを含む電子部品が提供される。

また、本発明の一観点によれば、そのような電子部品の製造方法、そのような電子部品を備えた電子装置が提供される。

開示の技術によれば、絶縁膜からの配線縁部の露出を抑制し、信頼性の高い電子部品を実現することが可能になる。

電子部品の一例を示す図である。 別形態に係る電子部品の一例を示す図である。 電子部品の別例を示す図である。 給電層の形成工程の説明図である。 マスクの形成工程の説明図である。 配線及びランドの形成工程の説明図である。 マスクの除去工程の説明図である。 給電層の除去工程の説明図である。 樹脂材料の塗布及び乾燥工程の説明図である。 樹脂材料の露光、現像及び硬化工程の説明図である。 別形態に係る樹脂材料の塗布及び乾燥工程の説明図である。 別形態に係る樹脂材料の露光、現像及び硬化工程の説明図である。 導体パターンの説明図（その１）である。 導体パターンの説明図（その２）である。 別形態に係る導体パターンの説明図である。 導体パターンの変形例の説明図である。 凹凸の説明図（その１）である。 凹凸の説明図（その２）である。 半導体素子の第１構成例を示す図である。 半導体素子の第２構成例を示す図である。 回路基板の構成例を示す図である。 擬似ＳｏＣの構成例を示す図である。 電子装置の一例を示す図である。 内層の導体パターンに凹凸を設けた電子部品の一例を示す図である。 パッドアレイの説明図である。

図１は電子部品の一例を示す図である。ここで、図１（Ａ）は電子部品の一例の要部平面模式図、図１（Ｂ）は図１（Ａ）のＰ部拡大模式図、図１（Ｃ）は図１（Ａ）のＬ１−Ｌ１断面模式図である。尚、図１（Ｂ）には、電子部品の配線の一部のみを図示している。

電子部品１は、ＬＳＩ（Large Scale Integration）やメモリ等の半導体素子（半導体チップ）、プリント基板やインターポーザ等の回路基板、シリコン（Ｓｉ）インターポーザ、半導体素子を樹脂層に埋設した擬似ＳｏＣ（System on Chip）等である。尚、電子部品１の構成例については後述する（図１９〜図２２）。電子部品１は、半導体素子や回路基板等の本体部となる基板１０と、基板１０上に設けられた配線２０と、基板１０上及び配線２０上に設けられた絶縁膜３０とを含む。

ここでは基板１０上の配線２０の一例として、図１（Ａ）に示すような、ライン状の１本の配線２０を図示している。配線２０には、各種導体材料を用いることができる。配線２０に用いる導体材料としては、例えば、銅（Ｃｕ）若しくはアルミニウム（Ａｌ）、又は、Ｃｕ若しくはＡｌを含有する材料が挙げられる。配線２０には、銀（Ａｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）等の元素が含有されてもよい。

配線２０は、図１（Ａ）〜図１（Ｃ）に示すように、平面視で、その縁部２１に、凹凸２２（凹部２２ａ及び凸部２２ｂ）を有する。例えば、配線２０の全周の縁部２１に、複数の凹凸２２が連続して設けられる。尚、ここでは一例として、平面矩形状で同サイズの凹部２２ａ及び凸部２２ｂを図示するが、凹凸２２の形態はこれに限定されるものではない。また、配線２０の凹凸２２の形成方法については後述する。

絶縁膜３０は、基板１０及び配線２０を保護する保護膜（パッシベーション膜）として機能する。絶縁膜３０には、感光性の有機系絶縁材料を用いることができる。絶縁膜３０に用いる絶縁材料としては、例えば、ポリベンゾオキサゾール（ＰＢＯ）、ポリイミド（ＰＩ）等を含有する樹脂材料が挙げられる。このほか、絶縁膜３０に用いる絶縁材料としては、半導体素子や回路基板等の電子部品分野でソルダーレジストとして使用される各種樹脂材料が用いられ得る。

尚、図１（Ａ）では便宜上、絶縁膜３０を基板１０よりも小さなサイズで図示するが、絶縁膜３０は、基板１０の表面（配線２０の配設面）全体を覆うように設けられてよい。
上記のような樹脂材料を用いた絶縁膜３０は、例えば、次のようにして形成される。まず、流動性の樹脂材料が、スピンコート法、スプレー法、スクリーン印刷法等によって基板１０上に塗布される。次いで、塗布された樹脂材料が、所定温度で乾燥（プリベーク）される。そして、乾燥後の樹脂材料に対し、他部品との接続部（端子又はその一部）となる領域に開口部を形成するための露光及び現像が行われ、現像後の樹脂材料が、加熱、紫外線照射等の手法で硬化される。

このようにして絶縁膜３０を形成する場合には、乾燥及び現像の際、或いは更に硬化の際に、樹脂材料の膜厚が、塗布時の膜厚から減少（膜減り）することがある。即ち、樹脂材料の膜厚が、乾燥時の溶媒揮発、現像時の溶解、硬化時の体積収縮等によって、膜減りすることが起こり得る。

上記構成を有する電子部品１では、配線２０の縁部２１に凹凸２２が設けられていることで、絶縁膜３０の形成時に樹脂材料の膜減りが生じるような場合でも、絶縁膜３０から配線２０の縁部２１が露出してしまうのを効果的に抑制することができる。

ここで比較のため、上記のような凹凸２２を有しない配線の場合について説明する。
図２は別形態に係る電子部品の一例を示す図である。ここで、図２（Ａ）は別形態に係る電子部品の要部平面模式図、図２（Ｂ）は図２（Ａ）のＬ２−Ｌ２断面模式図である。

図２（Ａ）及び図２（Ｂ）に示す電子部品１Ａは、基板１０と、基板１０上に設けられた配線２０Ａと、基板１０上及び配線２０Ａ上に設けられた絶縁膜３０とを含む。電子部品１Ａの配線２０Ａは、その縁部２１に凹凸を有しない点で、上記電子部品１の配線２０と相違する。

このような配線２０Ａを有する電子部品１Ａでは、基板１０と配線２０Ａの上に、上記手順で絶縁膜３０を形成すると、乾燥、現像、硬化時の膜減りによって、図２（Ａ）及び図２（Ｂ）に示すように、絶縁膜３０から配線２０Ａの縁部２１が露出することがある。即ち、配線２０Ａが基板１０上で段差となって、配線２０Ａの縁部２１上に設けられる樹脂材料の厚みが薄くなり、更に上記のような乾燥、現像、硬化時の膜減りが生じることで、絶縁膜３０から配線２０Ａの縁部２１が露出してしまう。

尚、図２（Ａ）には便宜上、配線２０Ａの全周の縁部２１が絶縁膜３０から露出する状態を図示するが、全周の縁部２１のうち一部が絶縁膜３０から露出する状態となることもある。

絶縁膜３０から配線２０Ａの縁部２１が露出してしまうと、露出する縁部２１から配線２０Ａの元素拡散が起こる可能性がある。このほか、露出する縁部２１に、他部品との接続に用いられるバンプ等の導体材料が接触する可能性がある。このような縁部２１からの元素拡散や、縁部２１への導体材料の接触は、電子部品１Ａ内の回路の短絡を招く一因となり得る。また、絶縁膜３０から配線２０Ａの縁部２１が露出してしまうと、露出する縁部２１の腐食等による劣化、縁部２１を起点とした配線２０Ａの劣化が起こり易くなる可能性がある。更に、絶縁膜３０の未形成部位が水分等の侵入経路となり、電子部品１Ａの耐湿性が低下する可能性がある。以上のような現象により、電子部品１Ａの信頼性が損なわれる恐れがある。

尚、最初に塗布する樹脂材料を厚くし、形成される絶縁膜３０を厚くすれば、上記のような絶縁膜３０からの配線２０Ａの縁部２１の露出を回避できる可能性はある。しかし、絶縁膜３０を厚くすると、電子部品１Ａの厚みが増すほか、絶縁膜３０の端子領域に形成する開口部が深くなり、開口部形成に要する時間が長くなる、開口部（端子）への他部品（そのバンプ等）の接続が難しくなる、といった事態が発生し得る。また、絶縁膜３０を厚くすると、絶縁膜３０の形成時（樹脂材料が体積収縮する硬化時等）に、基板１０に比較的大きな応力が発生してしまい、その応力によって基板１０に反りが発生することが起こり得る。このような基板１０の反りは、基板１０の厚みが薄くなると、顕著に現れるようになる。

これに対し、上記図１（Ａ）〜図１（Ｃ）に示すような構成を有する電子部品１では、配線２０の縁部２１に凹凸２２を設け、これにより、絶縁膜３０から配線２０の縁部２１が露出するのを効果的に抑制する。

即ち、配線２０に凹凸２２を設けることにより、設けない場合に比べて、その縁部２１の表面積が増大する。その結果、基板１０上及び配線２０上に絶縁膜３０を形成する際に塗布される樹脂材料と、配線２０の縁部２１との接触面積が増大し、樹脂材料に、より大きな表面張力が働く。このように、より大きな表面張力が働くことで、樹脂材料の塗布時、及びその後の乾燥時に、樹脂材料が、配線２０の凹凸２２を設けた縁部２１側に引き寄せられる（縁部２１より外側への流出が抑制される）ようになる。これにより、乾燥時の樹脂材料に一定の膜減りが生じても、配線２０の縁部２１上に存在する樹脂材料が、縁部２１が露出するほど、或いは、後の現像や硬化時に縁部２１が露出するほど、薄くなってしまうのを抑制することができる。

絶縁膜３０を形成する際は、樹脂材料の塗布及び乾燥に続いて、その樹脂材料の露光、現像、硬化が行われる。このうち、例えば現像及び硬化時には、樹脂材料に一定の膜減りが生じ得る。このような樹脂材料の膜減りが生じる場合でも、凹凸２２を設けた配線２０では、設けない場合に比べて、その縁部２１に比較的厚く樹脂材料が存在しているため、図１（Ａ）及び図１（Ｃ）のように、絶縁膜３０から縁部２１が露出するのを抑制することができる。

このように絶縁膜３０からの配線２０の縁部２１の露出が抑制される電子部品１によれば、配線２０の短絡や腐食の発生を抑制することができ、また、電子部品１の耐湿性の低下を抑制することができる。これにより、信頼性の低下を抑制した電子部品１を実現することができる。

更に、上記電子部品１によれば、絶縁膜３０からの配線２０の縁部２１の露出を抑制するために、必ずしも絶縁膜３０（その形成に用いる樹脂材料）を厚くすることを要しない。そのため、電子部品１の小型化、絶縁膜３０に形成する開口部の形成効率化、基板１０及び電子部品１の反りの抑制等を図ることができる。

以上の説明では、ライン状の配線２０の縁部２１に凹凸２２を設ける場合を例示したが、配線２０にランドが接続される場合には、そのランドの縁部にも同様に、凹凸を設けることができる。

図３は電子部品の別例を示す図である。ここで、図１（Ａ）は電子部品の別例の要部平面模式図である。
図３に示す電子部品１ａは、基板１０と、基板１０上に設けられた配線２０及びランド４０と、基板１０上、配線２０上及びランド４０上に設けられた絶縁膜３０とを含む。

ランド４０は、配線２０に連続して設けられ、配線２０よりも幅広の平面形状を有する。尚、ここでは一例として、平面矩形状のランド４０を図示するが、ランド４０の平面形状はこれに限定されるものではない。ランド４０は、平面視で、その縁部４１に、凹凸４２（凹部４２ａ及び凸部４２ｂ）を有する。ランド４０の凹凸４２は、例えば、配線２０の凹凸２２と同形状、同サイズとすることができる。尚、ランド４０の凹凸４２に、配線２０の凹凸２２とは異なる形態の凹凸を設けてもよい。配線２０の凹凸２２及びランド４０の凹凸４２の形成方法については後述する。

電子部品１ａでは、絶縁膜３０に、ランド４０に通じる開口部３１が設けられる。絶縁膜３０は、基板１０上及び配線２０上と、開口部３１の領域を除くランド４０上とに設けられ、基板１０、配線２０及びランド４０を保護する保護膜として機能する。ランド４０の、開口部３１に露出する領域（端子）は、他部品（そのバンプ等）との接続に用いられる。絶縁膜３０は、配線２０と共にランド４０を設けた基板１０上に、例えば上記同様、絶縁膜３０となる樹脂材料を塗布し、その後、樹脂材料を乾燥、露光、現像し、硬化することで、形成される。樹脂材料の露光及び現像により、ランド４０に通じる開口部３１が形成される。

上記のような構成を有する電子部品１ａでは、ランド４０の縁部４１に凹凸４２が設けられていることで、縁部２１に凹凸２２を設けた配線２０と同様に、ランド４０の縁部４１上に存在する樹脂材料が薄くなるのを抑制することができる。そのため、絶縁膜３０を形成する際、その樹脂材料に一定の膜減りが生じる場合でも、絶縁膜３０から縁部４１が露出するのを抑制することができる。これにより、配線２０及びランド４０を含む導体パターンの短絡や腐食の発生、電子部品１ａの耐湿性の低下を抑制し、信頼性の低下を抑制した電子部品１ａを実現することができる。

更に、電子部品１ａに設ける絶縁膜３０を厚くすることを要しないため、電子部品１ａの小型化、開口部３１の形成効率化、基板１０及び電子部品１の反りの抑制等を図ることができる。

続いて、上記のような凹凸を設けた電子部品の形成方法について説明する。ここでは、凹凸２２を有する配線２０及び凹凸４２を有するランド４０を備えた電子部品１ａを例に、形成方法について以下の図４〜図１０を参照して説明する。

図４は給電層の形成工程の説明図である。ここで、図４（Ａ）は要部平面模式図、図４（Ｂ）は図４（Ａ）のＬ３−Ｌ３断面模式図である。
まず、配線２０及びランド４０を形成する基板１０を準備する。基板１０は、半導体素子、回路基板、インターポーザ、擬似ＳｏＣ等の本体部である。

半導体素子の本体部は、トランジスタ等の素子が設けられた半導体基板と、トランジスタ等の素子に電気的に接続された導体部（配線、ビア）を含む配線層（多層配線等）を備える。回路基板の本体部は、絶縁部内に設けられた導体部（配線、ビア）を備える。インターポーザの本体部は、絶縁部内に設けられた導体部（配線、ビア）、或いは、Ｓｉ等の半導体層内に設けられたＴＳＶ（Through Silicon Via）等の電極を備える。擬似ＳｏＣの本体部は、樹脂層内に埋設された半導体素子等の電子部品を備える。

各本体部の内部構成は、便宜上、ここでは図示を省略する。各本体部の構成例については後述する（図１９〜図２２）。
所定の基板１０を準備した後、その基板１０上に、図４（Ａ）及び図４（Ｂ）に示すように、後述する電解めっきの給電層５０を形成する。例えば、スパッタ法を用い、密着層としてチタン（Ｔｉ）を膜厚約１００ｎｍで形成し、次いでシード層としてＣｕを膜厚約２５０ｎｍで形成する。

図５はマスクの形成工程の説明図である。ここで、図５（Ａ）は要部平面模式図、図５（Ｂ）は図５（Ａ）のＬ４−Ｌ４断面模式図である。
給電層５０の形成後、図５（Ａ）及び図５（Ｂ）に示すように、給電層５０上に、配線２０及びランド４０に対応する領域に開口部６１を有するマスク６０を形成する。

マスク６０には、例えばレジストを用いる。マスク６０を形成する際は、まず給電層５０上に、流動性のレジスト材料を塗布したり、ドライフィルムレジストを貼付したりすることで、レジスト層を形成する。次いで、形成したレジスト層に対し、露光及び現像を行い、凹凸２２を有する配線２０及び凹凸４２を有するランド４０に対応する開口部６１を形成する。現像後のマスク６０の膜厚は、例えば、約８μｍとすることができる。電子部品１ａの形成では、このようにマスク６０を形成する段階で、配線２０の凹凸２２及びランド４０の凹凸４２に対応する凹凸６２を有する開口部６１を形成しておく。

尚、ここでは配線２０及びランド４０に対応する１つの開口部６１を図示するが、基板１０上に形成される他の配線、或いは、配線及びランドを含む導体パターンがある場合には、それらに対応する開口部も同様に形成される。

図６は配線及びランドの形成工程の説明図である。ここで、図６（Ａ）は要部平面模式図、図６（Ｂ）は図６（Ａ）のＬ５−Ｌ５断面模式図である。
マスク６０の形成後、図６（Ａ）及び図６（Ｂ）に示すように、マスク６０の開口部６１内に、配線２０及びランド４０を形成する。

配線２０及びランド４０は、例えば、先に形成した給電層５０を用いた電解めっきにより、形成する。電解めっきにより、Ｃｕ等の導体材料をマスク６０の開口部６１内に堆積する。マスク６０の開口部６１には凹凸６２が設けられており、この開口部６１内に、電解めっきでＣｕ等の導体材料が堆積されることで、凹凸２２を有する配線２０及び凹凸４２を有するランド４０が形成される。配線２０及びランド４０の膜厚は、例えば、約５μｍとすることができる。

尚、マスク６０に、開口部６１のほか、他の配線やランドに対応する開口部が形成されている場合には、その開口部にも同様に、電解めっきによりＣｕ等の導体材料が堆積され、配線やランドが形成される。

図７はマスクの除去工程の説明図である。ここで、図７（Ａ）は要部平面模式図、図７（Ｂ）は図７（Ａ）のＬ６−Ｌ６断面模式図である。
配線２０及びランド４０の形成後、図７（Ａ）及び図７（Ｂ）に示すように、マスク６０を除去する。マスク６０は、溶剤による溶解、ドライエッチング、剥離等、マスク６０に用いた材料の種類に応じた適当な手法で、除去する。このマスク６０の除去により、給電層５０が露出する。

図８は給電層の除去工程の説明図である。ここで、図８（Ａ）は要部平面模式図、図８（Ｂ）は図８（Ａ）のＬ７−Ｌ７断面模式図である。
マスク６０の除去後、図８（Ａ）及び図８（Ｂ）に示すように、マスク６０の除去後に露出する給電層５０を除去する。例えば、配線２０及びランド４０をマスクに用いたウェットエッチング又はドライエッチングにより、マスク６０の除去後に露出する給電層５０を除去する。これにより、配線２０及びランド４０が、それらの周囲に存在する他の導体パターン（基板１０上に形成される他の配線やランド）から電気的に分離される。

以上の図４〜図８に示したような工程により、電子部品１ａの本体部である基板１０の上に、凹凸２２を有する配線２０及び凹凸４２を有するランド４０を形成する。配線２０及びランド４０の形成後は、以下の図９及び図１０に示すようにして、絶縁膜３０を形成する。

図９は樹脂材料の塗布及び乾燥工程の説明図である。ここで、図９（Ａ）は要部平面模式図、図９（Ｂ）は図９（Ａ）のＬ８−Ｌ８断面模式図である。
配線２０及びランド４０の形成後、まず絶縁膜３０に用いる樹脂材料３０ａの塗布及び乾燥を行う。例えば、配線２０及びランド４０を形成した基板１０上に、まずＰＢＯ、ＰＩ等を含む感光性の樹脂材料３０ａを、スピンコート法等で塗布し、次いで、樹脂材料３０ａの種類（成分）に応じた所定温度で乾燥（プリベーク）する。乾燥時には、基板１０上に塗布された樹脂材料３０ａの膜減りが生じ得る。基板１０上に塗布する樹脂材料３０ａの膜厚（塗布厚）は、その乾燥後の膜厚に基づいて設定される。例えば、乾燥後の樹脂材料３０ａの基板１０上での膜厚が約５μｍとなるように、塗布厚が設定される。

この樹脂材料３０ａの塗布及び乾燥の際には、前述のように、配線２０に凹凸２２、ランド４０に凹凸４２が設けられていることで、配線２０の縁部２１側及びランド４０の縁部４１側に、樹脂材料３０ａが引き寄せられる。これにより、乾燥時の樹脂材料３０ａに一定の膜減りが生じる場合でも、縁部２１上及び縁部４１上に存在する樹脂材料３０ａが、縁部２１及び縁部４１が露出するほど、或いは、後の現像や硬化時に縁部２１及び縁部４１が露出するほど、薄くなることが抑制される。

図１０は樹脂材料の露光、現像及び硬化工程の説明図である。ここで、図１０（Ａ）は要部平面模式図、図１０（Ｂ）は図１０（Ａ）のＬ９−Ｌ９断面模式図である。
樹脂材料３０ａの塗布及び乾燥後は、樹脂材料３０ａの露光及び現像並びに硬化を行う。まず、ランド４０の端子形成領域に対応する領域の樹脂材料３０ａに対して露光を行い、次いで、露光後の樹脂材料３０ａの現像を行って開口部３１を形成する。開口部３１の形成後、樹脂材料３０ａを硬化する。これにより、ランド４０に通じる開口部３１を有する、図１０（Ａ）及び図１０（Ｂ）に示すような絶縁膜３０が形成される。

凹凸２２を設けた配線２０の縁部２１及び凹凸４２を設けたランド４０の縁部４１には、凹凸２２及び凹凸４２を設けていない場合に比べて、比較的厚く樹脂材料３０ａが存在している。現像及び硬化の際には、樹脂材料３０ａに一定の膜減りが生じ得る。例えば、乾燥後の膜厚が約５μｍの樹脂材料３０ａが、現像後に約３μｍ〜４μｍの膜厚まで膜減りし得る。配線２０に凹部２２を設け、ランド４０に凹凸４２を設けた場合には、このような膜減りが生じる場合でも、絶縁膜３０から配線２０の縁部２１及びランド４０の縁部４１が露出することが抑制される。

比較のため、以下の図１１及び図１２に、凹凸２２及び凹凸４２を設けていない配線及びランドの上に絶縁膜３０を形成する例を示す。
図１１は別形態に係る樹脂材料の塗布及び乾燥工程の説明図である。ここで、図１１（Ａ）は要部平面模式図、図１１（Ｂ）は図１１（Ａ）のＬ１０−Ｌ１０断面模式図である。図１２は別形態に係る樹脂材料の露光、現像及び硬化工程の説明図である。ここで、図１２（Ａ）は要部平面模式図、図１２（Ｂ）は図１２（Ａ）のＬ１１−Ｌ１１断面模式図である。

まず、上記図４〜図８で述べたような手順の例に従い、基板１０上に、図１１（Ａ）及び図１１（Ｂ）に示すような、凹凸２２を有しない配線２０Ａ及び凹凸４２を有しないランド４０Ａを形成する。次いで、上記図９で述べたような手順の例に従い、樹脂材料３０ａの塗布及び乾燥を行う（図１１（Ａ）及び図１１（Ｂ））。更に、上記図１０で述べたような手順の例に従い、樹脂材料３０ａの露光及び現像並びに硬化を行い、ランド４０Ａに通じる開口部３１を有する絶縁膜３０を形成する（図１２（Ａ）及び図１２（Ｂ））。

凹凸２２を有しない配線２０Ａ及び凹凸４２を有しないランド４０Ａの場合、上記のように樹脂材料３０ａが縁部２１側及び縁部４１側に引き寄せられる効果は弱くなり、また、塗布されて乾燥された樹脂材料３０ａには膜減りが生じ得る。このような樹脂材料３０ａの引き寄せ効果の弱さと膜減りによって、配線２０Ａの縁部２１上及びランド４０Ａの縁部４１上に存在する樹脂材料３０ａが、図１１（Ａ）及び図１１（Ｂ）に示すように薄くなり得る。

このような状態から、露光及び現像が行われ、更に硬化が行われると、樹脂材料３０ａに更に生じる膜減りによって、配線２０の縁部２１及びランド４０の縁部４１が、図１２（Ａ）及び図１２（Ｂ）に示すように、形成される絶縁膜３０から露出することがある。絶縁膜３０からの配線２０の縁部２１及びランド４０の縁部４１の露出は、短絡等の不具合を招き、電子部品の信頼性を低下させる一因となる。

これに対し、上記図４〜図１０で述べた形成方法によれば、絶縁膜３０から配線２０の縁部２１及びランド４０の縁部４１が露出することを抑制することができ、信頼性の高い電子部品１ａを得ることができる。

尚、電子部品１ａにおいて、絶縁膜３０の形成後、その開口部３１から露出する端子（ランド４０）上に、アンダーバンプメタル（ＵＢＭ）等の導体層、ＮｉとＡｕの積層膜を有する導体層、はんだやＣｕピラー等のバンプを設けてもよい。

また、電子部品１ａにおいて、基板１０上に、配線２０及びランド４０を含む導体パターンを複数設ける場合であって、それら導体パターンを近接して配置する場合には、近接する部位に凹凸を設けないようにすることもできる。

図１３及び図１４は導体パターンの説明図である。ここで、図１３は基板上に導体パターンを設けた状態の一例の要部平面模式図、図１４は導体パターンを設けた基板上に絶縁膜を設けた状態の一例の要部平面模式図である。

図１３に示す例では、配線２０及びランド４０を含む２つの導体パターン７０ａ及び導体パターン７０ｂが、隣接して、基板１０上に設けられている。そして、一方の導体パターン７０ａのランド４０（その一辺）と、他方の導体パターン７０ｂのランド４０（その一辺）とが、対向し、且つ、近接して、配置されている。導体パターン７０ａと導体パターン７０ｂがこのように配置される場合、それらが近接する部位Ｘの、互いのランド４０の対向する縁部４１には、図１３に示すように、凹凸４２を設けないようにすることができる。

このような導体パターン７０ａ及び導体パターン７０ｂを設けた基板１０上に、上記図９及び図１０で述べたような手順に従い、図１４に示すように、各々のランド４０に通じる開口部３１を有する絶縁膜３０を形成する。

ここで比較のため、別形態に係る導体パターンを図１５に示す。
図１５では、凹凸２２を有しない配線２０Ａ及び凹凸４２を有しないランド４０Ａを含む２つの導体パターン８０ａ及び導体パターン８０ｂが、互いのランド４０Ａを近接させて、隣接して配置されている。このような導体パターン８０ａ及び導体パターン８０ｂを設けた基板１０上に、上記同様の手順に従い、各々のランド４０Ａに通じる開口部３１を有する絶縁膜３０を形成する。

この場合、凹凸２２及び凹凸４２を設けない導体パターン８０ａ及び導体パターン８０ｂでは、上記のように、形成後の絶縁膜３０から、縁部２１及び縁部４１が露出してしまうことが起こり得る。但し、図１５に示すように、双方のランド４０Ａが近接する部位Ｙでは、絶縁膜３０からの縁部４１の露出が抑制される。これは対向するランド４０Ａの、互いの縁部４１が近接しているため、絶縁膜３０の形成時に塗布される樹脂材料３０ａが、双方の縁部４１間の領域に留まり易く（外部へ流出し難く）、双方の縁部４１上に存在する樹脂材料３０ａが薄くなる現象が抑制されるためである。

このようなことから、図１４に示したような、凹凸２２及び凹凸４２を設ける導体パターン７０ａ及び導体パターン７０ｂにおいて、互いのランド４０が近接する部位Ｘでは、必ずしも縁部４１に凹凸４２を設けることを要しない。互いのランド４０が近接する部位Ｘで、縁部４１に凹凸４２を設けないようにしても、塗布される樹脂材料３０ａが双方の縁部４１上で薄くなってしまうことを抑制することができる。これにより、凹凸４２を設けていない縁部４１であっても、それが絶縁膜３０から露出してしまうことを抑制することができる。

ランド４０の対向する縁部４１に凹凸４２を設けるか否かは、例えば、導体パターン７０ａ及び導体パターン７０ｂの膜厚、樹脂材料３０ａの種類（粘度等）、ランド４０間の距離（近接の程度）に基づいて設定することができる。更に、絶縁膜３０を形成する際の、樹脂材料３０ａの乾燥、現像及び硬化の条件（膜減りの程度）等に基づいて設定することができる。これらの条件に基づき、互いの縁部４１に凹凸４２を設けなくてもそれら縁部４１の絶縁膜３０からの露出が抑制されるか否かによって、凹凸４２を設けないか否かを決定することができる。

例えば、導体パターン７０ａ及び導体パターン７０ｂの膜厚、樹脂材料３０ａの種類、乾燥、現像及び硬化の条件等にもよるが、現像前の樹脂材料３０ａの膜厚の３倍以下の距離にあるランド４０の対向する縁部４１には凹凸４２を設けないようにする。一例として、導体パターン７０ａ及び導体パターン７０ｂの膜厚が約５μｍ、現像前の樹脂材料３０ａの膜厚が約５μｍである場合、対向するランド４０間の距離が約１５μｍ以下の縁部４１には凹凸４２を設けないようにすることができる。

尚、ここではランド４０間の対向する縁部４１に凹凸４２を設けない例を示したが、勿論、凹凸を設けない部位は、この例に限定されるものではない。
図１６は導体パターンの変形例の説明図である。ここで、図１６（Ａ）は基板上に第１変形例の導体パターンを設けた状態の一例の要部平面模式図、図１６（Ｂ）は基板上に第２変形例の導体パターンを設けた状態の一例の要部平面模式図である。

例えば、図１６（Ａ）に示すように、基板１０上に近接して設けられた２つの配線２０の、対向する縁部２１に、凹凸２２を設けないようにすることができる。このような配線２０が近接した部位Ｘ１の、対向する縁部２１に、凹凸２２を設けない場合にも、これらの配線２０の縁部２１が絶縁膜３０から露出することを抑制できる。

また、図１６（Ｂ）に示すように、基板１０上に近接して設けられた配線２０と導体パターン７０ｂのランド４０との、対向する縁部２１と縁部４１とに、凹凸２２と凹凸４２とを設けないようにすることができる。このような配線２０とランド４０とが近接した部位Ｘ２の、対向する縁部２１と縁部４１とに、凹凸２２と凹凸４２とを設けない場合にも、これらの配線２０の縁部２１及びランド４０の縁部４１が絶縁膜３０から露出することを抑制できる。

また、図１７及び図１８は凹凸の説明図である。
以上説明した配線２０の凹凸２２及びランド４０の凹凸４２のサイズは、配線２０及びランド４０の膜厚、絶縁膜３０の形成に用いる樹脂材料３０ａの種類、樹脂材料３０ａの乾燥、現像及び硬化の条件等に基づいて設定することができる。

例えば、図１７に示す凹凸２２及び凹凸４２について、間隔Ｄ及び幅Ｗが、配線２０及びランド４０の膜厚、樹脂材料３０ａの種類、乾燥、現像及び硬化の条件等に基づいて設定される。間隔Ｄ及び幅Ｗは、例えば、配線２０及びランド４０の膜厚、樹脂材料３０ａの種類、乾燥、現像及び硬化の条件等にもよるが、現像前の樹脂材料３０ａの膜厚の２倍以下のサイズとする。一例として、配線２０及びランド４０の膜厚が約５μｍ、現像前の樹脂材料３０ａの膜厚が約５μｍである場合、凹凸２２及び凹凸４２の間隔Ｄと幅Ｗを共に約３μｍとすることができる。

尚、凹凸２２及び凹凸４２の間隔Ｄと幅Ｗは、同じサイズとすることができるほか、異なるサイズ（間隔Ｄが幅Ｗよりも大きい或いは間隔Ｄが幅Ｗよりも小さい）とすることもできる。

また、配線２０の凹凸２２の間隔Ｄ及び幅Ｗと、ランド４０の凹凸４２の間隔Ｄ及び幅Ｗを、異ならせるようにすることもできる。
また、凹凸２２及び凹凸４２の形状は、必ずしも平面矩形状とすることを要しない。例えば、凹凸２２及び凹凸４２を、図１８（Ａ）に示すように平面三角形状としたり、図１８（Ｂ）に示すように凹部２２ａ，４２ａと凸部２２ｂ，４２ｂの角を丸くした平面形状としたりすることもできる。凹凸２２及び凹凸４２の形状を異ならせてもよい。

配線２０、ランド４０、或いは配線２０とランド４０を含む導体パターンの、各々の縁部２１，４１に設ける凹凸２２，４２は、微細で多数であるほど、縁部２１，４１の表面積増大、樹脂材料３０ａとの接触面積増大、樹脂材料３０ａの表面張力増大が図られる。配線２０及びランド４０の膜厚、樹脂材料３０ａの種類、乾燥、現像及び硬化の条件等に基づいて、凹凸２２，４２のサイズ又は形状を設定することができる。

絶縁膜３０を形成する際、その樹脂材料３０ａをスピンコート法で塗布する場合には、基板１０の回転条件や樹脂材料３０ａの種類等によっては、より回転中心に近い内側の方が、より回転中心から遠い外側に比べて、樹脂材料３０ａの膜厚が厚くなることがある。このような場合には、基板１０上の樹脂材料３０ａに生じる面内分布の知見に基づき、基板１０の回転中心に近い内側と回転中心から遠い外側とで、導体パターンの縁部に設ける凹凸のサイズ又は形状を異ならせてもよい。また、基板１０の回転中心に近い内側に位置する近接導体パターンの対向縁部には凹凸を設けないようにし、回転中心から遠い外側に位置する近接導体パターンの対向縁部には凹凸を設けるようにすることもできる。

以上、電子部品１，１ａ等について説明した。
続いて、上記のような凹凸２２を有する配線２０及び凹凸４２を有するランド４０を設けることのできる基板１０（電子部品１，１ａ等の本体部）の構成例について、以下の図１９〜図２２を参照して説明する。

図１９は半導体素子の第１構成例を示す図である。ここで、図１９は第１構成例に係る半導体素子の要部断面模式図である。
図１９に示す半導体素子１００（電子部品）は、トランジスタ等の素子が設けられた半導体基板１１０と、半導体基板１１０上に設けられた配線層１２０とを有する。

半導体基板１１０には、Ｓｉ、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）等の基板が用いられる。このような半導体基板１１０に、トランジスタ、容量、抵抗等の素子が設けられる。図１９には素子の一例として、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ１３０を図示している。

ＭＯＳトランジスタ１３０は、半導体基板１１０に設けられた素子分離領域１１０ａにより画定された素子領域に設けられる。ＭＯＳトランジスタ１３０は、半導体基板１１０上にゲート絶縁膜１３１を介して形成されたゲート電極１３２と、ゲート電極１３２の両側の半導体基板１１０内に形成されたソース領域１３３及びドレイン領域１３４とを有する。ゲート電極１３２の側壁には、絶縁膜のスペーサ１３５が設けられる。

このようなＭＯＳトランジスタ１３０等が設けられた半導体基板１１０上に、配線層１２０が設けられる。配線層１２０は、半導体基板１１０に設けられたＭＯＳトランジスタ１３０等に電気的に接続された導体部１２１（配線及びビア）と、導体部１２１を覆う絶縁部１２２とを有する。図１９には一例として、ＭＯＳトランジスタ１３０のソース領域１３３及びドレイン領域１３４に電気的に接続された導体部１２１を図示している。導体部１２１には、Ｃｕ、Ａｌ、タングステン（Ｗ）等の各種導体材料が用いられる。絶縁部１２２には、酸化シリコン（ＳｉＯ）等の無機系絶縁材料や、樹脂等の有機系絶縁材料が用いられる。

例えば、このような半導体基板１１０及びその上の配線層１２０を含む構造体が、上記の基板１０（電子部品の本体部）とされる。配線層１２０上に、上記のような凹凸２２を有する配線２０及び凹凸４２を有するランド４０を含む導体パターン７０が設けられ、更に、その導体パターン７０に通じる開口部３１を有する絶縁膜３０が保護膜として設けられる。

尚、半導体素子１００の一例として、配線層１２０の厚みは１０μｍ以下、導体パターン７０の厚みは５μｍ程度、絶縁膜３０の厚みは１０μｍ程度とされる。
図２０は半導体素子の第２構成例を示す図である。ここで、図２０は第２構成例に係る半導体素子の要部断面模式図である。

図２０に示す半導体素子２００（電子部品）は、上記図１９に示した半導体素子１００の、半導体基板１１０の裏面（ＭＯＳトランジスタ１３０等の配設面と反対の面）側に、配線層（再配線層）２１０を設けた構成を有する。再配線層２１０は、配線層１２０と同様に、各種導体材料を用いた導体部２１１（配線及びビア）と、導体部２１１を覆う、各種絶縁材料を用いた絶縁部２１２とを有する。配線層１２０と再配線層２１０とは、半導体基板１１０に設けられたＴＳＶ２２０によって電気的に接続される。

例えば、このようなＴＳＶ２２０を含む半導体基板１１０並びにその表裏面に設けられた配線層１２０及び再配線層２１０を含む構造体が、上記の基板１０（電子部品の本体部）とされる。配線層１２０上には、図１９で述べたように、上記のような凹凸２２を有する配線２０及び凹凸４２を有するランド４０を含む導体パターン７０が設けられ、更に、その導体パターン７０に通じる開口部３１を有する絶縁膜３０が設けられる。再配線層２１０上にも同様に、上記のような凹凸２２を有する配線２０及び凹凸４２を有するランド４０を含む導体パターン７０が設けられ、更に、その導体パターン７０に通じる開口部３１を有する絶縁膜３０が設けられる。

図１９に示す半導体素子１００及び図２０に示す半導体素子２００は、薄型化することで、それら自体の小型化、それらを用いたデバイスの小型化を図ることができる。また、図２０に示す半導体素子２００では、精度良く或いは効率的にＴＳＶ２２０を設けるために、半導体基板１１０を薄型化することが好ましい場合がある。集積度を上げるためにはＴＳＶ２２０の径を細くすることが有効であるが、径の細いＴＳＶ２２０を形成するためには半導体基板１１０を薄くすることが好ましい。このような観点から薄型化される半導体素子１００及び半導体素子２００では、他部品との接続時等、加熱された時の反りを抑制するために、表層の絶縁膜３０を薄く形成しておくことが望ましい。

このような薄い絶縁膜３０を形成するという要求に対し、上記のように凹凸２２を有しない配線２０及び凹凸４２を有しないランド４０では、それらの縁部２１及び縁部４１が、薄い絶縁膜３０から露出してしまうことが起こり得る。一方、凹凸２２を有する配線２０及び凹凸４２を有するランド４０では、それらの縁部２１及び縁部４１が、薄い絶縁膜３０から露出することを効果的に抑制することができる。凹凸２２及び凹凸４２を設ける上記手法によれば、薄い絶縁膜３０からの配線２０及びランド４０の露出を抑えた、薄型の半導体素子１００及び半導体素子２００を実現することができる。

図２１は回路基板の構成例を示す図である。ここで、図２１は回路基板の要部断面模式図である。
図２１に示す回路基板３００（電子部品）は、貫通電極３４０が設けられたコア層３１０と、コア層３１０上に設けられた配線層３２０及び配線層３３０とを有する。コア層３１０には、例えば、樹脂やセラミック等の各種絶縁材料が用いられる。配線層３２０及び配線層３３０は、Ｃｕ、Ａｌ等の各種導体材料を用いた導体部３４１（配線及びビア）と、導体部３４１を覆う無機系又は有機系の各種絶縁材料を用いた絶縁部３４２とを有する。配線層３２０と配線層３３０は、コア層３１０の貫通電極３４０によって電気的に接続される。

例えば、このようなコア層３１０、配線層３２０及び配線層３３０を含む構造体が、上記の基板１０（電子部品の本体部）とされる。その配線層３２０上に、上記のような凹凸２２を有する配線２０及び凹凸４２を有するランド４０を含む導体パターン７０が設けられ、更に、その導体パターン７０に通じる開口部３１を有する絶縁膜３０が保護膜として設けられる。配線層３３０上にも同様に、上記のような凹凸２２を有する配線２０及び凹凸４２を有するランド４０を含む導体パターン７０が設けられ、更に、その導体パターン７０に通じる開口部３１を有する絶縁膜３０が保護膜として設けられる。

回路基板３００は、例えば、ビルドアップ基板やインターポーザ等のプリント基板である。また、コア層３１０としてＳｉ基板を用い、貫通電極３４０としてＴＳＶを設けたＳｉインターポーザもまた、この図２１に示した回路基板３００のような構成を採り得る。

また、半導体素子を樹脂層に埋設する擬似ＳｏＣも、上記薄型化した半導体素子２００等と同様に、反りが発生する可能性がある。図２２は擬似ＳｏＣの構成例を示す図である。ここで、図２２は擬似ＳｏＣの要部断面模式図である。

図２２に示す擬似ＳｏＣ４００は、樹脂層４１０と、樹脂層４１０に埋設された複数（ここでは一例として２つ）の半導体素子４２０と、樹脂層４１０上に設けられた配線層（再配線層）４３０とを有する。各半導体素子４２０には、同じ又は異なる各種半導体素子が用いられる。再配線層４３０は、Ｃｕ、Ａｌ等の各種導体材料を用いた導体部４３１（配線及びビア）と、導体部２１１を覆う無機系又は有機系の各種絶縁材料を用いた絶縁部４３２とを有する。導体部４３１は、半導体素子４２０に設けられた電極４２１に電気的に接続される。

例えば、このような半導体素子４２０群を内蔵する樹脂層４１０及びその上の再配線層４３０を含む構造体が、上記の基板１０（電子部品の本体部）とされる。その再配線層４３０上に、上記のような凹凸２２を有する配線２０及び凹凸４２を有するランド４０を含む導体パターン７０が設けられ、更に、その導体パターン７０に通じる開口部３１を有する絶縁膜３０が保護膜として設けられる。

尚、樹脂層４１０内には、１つの半導体素子４２０が埋設されてもよい。また、樹脂層４１０内には、半導体素子４２０のほか、チップコンデンサ等の他の電子部品が埋設されてもよい。また、樹脂層４１０内に貫通電極を設け、樹脂層４１０の、再配線層４３０の配設面と反対の面側に、再配線層４３０と電気的に接続される配線層（再配線層）が設けられてもよい。

半導体素子１００，２００、回路基板３００、擬似ＳｏＣ４００といった電子部品は、その絶縁膜３０の開口部３１から露出する導体パターン７０（そのランド４０）を端子（或いは端子の一部）に用いて、他の電子部品と電気的に接続することができる。

図２３は電子装置の一例を示す図である。ここで、図２３は電子装置の一例の要部断面模式図である。
図２３には一例として、先に示した半導体素子１００及び半導体素子２００を積層した半導体装置５１０を、回路基板３００上に実装した構成を有する電子装置５００を図示している。尚、図２３では、半導体素子１００、半導体素子２００、回路基板３００の構成を、簡略化して図示している。

ここでは半導体装置５１０として、ＴＳＶ２２０を有する半導体素子２００を２つ積層し、その上に半導体素子１００を１つ積層した構造を例示している。例えば、半導体素子２００及び半導体素子１００の、それぞれの絶縁膜３０の開口部３１から露出する導体パターン７０（ランド４０）上には、バリアメタル層５２０が形成される。

尚、バリアメタル層５２０は、例えば、次のようにして形成することができる。まず、開口部３１を有する絶縁膜３０の形成（図１０）を行った後に、給電層を形成し、電解めっき時のマスクを形成する。次いで、給電層とマスクを用いた電解めっきにより、Ｃｕの導体層を形成し、その導体層上に更にＮｉとＡｕの積層膜を形成する。その後、マスクを除去し、マスクの除去後に露出する給電層を除去する。これにより、導体パターン７０（ランド４０）上に、給電層、Ｃｕ層、及びＮｉ／Ａｕ積層膜を有するバリアメタル層５２０が形成される。ここで、Ｃｕ層の膜厚は、例えば約１μｍとすることができる。Ｎｉ／Ａｕ積層膜のＮｉ層の膜厚は、例えば約３μｍとすることができ、Ａｕ層の膜厚は、例えば約０．１μｍとすることができる。

上記の電子部品では、開口部３１を有する絶縁膜３０の形成後、このようなバリアメタル層５２０の形成まで行って、電子部品を完成させてもよい。
上記のようにしてバリアメタル層５２０が設けられた半導体素子２００及び半導体素子１００の、表裏面（上下面）の少なくとも一方のバリアメタル層５２０上に、はんだ等のバンプ５３０が設けられる。そして、下層側の半導体素子２００上に、上層側の半導体素子２００が、バンプ５３０を介して実装されて電気的に接続され、その上層側の半導体素子２００上に、半導体素子１００が、バンプ５３０を介して実装されて電気的に接続される。これにより、半導体装置５１０が得られる。

半導体装置５１０は、回路基板３００上に実装される。回路基板３００の、絶縁膜３０の開口部３１から露出する導体パターン７０（ランド４０）上には、上記同様、バリアメタル層５２０が形成される。半導体装置５１０の下層側の半導体素子２００と回路基板３００の、少なくとも一方のバリアメタル層５２０上に、はんだ等のバンプ５３０が設けられ、そのバンプ５３０を介して、下層側の半導体素子２００と回路基板３００とが電気的に接続される。これにより、電子装置５００が得られる。

ここでは上下の電子部品間（半導体素子２００同士、半導体素子２００と半導体素子１００、半導体素子２００と回路基板３００）を電気的に接続するバンプ５３０としてはんだを例示したが、バンプ５３０としてＣｕピラー等の柱状電極を用いてもよい。このような柱状電極は、例えば、各電子部品の端子上に、電解めっき法を用いて形成することが可能である。

また、半導体装置５１０の構成（含まれる半導体素子の種類、積層数等）は、この例に限定されるものではない。半導体素子１００及び半導体素子２００とは異なる半導体素子が含まれてもよい。

更にまた、半導体装置５１０を実装する回路基板の種類は、上記のような回路基板３００に限定されるものではない。半導体装置５１０は、各種形態の回路基板に実装することができる。

図２３に示した電子装置５００は、電子部品同士を電気的に接続した構造を含む電子装置の一例である。電子部品同士の電気的接続形態としては、上記電子装置５００で例示したような、半導体素子同士の接続、半導体素子と回路基板との接続のほか、回路基板同士の接続もある。また、擬似ＳｏＣ同士の接続、擬似ＳｏＣと半導体素子との接続、擬似ＳｏＣと回路基板との接続もある。

尚、以上の説明では、電子部品の表層の絶縁膜３０で被覆される導体パターン７０（配線２０及びランド４０）の縁部に凹凸を設ける場合を例示した。このような凹凸は、電子部品の表層の絶縁膜３０で被覆される導体パターン７０のほか、内層の導体パターン７０にも同様に適用可能である。

図２４は内層の導体パターンに凹凸を設けた電子部品の一例を示す図である。ここで、図２４は電子部品の一例の要部断面模式図である。
図２４に示す電子部品１ｃは、基板１０と、基板１０上に設けられた導体パターン７０と、導体パターン７０に通じる開口部３１を有する絶縁膜３０とを含む。電子部品１ｃは更に、絶縁膜３０上に設けられ、導体パターン７０に電気的に接続された導体パターン７０ｃと、導体パターン７０ｃに通じる開口部３１ｃを有する絶縁膜３０ｃとを含む。導体パターン７０及び導体パターン７０ｃは、上記のような配線２０及びランド４０を含む。

電子部品１ｃは、基板１０上に導体パターン７０を形成し、開口部３１を有する絶縁膜３０を形成した後、導体パターン７０ｃを形成し、開口部３１ｃを有する絶縁膜３０ｃを形成することで、形成される。

電子部品１ｃでは、下層の導体パターン７０に凹凸７２（上記の凹凸２２，４２に相当）が設けられていることで、絶縁膜３０からの導体パターン７０の縁部７１（上記の縁部２１，４１に相当）の露出が抑制される。更に電子部品１ｃでは、上層の導体パターン７０ｃにも同様に凹凸７２が設けられていることで、絶縁膜３０ｃからの導体パターン７０ｃの縁部７１の露出が抑制される。

電子部品１ｃでは、絶縁膜３０からの導体パターン７０の縁部７１の露出が抑制されていることで、図２４のＺ部のような領域において、上層の導体パターン７０ｃとの接触が抑制される。

このように、凹凸７２を内層の導体パターン７０に適用した場合にも、信頼性の低下を抑えた電子部品１ｃを実現することができる。
尚、導体パターンの縁部に凹凸を設ける上記手法は、次の図２５に示すような、アレイ状に配置された複数のパッドにも、同様に適用可能である。

図２５はパッドアレイの説明図である。ここで、図２５は基板上にパッドアレイを設けた状態の一例の要部平面模式図である。尚。パッドの数は図示の例に限定されるものではない。

図２５に示すように、基板１０上には、導体パターンとして複数のパッド９０がアレイ状に配置されている。このように複数のパッド９０が配置された基板１０上に、各パッド９０に通じる開口部３１を有する絶縁膜３０が設けられる。

例えば、アレイ状に配置された複数のパッド９０のうち、隣接するパッド９０の対向する縁部９１には凹凸９２を設けず、最外周のパッド９０群の、外側に面する縁部９１に凹凸９２を設けるようにすることができる。このような場合にも、各パッド９０の縁部９１が絶縁膜３０から露出することを抑制することができる。

以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 基板と、
前記基板上に設けられ、平面視で縁部に凹凸を有する配線と、
前記基板上及び前記配線上に設けられた絶縁膜と
を含むことを特徴とする電子部品。

（付記２） 前記基板上に設けられ、前記配線に近接する第１部位を有する第１導体部を更に含み、
前記配線は、平面視で前記第１部位に対向する縁部を除いた縁部に、前記凹凸を有することを特徴とする付記１に記載の電子部品。

（付記３） 前記基板上に、前記配線に接続されて設けられ、平面視で縁部に凹凸を有するランドを更に含むことを特徴とする付記１又は２に記載の電子部品。
（付記４） 前記絶縁膜は、前記ランドに通じる開口部を有し、前記基板上及び前記配線上、並びに、前記開口部の領域を除く前記ランド上に設けられることを特徴とする付記３に記載の電子部品。

（付記５） 前記基板上に設けられ、前記ランドに近接する第２部位を有する第２導体部を更に含み、
前記ランドは、平面視で前記第２部位に対向する縁部を除いた縁部に、前記凹凸を有することを特徴とする付記３又は４に記載の電子部品。

（付記６） 前記絶縁膜は、硬化された感光性樹脂であることを特徴とする付記１乃至５のいずれかに記載の電子部品。
（付記７） 前記基板は、半導体基板を含み、
前記半導体基板は、該半導体基板の表裏面を貫通する電極を有し、
前記配線は、前記電極に電気的に接続されることを特徴とする付記１乃至６のいずれかに記載の電子部品。

（付記８） 基板上に、平面視で縁部に凹凸を有する配線を形成する工程と、
前記基板上及び前記配線上に、絶縁膜を形成する工程と
を含むことを特徴とする電子部品の製造方法。

（付記９） 前記絶縁膜を形成する工程は、
前記基板上及び前記配線上に感光性の樹脂を塗布する工程と、
塗布された前記樹脂を乾燥する工程と、
乾燥された前記樹脂の一部を露光する工程と、
露光された前記樹脂を現像する工程と
を含むことを特徴とする付記８に記載の電子部品の製造方法。

（付記１０） 前記絶縁膜を形成する工程前に、前記基板上に、前記配線に近接する第１部位を有する第１導体部を形成する工程を更に含み、
前記配線を形成する工程は、平面視で前記第１部位に対向する縁部を除いた縁部に前記凹凸を有する前記配線を形成する工程を含むことを特徴とする付記８又は９に記載の電子部品の製造方法。

（付記１１） 前記絶縁膜を形成する工程前に、前記基板上に、前記配線に接続され、平面視で縁部に凹凸を有するランドを形成する工程を更に含むことを特徴とする付記８乃至１０のいずれかに記載の電子部品の製造方法。

（付記１２） 前記絶縁膜を形成する工程は、
前記基板上及び前記配線上、並びに、前記ランド上に前記絶縁膜を形成する工程と、
形成された前記絶縁膜に、前記ランドに通じる開口部を形成する工程と
を含むことを特徴とする付記１１に記載の電子部品の製造方法。

（付記１３） 前記絶縁膜を形成する工程前に、前記基板上に、前記ランドに近接する第２部位を有する第２導体部を形成する工程を更に含み、
前記ランドを形成する工程は、平面視で前記第２部位に対向する縁部を除いた縁部に前記凹凸を有する前記ランドを形成する工程を含むことを特徴とする付記１１又は１２に記載の電子部品の製造方法。

（付記１４） 前記絶縁膜は、最表面に設けられる絶縁膜であることを特徴とする付記８乃至１３のいずれかに記載の電子部品の製造方法。
（付記１５） 前記基板は、半導体基板を含み、
前記半導体基板は、該半導体基板の表裏面を貫通する電極を有し、
前記配線を形成する工程は、前記電極に電気的に接続される前記配線を形成する工程を含むことを特徴とする付記８乃至１４のいずれかに記載の電子部品の製造方法。

（付記１６） 基板と、
前記基板上に設けられ、平面視で縁部に凹凸を有する配線と、
前記基板上に、前記配線に接続されて設けられ、平面視で縁部に凹凸を有するランドと、
前記基板上、前記配線上及び前記ランド上に設けられ、前記ランドに通じる開口部を有する絶縁膜と
を含む第１電子部品と、
前記第１電子部品の前記絶縁膜側に対向して配置され、前記開口部の前記ランドに電気的に接続された端子を有する第２電子部品と
を含むことを特徴とする電子装置。

１，１ａ，１ｃ，１Ａ 電子部品
１０ 基板
２０，２０Ａ 配線
２１，４１，７１，９１ 縁部
２２，４２，６２，７２，９２ 凹凸
２２ａ，４２ａ 凹部
２２ｂ，４２ｂ 凸部
３０，３０ｃ 絶縁膜
３１，３１ｃ，６１ 開口部
３０ａ 樹脂材料
４０，４０Ａ ランド
５０ 給電層
６０ マスク
７０，７０ａ，７０ｂ，７０ｃ，８０ａ，８０ｂ，９０ 導体パターン
１００，２００，４２０ 半導体素子
１１０ 半導体基板
１１０ａ 素子分離領域
１２０，３２０，３３０ 配線層
１２１，２１１，３４１，４３１ 導体部
１２２，２１２，３４２，４３２ 絶縁部
１３０ ＭＯＳトランジスタ
１３１ ゲート絶縁膜
１３２ ゲート電極
１３３ ソース領域
１３４ ドレイン領域
１３５ スペーサ
２１０，４３０ 再配線層
２２０ ＴＳＶ
３００ 回路基板
３１０ コア層
３４０ 貫通電極
４００ 擬似ＳｏＣ
４１０ 樹脂層
４２１ 電極
５００ 電子装置
５１０ 半導体装置
５２０ バリアメタル層
５３０ バンプ

Claims (10)

1. 基板と、
   前記基板上に設けられ、平面視で縁部に凹凸を有する配線と、
   前記基板上及び前記配線上に設けられた絶縁膜と
   を含むことを特徴とする電子部品。
2. 前記基板上に設けられ、前記配線に近接する第１部位を有する第１導体部を更に含み、
   前記配線は、平面視で前記第１部位に対向する縁部を除いた縁部に、前記凹凸を有することを特徴とする請求項１に記載の電子部品。
3. 前記基板上に、前記配線に接続されて設けられ、平面視で縁部に凹凸を有するランドを更に含むことを特徴とする請求項１又は２に記載の電子部品。
4. 前記絶縁膜は、前記ランドに通じる開口部を有し、前記基板上及び前記配線上、並びに、前記開口部の領域を除く前記ランド上に設けられることを特徴とする請求項３に記載の電子部品。
5. 前記基板上に設けられ、前記ランドに近接する第２部位を有する第２導体部を更に含み、
   前記ランドは、平面視で前記第２部位に対向する縁部を除いた縁部に、前記凹凸を有することを特徴とする請求項３又は４に記載の電子部品。
6. 前記絶縁膜は、硬化された感光性樹脂であることを特徴とする請求項１乃至５のいずれかに記載の電子部品。
7. 基板上に、平面視で縁部に凹凸を有する配線を形成する工程と、
   前記基板上及び前記配線上に、絶縁膜を形成する工程と
   を含むことを特徴とする電子部品の製造方法。
8. 前記絶縁膜を形成する工程は、
   前記基板上及び前記配線上に感光性の樹脂を塗布する工程と、
   塗布された前記樹脂を乾燥する工程と、
   乾燥された前記樹脂の一部を露光する工程と、
   露光された前記樹脂を現像する工程と
   を含むことを特徴とする請求項７に記載の電子部品の製造方法。
9. 前記絶縁膜を形成する工程前に、前記基板上に、前記配線に接続され、平面視で縁部に凹凸を有するランドを形成する工程を更に含むことを特徴とする請求項７又は８に記載の電子部品の製造方法。
10. 基板と、
    前記基板上に設けられ、平面視で縁部に凹凸を有する配線と、
    前記基板上に、前記配線に接続されて設けられ、平面視で縁部に凹凸を有するランドと、
    前記基板上、前記配線上及び前記ランド上に設けられ、前記ランドに通じる開口部を有する絶縁膜と
    を含む第１電子部品と、
    前記第１電子部品の前記絶縁膜側に対向して配置され、前記開口部の前記ランドに電気的に接続された端子を有する第２電子部品と
    を含むことを特徴とする電子装置。

Images