JPH04288836A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04288836A JPH04288836A JP5285991A JP5285991A JPH04288836A JP H04288836 A JPH04288836 A JP H04288836A JP 5285991 A JP5285991 A JP 5285991A JP 5285991 A JP5285991 A JP 5285991A JP H04288836 A JPH04288836 A JP H04288836A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- etching
- wiring film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 25
- 239000007789 gas Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 21
- 230000001681 protective effect Effects 0.000 claims abstract description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000001301 oxygen Substances 0.000 claims abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000009751 slip forming Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 35
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。詳しくは、高温埋込みアルミニウム配線層を有
する多層配線構造の半導体装置の製造方法に関する。
関する。詳しくは、高温埋込みアルミニウム配線層を有
する多層配線構造の半導体装置の製造方法に関する。
【０００２】近年の半導体装置は高集積化が要求されて
きており、これに伴って配線層が高密度となり、しかも
、容量を増大させるために厚膜となる。このため、２層
以上の多層配線を用いるとき、平坦性を向上するために
も配線層に高温でスパッタリングした高温埋込アルミニ
ウムを適用する必要がある。
きており、これに伴って配線層が高密度となり、しかも
、容量を増大させるために厚膜となる。このため、２層
以上の多層配線を用いるとき、平坦性を向上するために
も配線層に高温でスパッタリングした高温埋込アルミニ
ウムを適用する必要がある。
【０００３】
【従来の技術】図２は従来の一例の製造工程図を示す。
同図（Ａ）において、半導体基板１の下地酸化膜２を形
成し、更にその上にアルミニウムの第１層配線膜３をパ
ターニング形成する。次に、層間絶縁膜４を形成して所
定の位置にコンタクトホール４ａを形成し、高温埋込み
によってアルミニウムの第２層配線膜（高温埋込みアル
ミニウム配線膜）５を形成する。続いて、同図（Ｂ）に
おいて、第２層配線膜５の上に下層レジスト６を形成し
、更にその上にＳＯＧの中間層有機系樹脂７をフレオン
ガスを用いた異方性エッチングによってパターニング形
成する。
成し、更にその上にアルミニウムの第１層配線膜３をパ
ターニング形成する。次に、層間絶縁膜４を形成して所
定の位置にコンタクトホール４ａを形成し、高温埋込み
によってアルミニウムの第２層配線膜（高温埋込みアル
ミニウム配線膜）５を形成する。続いて、同図（Ｂ）に
おいて、第２層配線膜５の上に下層レジスト６を形成し
、更にその上にＳＯＧの中間層有機系樹脂７をフレオン
ガスを用いた異方性エッチングによってパターニング形
成する。
【０００４】次に、同図（Ｃ）に示す如く、中間層に有
機系樹脂７をマスクとしてＯ２ ガス又はＯ２ ＋ＣＦ
４ ガスを用いて常温において下層レジスト６を異方性
エッチングし、続いて、同図（Ｄ）に示す如く、下層レ
ジスト６をマスクとしてＣｌ系ガス、又はＣｌ系＋フレ
オン系ガスを用いて第２層配線膜５を異方性エッチング
する。 下層レジスト６をエッチングする場合、低温において例
えばＣＯ２ ＋Ｏ２ ガスを用いてエッチングする方法
もあるがこの方法を用いるとエッチング形状が不良にな
り易く一般には上記ガスを用いてエッチングを行なう。 第２層配線膜５を、微細、かつ、高アスペクト比に形成
する場合、一般に、上記のように多層レジスト（下層レ
ジスト６及び中間層有機系樹脂７）をマスクとして高真
空でエッチングを行なう。
機系樹脂７をマスクとしてＯ２ ガス又はＯ２ ＋ＣＦ
４ ガスを用いて常温において下層レジスト６を異方性
エッチングし、続いて、同図（Ｄ）に示す如く、下層レ
ジスト６をマスクとしてＣｌ系ガス、又はＣｌ系＋フレ
オン系ガスを用いて第２層配線膜５を異方性エッチング
する。 下層レジスト６をエッチングする場合、低温において例
えばＣＯ２ ＋Ｏ２ ガスを用いてエッチングする方法
もあるがこの方法を用いるとエッチング形状が不良にな
り易く一般には上記ガスを用いてエッチングを行なう。 第２層配線膜５を、微細、かつ、高アスペクト比に形成
する場合、一般に、上記のように多層レジスト（下層レ
ジスト６及び中間層有機系樹脂７）をマスクとして高真
空でエッチングを行なう。
【０００５】続いて、中間層有機系樹脂７及び下層レジ
ストを除去し、その後、通常の工程によって表面に絶縁
膜、電極等を形成して半導体装置を完成する。
ストを除去し、その後、通常の工程によって表面に絶縁
膜、電極等を形成して半導体装置を完成する。
【０００６】
【発明が解決しようとする課題】従来例は、図２（Ｃ）
に示す如く、下層レジスト６をエッチングする際に前述
の理由によってＯ２ ガス、又はＯ２ ガス＋ＣＦ４
ガスを用いると、エッチング後時間が経過すると第２層
配線膜（高温埋込みアルミニウム配線膜）５の表面が腐
食し（５ａ）このため、第２層配線膜５をエッチングす
る際、この腐食部分５ａがマスクとなり、同図（Ｄ）に
示す如く、アルミニウム残渣５ｂが形成されてしまい、
層内ショート又は層間ショートを生じる問題点があった
。 なお、このようなアルミニウム残渣５ａは４５０℃以上
でスパッタリングされる高温埋込みアルミニウム配線膜
をエッチングする際でないと生じないものであり、通常
の例えば２５０℃程度でスパッタリングされるアルミニ
ウム配線膜をエッチングする場合には生じない。
に示す如く、下層レジスト６をエッチングする際に前述
の理由によってＯ２ ガス、又はＯ２ ガス＋ＣＦ４
ガスを用いると、エッチング後時間が経過すると第２層
配線膜（高温埋込みアルミニウム配線膜）５の表面が腐
食し（５ａ）このため、第２層配線膜５をエッチングす
る際、この腐食部分５ａがマスクとなり、同図（Ｄ）に
示す如く、アルミニウム残渣５ｂが形成されてしまい、
層内ショート又は層間ショートを生じる問題点があった
。 なお、このようなアルミニウム残渣５ａは４５０℃以上
でスパッタリングされる高温埋込みアルミニウム配線膜
をエッチングする際でないと生じないものであり、通常
の例えば２５０℃程度でスパッタリングされるアルミニ
ウム配線膜をエッチングする場合には生じない。
【０００７】本発明は、アルミニウム配線膜のエッチン
グの際に残渣が生じることがなく、動作信頼性の高い半
導体装置を製造する方法を提供することを目的とする。
グの際に残渣が生じることがなく、動作信頼性の高い半
導体装置を製造する方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記問題点は、アルミニ
ウム配線膜の上に連続して保護膜を形成し、保護膜の上
にレジストを形成し、酸素を含むガス中でレジストをパ
ターニング後、このレジストをマスクに保護膜及びアル
ミニウム配線膜をエッチングする工程を含むことを特徴
とする半導体製造装置の製造方法によって解決される。
ウム配線膜の上に連続して保護膜を形成し、保護膜の上
にレジストを形成し、酸素を含むガス中でレジストをパ
ターニング後、このレジストをマスクに保護膜及びアル
ミニウム配線膜をエッチングする工程を含むことを特徴
とする半導体製造装置の製造方法によって解決される。
【０００９】
【作用】本発明では、アルミニウム配線膜の上に保護膜
が形成されているため、レジストをエッチングする際の
Ｏ２ ガス、又はＯ２ ＋ＣＦ４ ガスがアルミニウム
配線膜の表面に直接さらされることはなく、時間が経過
してもアルミニウム配線膜の表面は腐食されることはな
い。これにより、アルミニウム配線膜をエッチングする
際、従来例のように変質部分がマスクになるようなこと
はなく、アルミニウム残渣が形成されることはない。
が形成されているため、レジストをエッチングする際の
Ｏ２ ガス、又はＯ２ ＋ＣＦ４ ガスがアルミニウム
配線膜の表面に直接さらされることはなく、時間が経過
してもアルミニウム配線膜の表面は腐食されることはな
い。これにより、アルミニウム配線膜をエッチングする
際、従来例のように変質部分がマスクになるようなこと
はなく、アルミニウム残渣が形成されることはない。
【００１０】
【実施例】図１は本発明の一実施例の製造工程図を示し
、同図中、図２と同一構成部分には同一番号を付してそ
の説明を省略する。同図（Ａ）において、例えば４５０
℃〜５００℃の高温スパッタリングで第２層配線膜（高
温埋込みアルミニウム配線膜）５を例えば０．８μｍ〜
１．０μｍの厚さに形成し、この上に保護膜１０を例え
ば１００Å〜２５０Åの厚さに形成する。保護膜１０は
、低温ＣＶＤ方によるＳｉＯ２ 膜、又は陽極酸化膜、
又はスパッタリングによるＳｉ膜（この場合は反射防止
膜としても作用）又は無機ＳＯＧ（ｓｐｉｎ ｏｎ ｇ
ｌａｓｓ）にて形成されている。次に、同図（Ｂ）にお
いて、保護膜１０の上に下層レジスト６を形成し、更に
その上に中間層有機系樹脂７を形成する。
、同図中、図２と同一構成部分には同一番号を付してそ
の説明を省略する。同図（Ａ）において、例えば４５０
℃〜５００℃の高温スパッタリングで第２層配線膜（高
温埋込みアルミニウム配線膜）５を例えば０．８μｍ〜
１．０μｍの厚さに形成し、この上に保護膜１０を例え
ば１００Å〜２５０Åの厚さに形成する。保護膜１０は
、低温ＣＶＤ方によるＳｉＯ２ 膜、又は陽極酸化膜、
又はスパッタリングによるＳｉ膜（この場合は反射防止
膜としても作用）又は無機ＳＯＧ（ｓｐｉｎ ｏｎ ｇ
ｌａｓｓ）にて形成されている。次に、同図（Ｂ）にお
いて、保護膜１０の上に下層レジスト６を形成し、更に
その上に中間層有機系樹脂７を形成する。
【００１１】続いて、同図（Ｃ）に示す如く、中間層有
機系樹脂７をマスクとしてＯ２ ガス、又はＯ２ ＋Ｃ
Ｆ４ ガスを用いて下層レジスト６を異方性エッチング
する。 この場合、本発明では第２層配線膜５の上に保護膜１０
が形成されているため、下層レジスト６をエッチングす
る際のＯ２ ガス、又はＯ２ ＋ＣＦ４ ガスが第２層
配線膜５の表面に直接さらされることはなく、これによ
り、第２層配線膜５の表面の腐食を防止できる。
機系樹脂７をマスクとしてＯ２ ガス、又はＯ２ ＋Ｃ
Ｆ４ ガスを用いて下層レジスト６を異方性エッチング
する。 この場合、本発明では第２層配線膜５の上に保護膜１０
が形成されているため、下層レジスト６をエッチングす
る際のＯ２ ガス、又はＯ２ ＋ＣＦ４ ガスが第２層
配線膜５の表面に直接さらされることはなく、これによ
り、第２層配線膜５の表面の腐食を防止できる。
【００１２】次に同図（Ｄ）に示す如く、下層レジスト
６をマスクとしてＣｌ系ガス、又はＣｌ系＋フレオン系
ガスを用いて第２層配線膜５を異方性エッチングする。 この場合、第２層配線膜５の表面は腐食されていないの
で、図２に示す従来例のように腐食部分５ａ（図２（Ｃ
））がマスクになるようなことはなく、従来例のような
アルミニウム残渣５ｂ（図２（Ｄ））が形成されること
はない。従って、層内ショート及び層間ショート等を生
じることはなく、動作信頼性を向上できる。
６をマスクとしてＣｌ系ガス、又はＣｌ系＋フレオン系
ガスを用いて第２層配線膜５を異方性エッチングする。 この場合、第２層配線膜５の表面は腐食されていないの
で、図２に示す従来例のように腐食部分５ａ（図２（Ｃ
））がマスクになるようなことはなく、従来例のような
アルミニウム残渣５ｂ（図２（Ｄ））が形成されること
はない。従って、層内ショート及び層間ショート等を生
じることはなく、動作信頼性を向上できる。
【００１３】続いて、中間層有機系樹脂７，下層レジス
ト６，保護膜１０を除去し、その後、通常の工程によっ
て表面に絶縁膜，電極等を形成して半導体装置を完成す
る。特に、保護膜１０が酸化膜である場合はＯ２ ＋Ｃ
Ｆ４ガス、又はＣＦ４ ＋ＣＨＦ３ ガスを用い、保護
膜１０がスパッタリングによるＳｉ膜である場合はＯ２
＋ＣＦ４ ガスを用いてマイクロ波エッチングを行な
う。
ト６，保護膜１０を除去し、その後、通常の工程によっ
て表面に絶縁膜，電極等を形成して半導体装置を完成す
る。特に、保護膜１０が酸化膜である場合はＯ２ ＋Ｃ
Ｆ４ガス、又はＣＦ４ ＋ＣＨＦ３ ガスを用い、保護
膜１０がスパッタリングによるＳｉ膜である場合はＯ２
＋ＣＦ４ ガスを用いてマイクロ波エッチングを行な
う。
【００１４】
【発明の効果】本発明によれば、保護膜を形成している
ので、レジストをエッチングする際に、アルミニウム配
線膜が腐食されることはなく、従ってアルミニウム配線
膜をエッチングする際に残渣が形成されるようなことは
なく、層内ショートや層間ショートを生じることはなく
、動作信頼性を向上でき、半導体装置の微細化及び歩留
り向上に寄与するところ大である。
ので、レジストをエッチングする際に、アルミニウム配
線膜が腐食されることはなく、従ってアルミニウム配線
膜をエッチングする際に残渣が形成されるようなことは
なく、層内ショートや層間ショートを生じることはなく
、動作信頼性を向上でき、半導体装置の微細化及び歩留
り向上に寄与するところ大である。
【図１】本発明の一実施例の製造工程図である。
【図２】従来の一例の製造工程図である。
３ 第１層配線膜
４ａ コンタクトホール
５ 第２層配線膜（高温埋込みアルミニウム配線膜）
６ 下層レジスト ７ 中間層有機系樹脂 １０ 保護膜
６ 下層レジスト ７ 中間層有機系樹脂 １０ 保護膜
Claims (2)
- 【請求項１】 ４５０℃以上でスパッタリング形成さ
れたアルミニウム配線膜（５）の表面に酸素を含むガス
中でパターニングされるレジストパターンが形成され、
これを用いたエッチングによってパターニングして配線
層を形成する半導体装置の製造方法において、上記アル
ミニウム配線膜（５）の上に連続して保護膜（１０）を
形成し、該保護膜（１０）の上にレジスト（６，７）を
形成し、酸素を含むガス中で該レジストをパターニング
した後、該レジスト（６，７）をマスクに上記保護膜（
１０）及びアルミニウム配線膜（５）をエッチングする
工程を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 上記レジスト（６，７）に多層構造の
マスクを用いることを特徴とする請求項１の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5285991A JPH04288836A (ja) | 1991-03-18 | 1991-03-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5285991A JPH04288836A (ja) | 1991-03-18 | 1991-03-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04288836A true JPH04288836A (ja) | 1992-10-13 |
Family
ID=12926592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5285991A Withdrawn JPH04288836A (ja) | 1991-03-18 | 1991-03-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04288836A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353117A (ja) * | 2001-05-28 | 2002-12-06 | Nec Corp | 半導体装置の製造方法 |
-
1991
- 1991-03-18 JP JP5285991A patent/JPH04288836A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353117A (ja) * | 2001-05-28 | 2002-12-06 | Nec Corp | 半導体装置の製造方法 |
| JP4598306B2 (ja) * | 2001-05-28 | 2010-12-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4104426B2 (ja) | 半導体装置の製造方法 | |
| KR100219562B1 (ko) | 반도체장치의 다층 배선 형성방법 | |
| JPH04288836A (ja) | 半導体装置の製造方法 | |
| KR100400300B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH1041385A (ja) | 半導体装置及びその製造方法 | |
| JPH11176935A (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPH0653134A (ja) | 半導体装置の製造方法 | |
| JPH01208842A (ja) | 半導体集積回路装置の製造方法 | |
| JPH065597A (ja) | 半導体装置の製造方法 | |
| KR100399901B1 (ko) | 반도체장치의금속층간절연막형성방법 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| KR100209337B1 (ko) | 에스오우지이 산화막을 가지는 다층 금속 배선막 제조 방법 | |
| KR0179229B1 (ko) | 패턴 인식용 얼라인 키의 형성 방법 | |
| JPH05206125A (ja) | 半導体装置の製造方法 | |
| JPH0945771A (ja) | 半導体集積回路の製造方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPH05109717A (ja) | 半導体装置の製造方法 | |
| JPH0290616A (ja) | 層間絶縁膜スルーホール形成方法 | |
| JPH05251572A (ja) | 半導体装置およびその製造方法 | |
| JPH088249A (ja) | 層間絶縁膜の形成方法 | |
| KR19980038883A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPH05315242A (ja) | 微細レジストパターンの形成方法 | |
| JPH03190234A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |