KR0179229B1 - 패턴 인식용 얼라인 키의 형성 방법 - Google Patents

Abstract

본 발명은 반도체 제조 공정에서 웨이퍼의 패턴 단차에 의한 포토레지스트의 노광 불량을 방지하기 위한 폴리싱을 실시함에 있어서 폴리싱 후의 패턴 단차가 쉽게 인식될 수 있도록 하는 패턴 인식용 얼라인 키(Align Key)의 형성 방법에 관한 것으로서, 반도체 제조 공정에서 패턴의 단차로 인한 포토레지스트의 노광 불량을 방지하기 위하여 폴리싱을 실시함에 있어서, 웨이퍼 상에 구리가 함유된 금속을 증착하는 단계; 상기 금속을 선택적으로 식각하여 패턴 인식용 키를 형성하는 단계; 상기 결과물 상에 절연물을 침적하는 단계; 상기 결과물을 폴리싱하는 단계; 및, 상기 결과물을 물에 노출시키는 단게에 의해 폴리싱 이전의 단차 패턴을 인식할 수 있도록 한 것으로, 폴리싱 이전의 단차 패턴을 별도의 장비 사용없이 간단한 공정에 의해 쉽게 인식될 수 있도록 한 것이다.

Description

패턴 인식용 얼라인 키의 형성 방법

제1도는 본 발명에 따른 패턴 인식용 얼라인 키의 형성 과정을 설명하기 위한 폴리싱(Polishing) 후의 반도체 소자의 구조 단면도.

제2도는 폴리싱한 반도체 소자의 단차 발생 공정을 실시후 구조 단면도.

* 도면의 주요부분에 대한 부호의 설명

10 : 반도체 기판 20 : 금속층(Si+Cu+Al)

30 : 절연막 22 : Cu0

본 발명은 패턴 인식용 얼라인 키(Align Key)의 형성 방법에 관한 것으로서, 보다 상세하게는 반도체 제조 공정에 있어서 웨이퍼의 패턴 단차에 의한 포토레지스트의 노광 불량을 방지하면서 패턴의 단차를 쉽게 인식할 수 있도록 한 반도체 소자의 패턴 인식용 얼라인 키의 형성 방법에 관한 것이다.

반도체 제조 공정에서는 각종 패턴의 단차로 인해 포토레지스트의 노광시 정확도가 떨어지는 현상이 발생하고 있으며, 이러한 현상은 반도체 소자의 고집접화, 즉 미세화를 저해하는 요소로 작용하고 있다. 또한, 이러한 패턴의 단차에 의해 스텝커버리지(Step Coverage)가 불량하게 된다.

따라서 이러한 문제를 개선하려는 노력이 계속되고 있으며, 대부분은 폴리싱 기술을 이용하는 방향으로 연구되고 있다.

그러나 상기 문제의 극복을 위하여 반도체 소자의 상부면을 폴리싱하면 표면이 평탄화 되기 때문에 폴리싱 이전 공정에서 형성된 패턴의 단차가 나타나지 않게 되어 결국 패턴 정렬을 할 수 없게 된다. 따라서 이의 해결책으로 패턴 인식용 얼라인 키를 형성하게 되었다.

종래 반도체 소자의 패턴 인식용 키를 형성하는 방법은 다양하다. 예를 들면, 실리콘(기판)을 식각하는 방법, 산화시키는 방법 또는 패턴인식을 위하여 별도의 다른 장비를 사용하는 방법이 있다.

그러나 이러한 기술들은 모두 공정이 복잡하거나, 열 공정에 의해 소자의 특성 변화가 일어나기도 하며, 또한 단차의 기울기가 낮아짐으로 인해 얼라인 인식이 불가능해지는 경우도 발생한다.

또한 다른 장비를 도입하여 사용하는 경우에 있어서는 장비가 고가(高價)이기 때문에 경제성이 떨어지며, 장비간 오류에 의해 오정렬이 발생하는 문제점이 있다.

따라서 본 발명은 이러한 문제점을 해결하고자 한 것으로서, 그 목적은 구리가 함유된 금속을 사용하여 간단한 공정에 의해 패턴 인식용 키를 형성하여 폴리싱 후에 그 이전의 패턴을 인식할 수 있도록 한 패턴 인식용 얼라인 키(Align Key)의 형성 방법을 제공하는데 있다.

상기 본 발명의 목적을 달성하기 위한 패턴 인식용 얼라인 키의 형성 방법은, 반도체 제조 공정에서 패턴의 단차로 인한 포토레지스트의 노광 불량을 방지하기 위하여 폴리싱을 실시함에 있어서,

웨이퍼 상에 구리가 함유된 금속을 증착하는 단계;

상기 금속을 선택적으로 식각하여 패턴 인식용 키를 형성하는 단계;

상기 결과물 상에 절연물을 침적하는 단계;

상기 결과물을 폴리싱하는 단계; 및,

상기 결과물을 물에 노출시키는 단계에 의해 폴리싱 이전의 단차 패턴을 인식할 수 있도록 한 데에 그 특징이 있는 것이다.

이 방법은 반도체 제조 공정에서 폴리싱 후 그 이전의 패턴의 단차를 용이하게 인식할 수 있도록 하는 패턴 인식용 키를 간단히 형성하는 것으로, 모든 반도체 소자의 제조 공정에 적용될 수 있다.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하고자 한다.

제1도는 본 발명에 따른 패턴 인식용 얼라인 키의 형성 과정을 설명하기 위한 폴리싱(Polishing) 후의 반도체 소자의 구조 단면도이고, 제2도는 폴리싱 후 웨이퍼를 물에 집어 넣어 패턴의 단차가 형성되게 즉, 패턴 인식용 키가 형성되도록 한 상태의 단면도이다.

구체적으로 설명하면, 반도체 기판(10)상에 반도체 제조 공정 중에 발생하는 단차의 패턴과 같은 패턴 인식용 키를 형성한다. 즉, 단차가 형성된 반도체 웨이퍼 상에 구리알루미늄+실리콘의 혼합 금속(20)을 전면에 증착한다.

다음, 패턴과 같은 형태로 패턴 인식용 키를 형성하기 위해 상기 금속(20) 상부에 포토레지스트를 침적, 노광 및 현상하고, 이를 식각마스크로 사용하여 상기 금속(20)을 선택적으로 식각하여 제거한다.

다음, 금속(20) 상부의 웨이퍼 전면에 절연막(30)을 침적하고, 이 결과물을 금속(20)이 드러나도록 폴리싱하면 제1도와 같은 단면을 갖는다.

다음, 상기 결과물을 물(물은 순수인 것이 바람직하며, 금속과의 반응속도를 빠르게 하기 위해 90~100℃의 물을 사용하는 것이 바람직하다.)에 넣는다. 웨이퍼를 물에 노출시키면 물과 접촉되는 금속표면이 반응을 일으켜 이의 함유 성분중에 Cu가 CuO로 변화된다. 이때 부피가 커지면서 CuO가 솟아오르게 되어 단차가 발생하게 되므로 패턴 확인 및 정렬이 가능해지는 것이다.

이와 같이 다른 공정에 영향을 미치지 않고 저온에서 물을 사용하여 패턴 인식용 얼라인 키를 형성할 수 있다.

본 발명은 반도체 공정의 패턴 인식용 키를 형성함에 있어, 반도체에서 많이 사용되는 금속인 Al+Cu+Si 등 구리가 함유된 금속을 사용하여 간단한 방법으로, 그리고 쉽게 인식될 수 있도록 형성하였다. 또한 이 방법은 기존의 장비를 그대로 적용할 수 있다.

Claims (3)

1. 반도체 제조 공정에서 패턴의 단차로 인한 포토레지스트의 노광불량을 방지하기 위하여 폴리싱을 실시함에 있어서, 웨이퍼 상에 구리가 함유된 금속을 증착하는 단계; 상기 금속을 선택적으로 식각하여 패턴 인식용 키를 형성하는 단계; 상기 결과물 상에 절연물을 침적하는 단계; 상기 결과물을 폴리싱하는 단계; 및, 상기 결과물을 물에 노출시키는 단계에 의해 폴리싱 이전의 단차 패턴을 인식할 수 있도록 한 패턴 인식용 얼라인 키(Aligh Key)의 형성 방법.
2. 제1항에 있어서, 상기 구리가 함유된 금속은 Cu+Si+Al인 것을 특징으로 하는 패턴 인식용 얼라인 키(Align Key)의 형성 방법.
3. 제1항에 있어서, 상기 물은 90~100℃인 것을 특징으로 하는 패턴 인식용 얼라인 키의 형성 방법.