KR0142643B1 - 스핀-온-글래스막 큐링방법 - Google Patents
스핀-온-글래스막 큐링방법Info
- Publication number
- KR0142643B1 KR0142643B1 KR1019940013889A KR19940013889A KR0142643B1 KR 0142643 B1 KR0142643 B1 KR 0142643B1 KR 1019940013889 A KR1019940013889 A KR 1019940013889A KR 19940013889 A KR19940013889 A KR 19940013889A KR 0142643 B1 KR0142643 B1 KR 0142643B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- sog film
- sog
- moisture
- curing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
Abstract
본 발명은 스핀-온-글래스(spin-on-glass; SOG)막 큐링(curing) 방법에 관한 것으로, 감광막을 이용하여 비아홀(via hole)을 형성한 후, O2플라즈마를 이용하여 감광막을 제거할 때 SOG막 내에 생성되는 수분흡수 성질이 강한 -OH 성분을 제거하기 위해 H2분위기하에서 SOG막을 큐링하므로써 SOG막 자체에 함유된 수분성분 뿐만 아니라 -OH 성분도 제거시켜 SOG막에 수분 재흡수를 방지할 수 있는 SOG막 큐링방법에 관한 것이다.
Description
제 1 도는 SOG막이 포함된 층간 절연막에 비아홀을 형성한 일반적인 소자의 단면도.
제 2 도는 본 발명에 다른 수분의 함유를 최소화하기 위한 SOG 큐링방법을 설명하기 위해 도시한 단면도.
*도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 절연층
3 : 금속배선 4 : 제 1 IMO막
5 : SOG막 6 : 제 2 IMO막
7 : 감광막 8 : 비아홀
본 발명은 스핀-온-글래스(spin-on-glass; SOG)막 큐링(curing) 방법에 관한 것으로, 특히 감광막을 이용하여 비아홀(via hole)을 형성한 후, O2플라즈마를 이용하여 감광막을 제거할 때 SOG막 내에 생성되는 수분흡수 성질이 강한 -OH 성분을 제거하기 위해 H2분위기하에서 SOG막을 큐링하므로써 SOG막 자체에 함유된 수분성분 뿐만 아니라 -OH 성분도 제거시켜 SOG막에 수분 재흡수를 방지할 수 있는 SOG막 큐링방법에 관한 것이다.
일반적으로, DLM(double layer metal) 구조를 갖는 반도체 소자의 제조공정에서 금속배선 사이의 표면 평탄화를 목적으로 SOG막이 사용된다.
SOG막은 자체적으로 수분을 다량 함유하고 있기 때문에 SOG막 형성후 1차로 큐링공정을 진행하고, 비아 홀 형성후 비아 홀 측벽에 노출된 SOG막을 2차로 큐링하여 수분을 최소화시킨다. 그런데, 1차 및 2차 큐링공정으로 SOG막에 수분을 제거함에도 불구하고 2차 큐링공정 후 SOG막에 수분이 재흡수되는 문제가 발생된다. 이로인하여 SOG막에는 다시 수분이 과다 함유된 상태가 되어 후속 제조공정 과정중에 이 수분으로 인한 소자 결함을 유발시키게 된다. 그러면 제 1 도를 참조하여 종래의 방법으로 공정을 실시할때의 문제점을 설명하기로 한다.
제 1 도는 SOG막이 포함된 층간 절연막에 비아 홀을 형성한 일반적인 소자의 단면도이다. 제 1 도를 참조하여 반도체 소자의 제조공정을 간단하게 설명하면 다음과 같다.
실리콘 기판(1)상에 소정의 제조공정을 거친 후 절연층(2)을 형성하고, 소정부위에 하부 금속배선(3)을 형성하고, 전체구조 상부에 층간 절연막으로 제 1 IMO 막(4), SOG막(5) 및 제 2 IMO 막(6)을 형성하고, 그 상부에 감광막(7)을 도포 및 패턴화한 후 이를 이용하여 금속배선(3)에 연통되는 비아홀(7)을 형성한 상태까지를 제 1 도에 도시하였다. 이후 O2플라즈마를 이용하여 상기 패턴화된 감광막(7)을 제거하고, 상기 비아 홀(7)을 통하여 상기 금속배선(3)에 연결되는 상부 금속배선(도시않음)을 형성한 후 최종적으로 보호막(도시않음)을 형성하여 반도체 소자 제조공정을 완료한다.
상기에서 SOG막(5)은 자체내에 수분을 다량 함유하고 있기 때문에 2 회에 걸쳐 큐링공정을 실시한다. 1차 큐링공정은 제 1 IMO 막(4)상에 SOG를 도포한 후 실시하며, 2차 큐링공정은 패턴화된 감광막(7)을 제거한 후 300 ∼ 450℃의 온도와 N2분위기로 실시한다.
그런데, 2차 큐링공정전에 실시하는 감광막(7) 제거공정에서 O2플라즈마를 사용함에 따라 SOG막의 구조가 다소 변하게 된다. 즉, SOG는 그 자체 구조식에 Si-CH3본드를 포함하고 있는데, 이 Si-CH3구조는 O2플라즈마에 의해 하기 식(1)과 같은 반응식을 갖는다.
상기 식(1)에 나타난 바와같이 Si-CH3본드는 O2와 반응하여 Si-OH 본드와 CO2및 H2O로 된다. CO2와 H2O는 열에 의해 제거되고 SOG막(5)내에는 Si-OH 본드가 남게 된다. 여기서 -OH는 수분흡수 성질이 매우 강하기 때문에 2차 큐링공정후 수분을 재흡수하므로 인하여 SOG막(5)에는 다시 수분이 과다 함유되는 문제가 발생하게 된다. 이와같이 수분을 제거하기 위해 2회에 걸쳐 큐링공정을 실시함에도 불구하고 -OH 성분으로 인항 SOG막(5)에 수분이 과다하게 함유되어 후속공정인 상부 금속배선 형성 및 보호막 형성공정중에 SOG막(5)내의 수분이 확산됨에 따라 소자에 결함을 유발시키게 된다.
따라서 본 발명은 2차 큐링공정시 수분은 물론 -OH 성분도 함께 제거시켜 SOG막내에 수분 함유를 최소화할 수 있는 SOG막 큐링방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 SOG막 큐링방법은 300 ∼ 450℃ 온도와 H2분위기로 큐링하는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제 2 도는 본 발명에 따른 수분의 함유를 최소화하기 위한 SOG막 큐링방법을 설명하기 위해 도시한 단면도로서, 반도체 소자의 제공정중 비아 홀 형성후에 실시하는 2차 큐링공정을 도시하고 있다.
제 1 도를 참조하여 전술한 바와같이 SOG막(5)내에 함유된 수분을 제거하기 위하여 2회에 걸쳐 SOG막(5) 큐링공정을 실시하게 되는데, 감광막(7)을 이용한 식각공정으로 비아 홀(80을 형성후에 O2플라즈마를 사용한 감광막(7) 제거공정시 반응식(1)과 같이 SOG막(5)이 Si-CH3본드 구조에서 Si-OH 본드 구조로 변하게 되고, 이 -OH 성분은 수분 흡수 성질이 매우 강하기 때문에 SOG막(5)내에서 이 성분을 제거하여야만 한다.
그런데, 종래에는 300 ∼ 450℃ 온도와 N2분위기하에서 2차 큐링공정을 실시함에 의해 수분은 제거되나 -OH 성분은 제거하지 못하여 수분이 재흡수되는 문제가 발생하였다.
따라서, 본 발명은 300 ∼ 450℃ 온도와 H2분위기하에서 2차 큐링공정을 실시하여 수분뿐만 아니라 -OH 성분도 제거하여 SOG막(5)내에 수분이 존재하지 않도록 한다.
제 2 도에서 도식화한 바와같이 H2분위기하에서 큐링공정을 실시하게 되면, 1/2H2가 SOG막(5)내로 들어가 Si-OH 본드 구조에서 -OH와 결합하게 되고 이로서 생성되는 H2O는 외부로 증발되고 SOG막(5)내에는 실리콘 댕글링 본드 Si°만 남게된다. 즉, O2플라즈마에 의해 SOG막(5)내에 생성된 Si-OH 본드 구조가 H2분위기하에서 하기 식(2)와 같은 반응식을 갖게된다.
상기식 (2)에 나타난 바와같이 Si-OH 본드는 1/2H2와 반응하여 Si°와 H2O로 된다. H2O는 열에의해 제거되고 SOG막(5)내에는 Si°(실리콘 댕글링 본드)가 남게된다.
따라서 SOG막(5)은 수분을 재흡수하지 않으므로 이후공정인 상부금속 및 보호막 형성공정시 수분으로 인한 소자 결함을 유발시키지 않는다.
상술한 바와같이 반도체 소자의 제조공정중 SOG를 사용할 시 SOG자체의 문제점인 수분함유를 최소화하므로써 수분으로 인한 소자 결함을 방지할 수 있고, 또한 SOG막내에 남게되는 실리콘 댕글링 본드(Si°)가 보호막 형성공정시 H+성분을 포획하여 소자의 신뢰도를 더욱 향상시킬 수 있는 탁월한 효과가 있다.
Claims (1)
- 반도체 기판 상의 제 1 층간절연막 상에 SOG막을 형성하고 N2분위기에서 1차 큐링공정을 실시하는 단계와, 상기 1차 큐링된 SOG막 상부에 제 2 층간절연막을 형성하고 감광막 패턴을 이용한 식각공정으로 비아홀을 형성한 후, O2플라즈마를 이용하여 상기 감광막 패턴을 제거하는 단계와, 상기 비아홀 측벽에 노출된 SOG막 내의 수분 흡수성이 강한 -OH 성분을 제거하기 위하여 300 ℃ 내지 450 ℃ 온도 범위 및 H2분위기하에서 2차 큐링공정을 실시하는 것을 특징으로 하는 SOG막 큐링 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940013889A KR0142643B1 (ko) | 1994-06-20 | 1994-06-20 | 스핀-온-글래스막 큐링방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940013889A KR0142643B1 (ko) | 1994-06-20 | 1994-06-20 | 스핀-온-글래스막 큐링방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960002499A KR960002499A (ko) | 1996-01-26 |
KR0142643B1 true KR0142643B1 (ko) | 1998-08-17 |
Family
ID=19385624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940013889A KR0142643B1 (ko) | 1994-06-20 | 1994-06-20 | 스핀-온-글래스막 큐링방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0142643B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100458081B1 (ko) * | 1997-06-26 | 2005-02-23 | 주식회사 하이닉스반도체 | 반도체장치의비아홀형성방법 |
-
1994
- 1994-06-20 KR KR1019940013889A patent/KR0142643B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960002499A (ko) | 1996-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3226021B2 (ja) | 半導体装置の製造方法 | |
US6319809B1 (en) | Method to reduce via poison in low-k Cu dual damascene by UV-treatment | |
KR100518700B1 (ko) | 전자 디바이스의 제조 방법 | |
KR100358545B1 (ko) | 반도체 장치 및 그 제조 공정 | |
US20040152296A1 (en) | Hexamethyldisilazane treatment of low-k dielectric films | |
JP2001077196A (ja) | 半導体装置の製造方法 | |
GB2307788A (en) | Method for forming field oxide in semiconductor device | |
KR0142643B1 (ko) | 스핀-온-글래스막 큐링방법 | |
KR0127246B1 (ko) | 반도체 장치의 층간 절연막 형성방법 | |
KR0172539B1 (ko) | 반도체 소자의 에스.오.지막 형성방법 | |
KR19990010537A (ko) | 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법 | |
KR100605174B1 (ko) | 반도체 소자의 본딩 패드 형성방법 | |
KR100391001B1 (ko) | 금속 배선 형성 방법 | |
US6107205A (en) | Method for removing photoresist | |
KR0179229B1 (ko) | 패턴 인식용 얼라인 키의 형성 방법 | |
KR19990046933A (ko) | 반도체 장치의 층간절연막 평탄화 방법 | |
KR100282417B1 (ko) | 반도체소자의제조방법 | |
KR19990009557A (ko) | 배선 형성 방법 | |
KR100241520B1 (ko) | 반도체 소자 제조방법 | |
KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR970053557A (ko) | 반도체 소자의 제조방법 | |
KR100370125B1 (ko) | 반도체 소자의 배선 형성방법 | |
KR20010061614A (ko) | 반도체 장치의 콘택홀 형성방법 | |
KR100244713B1 (ko) | 반도체 소자의 제조방법 | |
KR19980046014A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090327 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |