KR0127246B1 - 반도체 장치의 층간 절연막 형성방법 - Google Patents

반도체 장치의 층간 절연막 형성방법

Info

Publication number
KR0127246B1
KR0127246B1 KR1019940019536A KR19940019536A KR0127246B1 KR 0127246 B1 KR0127246 B1 KR 0127246B1 KR 1019940019536 A KR1019940019536 A KR 1019940019536A KR 19940019536 A KR19940019536 A KR 19940019536A KR 0127246 B1 KR0127246 B1 KR 0127246B1
Authority
KR
South Korea
Prior art keywords
film
silicon
semiconductor device
forming
oxide film
Prior art date
Application number
KR1019940019536A
Other languages
English (en)
Other versions
KR960009055A (ko
Inventor
최국선
최진호
마숙락
장경식
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940019536A priority Critical patent/KR0127246B1/ko
Publication of KR960009055A publication Critical patent/KR960009055A/ko
Application granted granted Critical
Publication of KR0127246B1 publication Critical patent/KR0127246B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 제조공정 중 금속막(10), 금속층간절연막(20), SOG(30) 막, 금속층간절연막(40)막이 교대로 반복 적층되는 다층구조 금속막 형성방법에 있어서, 상기 금속층간절연막(40)은 규소가 과포화된 산화막인 것을 특징으로 하는 다층구조 금속막 형성방법에 관한 것으로, 층간 절연막으로 규소(Si)가 과포화된 산화막을 사용하여 SOG막의 경화공정시 발생하는 수분, 수소성분 및 공정완료 후 공기중으로부터 흡수된 수분이 하부층으로 침투하는 것을 방지함으로써 반도체 소자의 소자 특성을 향상시키는 효과를 갖는다.

Description

반도체 장치의 층간 절연막 형성방법
제 1 도는 종래의 방법에 따라 이층구조 금속막이 형성된 상태를 나타낸 단면도,
제 2 도는 본 발명의 일실시예에 따라 이층구조 금속막이 형성된 상태를 나타낸 단면도,
*도면의 주요 부분에 대한 부호의 설명*
10 : 하부 금속 배선,20, 40 : 규소과포화 산화막,
30 : SOG막, 50 : 상부 금속 배선,
60 : 보호막.
본 발명은 반도체 제조 분야에 관한 것으로, 특히 반도체 장치 제조공정 중 층간의 절연 및 평탄화를 위한 층간 절연막을 형성하는 방법에 관한 것이다.
반도체 장치의 고집적화에 따라 반도체 장치의 다층화는 일반화되어 있다. 이에 따라, 다층화된 반도체 장치의 층간의 절연 및 평탄화를 위한 층간 절연막에 대한 중요도가 강조되고 있다.
이하, 첨부된 도면 제 1 도를 참조하여 종래기술 및 그 문제점을 설명하면 다음과 같다.
도시된 바와 같이 소정의 하부층 상에 하부 금속 배선(1)을 형성하고, 그 상부에 층간 절연막으로서 플라즈마 산화막(PE Oxide, 2), SOG(spin on glass)막(3) 및 플라즈마 산화막(4)을 차례로 형성한다. 이어서, 플라즈마 산화막(4), SOG막(3) 및 플라즈마 산화막(2)을 차례로 선택적 식각하여 비아홀을 형성하고, 전체 구조 상부에 상부 금속 배선(5)을 형성한 다음 그 상부에 보호막(6)을 차례로 형성한다.
여기서, SOG막(3)은 금속층 간의 평탄화 목적으로 사용하는데, 막 자체에 수분 및 수소 성분이 많이 함유되어 있어 400℃ 정도의 온도에서 소성(suring) 공정 진행시 수분 및 수소 성분이 SOG막을 이탈하여 하부층으로 침투하거나, 공정 완료 후 공기 중의 수분 침투에 의해 반도체 장치의 특성이 열화되는 문제점이 있었다.
본 발명은 SOG막의 경화 공정시 또는 공정 완료 후 공기 중으로부터 흡수된 수분 또는 수소 성분이 하부층으로 침투하는 것을 방지하는 반도체 장치의 층간 절연막 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 반도체 장치의 층간 절연막 형성방법은 반도체 기판 상에 형성된 소정의 하부층 상부에 제 1 규소과포화 산화막을 형성하는 단계 ; 상기 제 1 규소과포화 산화막 상부에 시리콘온글래스막을 형성하는 단계 ; 및 상기 실리콘온글래스막 상부에 제 2 규소과포화 산화막을 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면 제 2 도를 참조하여 본 발명의 일실시예를 상술한다.
도시된 바와 같이 먼저, 소정의 하부층 상부에 하부 금속 배선(10)을 형성하고, 그 상부에 층간 절연막으로서 규소과포화 산화막(Si-rich oxide, 20), SOG(spin on glass)막(30) 및 규소과포화 산화막(40)을 차례로 형성한다. 이 때, 규소과포화 산화막(20, 40) 내의 규소의 과포화로 인해 SiO2결합을 이루고 남게 되어 Si 댕글링 본드(dangling bond)가 발생하는데, 규소과포화 산화막(40)은 공정 완료 후 공기 중으로부터 흡수된 수분이 하부층으로 침투하는 것을 방지하고, 규소과포화 산화막(20)은 소성 공정시 SOG막(30) 내의 수분 및 수소 성분이 하부층으로 침투하는 것을 방지한다.
Si 댕글링 본드에 의해 수분(H2O)이 제거되는 과정과, 수소와 결합하여 수분을 유발하는 수산화기(-OH)가 제거되는 과정을 다음의 화학식 1 및 2에 각각 나타내었다.
[화학식 1]
Si -+H2O→Si-OH+H2↑
[화학식 2]
Si-OH+H2O→Si-O-Si+1/2H2↑
계속하여, 규소과포화 산화막(40), SOG막(30) 및 규소과포화 산화막(20)을 차례로 선택적 식각하여 금속 콘텍 부위를 오픈시킨다.
끝으로, 전체구조 상부에 금속막(50)을 형성한 다음, 그 상부에 보호막(60)을 형성한다.
상기와 같이 이루어지는 본 발명은 SOG막의 하부 및 상부의 층간 절연막으로 규소(Si)가 과포화된 산화막을 사용함으로서 SOG막의 경화공정시 발생하는 수분, 수소성분 및 공정 완료 후 공기중으로부터 흡수된 수분이 하부층으로 침투하는 것을 방지함으로써 반도체 장치의 특성을 향상시키는 효과가 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (1)

  1. 반도체 기판 상에 형성된 소정의 하부층 상부에 제 1 규소과포화 산화막을 형성하는 단계 ; 상기 제 1 규소과포화 산화막 상부에 실리콘온글래스막을 형성하는 단계 ; 및 상기 실리콘온글래스막 상부에 제 2 규소 과포화 산화막을 형성하는 단계를 포함하여 이루어진 반도체 장치의 층간 절연막 형성방법.
KR1019940019536A 1994-08-08 1994-08-08 반도체 장치의 층간 절연막 형성방법 KR0127246B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940019536A KR0127246B1 (ko) 1994-08-08 1994-08-08 반도체 장치의 층간 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940019536A KR0127246B1 (ko) 1994-08-08 1994-08-08 반도체 장치의 층간 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR960009055A KR960009055A (ko) 1996-03-22
KR0127246B1 true KR0127246B1 (ko) 1997-12-29

Family

ID=19389999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940019536A KR0127246B1 (ko) 1994-08-08 1994-08-08 반도체 장치의 층간 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR0127246B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990081277A (ko) * 1998-04-28 1999-11-15 윤종용 절연막의 응력 제어 방법
NL2000218C2 (nl) 2006-09-07 2008-03-12 Bravilor Holding Bv Bereidingsinrichting.

Also Published As

Publication number Publication date
KR960009055A (ko) 1996-03-22

Similar Documents

Publication Publication Date Title
US4305974A (en) Method of manufacturing a semiconductor device
JPH11340329A (ja) 半導体装置の製造方法
KR0127246B1 (ko) 반도체 장치의 층간 절연막 형성방법
US5506173A (en) Process of fabricating a dielectric film for a semiconductor device
KR0172539B1 (ko) 반도체 소자의 에스.오.지막 형성방법
KR100274974B1 (ko) 반도체소자의금속배선층제조방법
KR0142643B1 (ko) 스핀-온-글래스막 큐링방법
JPH098137A (ja) 半導体装置及びその製造方法
KR100565758B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR100712981B1 (ko) 반도체소자의 비트라인 형성방법
KR19990009557A (ko) 배선 형성 방법
KR0121562B1 (ko) 반도체 장치의 비아홀 형성방법
KR100277181B1 (ko) 다층 금속 배선용 절연막을 구비한 반도체 장치의 제조 방법
JP2000058541A (ja) 半導体装置の製造方法
KR100290466B1 (ko) 반도체소자의 제조방법
KR100370125B1 (ko) 반도체 소자의 배선 형성방법
KR100519509B1 (ko) 반도체장치의 층간절연막 형성 방법_
KR100226250B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100223756B1 (ko) 반도체 장치의 금속 콘택방법
KR100203305B1 (ko) 반도체 소자의 패시베이션 방법
KR100501592B1 (ko) 반도체 소자의 층간절연막 형성 방법_
KR0166028B1 (ko) 반도체 장치의 제조 방법
KR100296132B1 (ko) 대머신 방법을 이용한 반도체 소자의 금속배선 형성 방법
JPS61276347A (ja) 半導体装置の製造方法
KR100447983B1 (ko) 반도체소자의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee