KR19990081277A - 절연막의 응력 제어 방법 - Google Patents

절연막의 응력 제어 방법 Download PDF

Info

Publication number
KR19990081277A
KR19990081277A KR1019980015126A KR19980015126A KR19990081277A KR 19990081277 A KR19990081277 A KR 19990081277A KR 1019980015126 A KR1019980015126 A KR 1019980015126A KR 19980015126 A KR19980015126 A KR 19980015126A KR 19990081277 A KR19990081277 A KR 19990081277A
Authority
KR
South Korea
Prior art keywords
insulating film
silicon oxide
oxide film
stress
deposited
Prior art date
Application number
KR1019980015126A
Other languages
English (en)
Inventor
박영수
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980015126A priority Critical patent/KR19990081277A/ko
Publication of KR19990081277A publication Critical patent/KR19990081277A/ko

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

본 발명에 따른 절연막의 응력 제어방법은, 초기 증착 시 상부에는 약간의 압축 응력이 걸리는 내부에 다량의 기공기 포함되어 있는 절연막을 증착하고, 그 하부에는 강한 압축 응력이 걸리는 막의 구조가 치밀한 절연막을 연속적으로 증착시키는 점에 그 특징이 있다.
이와 같은 본 발명에 의하면, 수분 흡수를 목적으로 증착된 상부의 절연막인저밀도 실리콘 산화막은 온도 상승 시 인장 응력을 갖기 때문에 균열 발생의 원인이 되지만, 하부에 압축 응력이 걸리는 고밀도 실리콘 산화막을 연속으로 증착시킴으로써 상부 실리콘 산화막에 의한 인장 응력을 상쇄시키게 되며, 그 결과 소자의 내구성을 향상시킬 수 있는 장점이 있다.

Description

절연막의 응력 제어 방법
본 발명은 반도체 레이저 다이오드 등의 금속 전극 사이에 마련되는 절연막의 응력 제어방법에 관한 것으로서, 특히 가열 시 절연막의 특성을 열화시키지 않으면서 소자의 내구성을 향상시킬 수 있는 절연막의 응력 제어방법에 관한 것이다.
일반적으로, 반도체 레이저 다이오드 등의 금속 전극 사이의 절연에 사용되는 절연막은 절연 파괴 전압이 5MV/㎠ 이상의 내구력과, 금속 전극의 단차를 잘 메꾸어주는 특성, 그리고 낮은 응력 등을 요구한다. 최근에 널리 사용되는 절연막으로는 SOG(spin on glass)와 저온에서 화학적으로 증착된 실리콘 산화막 등이 있다. 그런데, 이와 같은 절연막들은 절연막 내부에 수분이 포함되어 있어 소자의 전기적 특성을 열화시키는 문제점이 있다. 이와 같은 문제점에 대응하기 위하여 최근에 SOG 절연막 하부에 Si-H 결합을 많이 가지고 있는 실리콘 산화막을 증착하여 SOG 내부의 수분이 실리콘 산화막과 반응하도록 하여 수분의 침투를 막아주는 방법이 사용되고 있다. 하지만, 다량의 Si-H를 포함하고 있는 실리콘 산화막은 일반적으로 내부가 치밀하지 않고, 화학적 반응성이 큰 미결합 실리콘이 존재하고 있어 200℃∼400℃의 온도에서도 내부 구조가 변하거나, 반응에 의한 새로운 결합의 형성으로박막의 물성이 변하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 감안하여 창출된 것으로서, 가열 시 절연막의 특성을 열화시키지 않으면서 소자의 내구성을 향상시킬 수 있는 절연막의 응력 제어방법을 제공함에 그 목적이 있다.
도 1은 본 발명에 따른 절연막의 응력 제어 방법에 따라 상부 실리콘 산화막과 하부 실리콘 산화막을 증착한 상태도.
도 2는 본 발명에 따른 절연막의 응력 제어 방법에 따라 상부 실리콘 산화막과 하부 실리콘 산화막으로 구성된 연속 산화막을 다층으로 적층 증착한 상태도.
<도면의 주요 부분에 대한 부호의 설명>
11...상부 실리콘 산화막(저밀도 산화막)
12...하부 실리콘 산화막(고밀도 산화막)
상기의 목적을 달성하기 위하여 본 발명에 따른 절연막의 응력 제어방법은, 초기 증착 시 상부에는 약간의 압축 응력이 걸리는 내부에 다량의 기공기 포함되어 있는 절연막을 증착하고, 그 하부에는 강한 압축 응력이 걸리는 막의 구조가 치밀한 절연막을 연속적으로 증착시키는 점에 그 특징이 있다.
이와 같은 본 발명에 의하면, 수분 흡수를 목적으로 증착된 상부의 절연막인저밀도 실리콘 산화막은 온도 상승 시 인장 응력을 갖기 때문에 균열 발생의 원인이 되지만, 하부에 압축 응력이 걸리는 고밀도 실리콘 산화막을 연속으로 증착시킴으로써 상부 실리콘 산화막에 의한 인장 응력을 상쇄시키게 되며, 그 결과 소자의 내구성을 향상시킬 수 있는 장점이 있다.
이하 첨부된 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.
본 발명의 방법에 따라 먼저 SOG의 내부 수분에 의한 소자의 전기적 특성 열화를 방지하기 위하여 도 1에 도시된 바와 같이, 미결합 실리콘과 Si-H 결합이 다량으로 존재하는 상부 실리콘 산화막(11)을 증착하게 된다. 이때, 이와 같은 증착을 위해 플라즈마 기상 합성장비가 사용될 수 있으며, 증착 온도 180℃, RF 출력 20W, 그리고 공정 압력 400mTorr의 증착 조건에서 증착이 수행된다. 이 상부 실리콘 산화막(11)은 IR 스펙트럼으로부터 분석한 결과 3600cm-1, 3400cm-1에서의 Si-OH 스펙트럼 피크와 2250cm-1, 875cm-1에서의 Si-H 스펙트럼 피크를 가지는 것으로 확인되었다. 따라서, 실리콘 산화물 내부에 Si-OH와 Si-H의 결합이 다량으로 존재함을 알 수 있다. 또한, "P-에칭" 결과, 초당 25Å의 에칭 속도를 보여주고 있으며, 일반적인 플라즈마 기상 합성 실리콘 산화막의 에칭 속도가 초당 10Å인 것과 비교해 볼 때, 산화막 내부는 다량의 기공이 존재하는 저밀도 산화막임을 알 수 있다. 상기 산화막의 내부 응력은 초기 증착 후, 약 20×10-7dyne/㎠ 정도의 압축 응력을 가지고 있지만, 300℃와 500℃에서의 열사이클을 거치면서 압축 응력에서 인장 응력으로 변화하는 것을 알 수 있었으며, <표 1>에서와 같은 결과를 나타내었다.
<표 1> Si-H 및 Si-OH가 다량 함유된 실리콘 산화막의 응력 특성
-: 압축 응력 +: 인장 응력
따라서, 상기의 박막은 후 공정에서 온도를 가하게 되는 경우 균열 발생의 원인이 되는 인장 응력이 걸리게 되어 후 공정에서 많은 문제를 일으킬 수 있다. 본 발명에서는 이와 같은 문제를 해결하기 위해 상기 상부 실리콘 산화막(11) 밑에 또 다른 실리콘 산화물 박막인 하부 실리콘 산화막(12)을 증착시킨다. 이때, 증착 조건으로는 증착 온도 222℃, RF 출력 33W, 그리고 SiH4유량을 약간 감소시킨다. 이 하부 실리콘 산화막(12)은 IR 스펙트럼 분석 결과 내부에 Si-H 결합이 존재하지 않으며, 약간의 Si-OH 결합만이 있음을 알 수 있었다. 또한, "P-에칭" 실험 결과, 초당 8Å의 속도로 에칭되었으며, 이로부터 이 하부 실리콘 산화막(12)은 밀도가 높은 치밀한 막임을 알 수 있다. 그리고, 이 하부 실리콘 산화막(12)의 증착 초기의 응력은 350×107dyne/㎠의 압축 응력이 걸려 있었으며, 가열에 의한 온도 상승 시 응력 변화는 <표 2>와 같은 결과를 나타내었다.
<표 2> 고밀도 실리콘 산화막의 응력 특성
이와 같이, 상부에 SOG 내부의 수분을 흡수하는 목적의 Si-H, Si-OH 결합을 갖는 상부 실리콘 산화막(11)을 증착시키고, 그 밑에 고밀도의 하부 실리콘 산화막(12)을 증착시키면 후 공정의 온도 상승에 의한 상부 실리콘 산화막(11)에 걸리는 인장 응력 영향이 하부 실리콘 산화막(12)의 압축 응력에 의해 상쇄되는 효과를 얻을 수 있다.
한편, 도 2는 이상에서와 같은 결과를 바탕으로 상부 실리콘 산화막(11)인 저밀도 산화막과 하부 실리콘 산화막(12)인 고밀도 산화막의 연속 산화막을 반복 증착하여 다층으로 적층 형성한 것이다. 이와 같이 다층으로 적층 형성할 경우 압축 응력과 인장 응력의 상쇄 효과를 한층 확실하게 얻을 수 있다.
이상의 설명에서와 같이 본 발명에 따른 절연막의 응력 제어방법은 수분 흡수를 목적으로 증착된 상부의 절연막인 저밀도 실리콘 산화막은 온도 상승 시 인장 응력을 갖기 때문에 균열 발생의 원인이 되지만, 하부에 압축 응력이 걸리는 고밀도 실리콘 산화막을 연속으로 증착시킴으로써 상부 실리콘 산화막에 의한 인장 응력을 상쇄시키게 되며, 그에 따라 소자의 내구성을 향상시킬 수 있는 장점이 있다.

Claims (5)

  1. 초기 증착 시 상부에는 약간의 압축 응력이 걸리는 내부에 다량의 기공기 포함되어 있는 절연막을 증착하고, 그 하부에는 강한 압축 응력이 걸리는 막의 구조가 치밀한 절연막을 연속적으로 증착시키는 것을 특징으로 하는 절연막의 응력 제어방법.
  2. 제 1항에 있어서,
    상기 상,하부 절연막은 실리콘 산화물 박막인 것을 특징으로 하는 절연막의 응력 제어방법.
  3. 제 2항에 있어서,
    상기 상부 실리콘 산화물 박막은 온도 180℃, RF 출력 20W, 공정 압력 400mTorr의 조건에서 증착이 수행되는 것을 특징으로 하는 절연막의 응력 제어방법.
  4. 제 2항에 있어서, 상기 하부 실리콘 산화물 박막은 온도 222℃, RF 출력 33W, SiH4유량을 약간 감소시킨 조건에서 증착이 수행되는 것을 특징으로 하는 절연막의 응력 제어방법.
  5. 제 1항에 있어서,
    상기 상부 절연막과 하부 절연막으로 구성되는 연속 절연막을 다층으로 반복하여 증착시키는 것을 특징으로 하는 절연막의 응력 제어방법.
KR1019980015126A 1998-04-28 1998-04-28 절연막의 응력 제어 방법 KR19990081277A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980015126A KR19990081277A (ko) 1998-04-28 1998-04-28 절연막의 응력 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980015126A KR19990081277A (ko) 1998-04-28 1998-04-28 절연막의 응력 제어 방법

Publications (1)

Publication Number Publication Date
KR19990081277A true KR19990081277A (ko) 1999-11-15

Family

ID=65890742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980015126A KR19990081277A (ko) 1998-04-28 1998-04-28 절연막의 응력 제어 방법

Country Status (1)

Country Link
KR (1) KR19990081277A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690491B1 (ko) * 2005-02-18 2007-03-09 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109909A (ja) * 1991-10-15 1993-04-30 Nec Corp 半導体装置
KR930022541A (ko) * 1992-04-23 1993-11-24 김주용 단종 다층 보호막
KR960009055A (ko) * 1994-08-08 1996-03-22 김주용 다층구조 금속막 형성방법
KR970018107A (ko) * 1995-09-11 1997-04-30 김주용 반도체 소자의 다층 절연막 형성 방법
KR19980063389A (ko) * 1996-12-25 1998-10-07 다케모토히데하루 응력조정된 절연막의 형성방법, 반도체장치 및 그의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109909A (ja) * 1991-10-15 1993-04-30 Nec Corp 半導体装置
KR930022541A (ko) * 1992-04-23 1993-11-24 김주용 단종 다층 보호막
KR960009055A (ko) * 1994-08-08 1996-03-22 김주용 다층구조 금속막 형성방법
KR970018107A (ko) * 1995-09-11 1997-04-30 김주용 반도체 소자의 다층 절연막 형성 방법
KR19980063389A (ko) * 1996-12-25 1998-10-07 다케모토히데하루 응력조정된 절연막의 형성방법, 반도체장치 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690491B1 (ko) * 2005-02-18 2007-03-09 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법

Similar Documents

Publication Publication Date Title
KR100372216B1 (ko) O.5 및 0.5 미크론 이하의 ulsi 회로용 인터레벨 유전체소자로서의수소실세큐옥산계유동가능한산화물
KR100624566B1 (ko) 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법
KR20010075566A (ko) 반도체 장치 및 그 제조 방법
GB2313232A (en) A non volatile semiconductor memory device and method of manufacturing the same
KR100391485B1 (ko) 강유전체막을사용한장치의제조방법및장치
US6521300B1 (en) Method of a surface treatment in improving adhesion of an organic polymeric low-k dielectric layer
JP4242648B2 (ja) 金属イオン拡散バリア層
JP4753467B2 (ja) 半導体デバイス内の固定電荷を低減する方法
KR19990081277A (ko) 절연막의 응력 제어 방법
KR20000076713A (ko) 층간 절연막을 형성하기위한 방법 및, 반도체 장치
KR100400248B1 (ko) 반도체소자의 배선 형성방법
JPH06163523A (ja) 半導体装置の製造方法
KR100275330B1 (ko) 반도체소자의 캐패시터 제조방법
KR100318456B1 (ko) 반도체소자의탄탈륨산화막캐패시터형성방법
KR101060559B1 (ko) 반도체 소자의 절연막 및 그 형성 방법
KR100945500B1 (ko) 반도체 소자의 제조방법
KR100639886B1 (ko) 반도체 소자의 갭 필을 이용하는 유에스지 증착 방법
KR100265759B1 (ko) 전자빔을이용한저온층간절연막형성방법
KR100274353B1 (ko) 반도체소자의캐패시터제조방법
KR100659394B1 (ko) 절연막 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
JPH11233500A (ja) 絶縁膜の形成方法及びそれを用いた半導体装置と半導体装置製造方法
KR100492901B1 (ko) 반도체장치의고유전체캐패시터제조방법
KR100290468B1 (ko) 반도체소자의 금속 층간 절연막 형성방법
KR20010021296A (ko) 집적 회로의 고-애스펙트비 외형들을 갭 필하기 위한 증착방법
JPH01140632A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application