JP4753467B2 - 半導体デバイス内の固定電荷を低減する方法 - Google Patents

半導体デバイス内の固定電荷を低減する方法 Download PDF

Info

Publication number
JP4753467B2
JP4753467B2 JP2000372952A JP2000372952A JP4753467B2 JP 4753467 B2 JP4753467 B2 JP 4753467B2 JP 2000372952 A JP2000372952 A JP 2000372952A JP 2000372952 A JP2000372952 A JP 2000372952A JP 4753467 B2 JP4753467 B2 JP 4753467B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
gas
deposition
transition layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000372952A
Other languages
English (en)
Other versions
JP2001257206A (ja
Inventor
エイチ． ファン ジュディ
デニス ベンチャー クリストファー
ラツィ スドハ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2001257206A publication Critical patent/JP2001257206A/ja
Application granted granted Critical
Publication of JP4753467B2 publication Critical patent/JP4753467B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/029—Graded interfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/94—Laser ablative material removal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスの製造に関し、特に、半導体デバイス製造中に半導体デバイスの層と層との間に捕捉される電荷量を低減させる方法及び装置に関する。
【０００２】
【従来の技術】
超大規模集積化（ＵＬＳＩ）用の基板上に製造される集積回路には、回路を備える個別の半導体デバイスを電気的に接続するための多層配線が必要である。従来では、多層配線は、絶縁材料から成る層により分離されている。層と層との間に挿入されているこれらの絶縁層は、多層配線のうちのある層をもう１つの層に接続するのに使用されるバイアホールをエッチングしたものである。典型的には、絶縁層材料は、（真空に対して）約４．１乃至４．５の誘電率を有する酸化ケイ素（ＳｉＯ2）である。デバイスの寸法が縮小し、デバイスの密度が高くなるにつれて、配線層の間の間隔を小さくして、集積回路を効果的に接続することが必要になっている。残念ながら、間隔が狭くなると、金属層の間の絶縁層が同一の誘電率を有する場合では、層内（同一の金属層上）容量及び層間（金属層と金属層との）容量が増加する。容量Ｃは、関係式Ｃ＝ｋｅＡ／ｄにより、配線の間の間隔ｄに反比例する。式中に、ｋは誘電係数、ｅは絶縁体の誘電率、Ａは面積、ｄは配線の間の間隔である。従って、配線層の間にある絶縁層内の誘電係数ｋを最小にして、ＲＣ時定数を低減して、よって回路の性能（周波数応答）を向上させることは、非常に望ましいことである。回路の信号伝搬時間は、ＲＣ遅延時間により悪影響を受ける。ここでは、Ｒは金属配線の抵抗を表し、Ｃは上述の層内容量及び／又は層間容量を表す。
【０００３】
図１には、現在この分野で周知の集積回路装置１００が、かなり詳細に図示されている。典型的には、集積回路装置１００は、種々の材料から成る複数の層１０３が上に形成された基板材料１０２（典型的には、ＳｉＯ2等の誘電体材料）を備える。種々の層は、導電経路、回路デバイス等を作製するように、異なる電気的特性を有している。例えば、第一の層１０４は、基板１０２の上面に形成された絶縁層であって、第一の絶縁層として作用する。絶縁層１０４の内部には、チタン又はアルミニウム等の導電材料から成る、各種の回路経路又は回路デバイス１０６がある。絶縁層１０４及び導電層１０６の各々の上に形成されているのは、第二の絶縁層１０８である。典型的には、第二の絶縁層１０８は誘電体材料であるが、第一の絶縁層１０４と同じ材料である必要はない。
【０００４】
ＲＣ時間遅延を最小にするアプローチの一つは、配線層に良質の導体を用いることであって、チタン又はアルミニウムの代りに銅を用いて抵抗Ｒを低減すること等があげられる。第二のアプローチは、有機材料等の低い誘電率ｋを有する絶縁材料を用いて、配線層の間の容量Ｃを低減することである。このように、ｋが低い誘電体材料を第二の絶縁層１０８に用いることは、非常に好ましい。集積回路の製造に現在用いられている、ｋが低い典型的な誘電体材料の一例は、トリメタルシラン（３ＭＳ）化合物である。この材料の誘電率は約２．７であるので、１０６として示されている導電経路及びデバイス等の導電領域の間に用いられる誘電体材料として、非常に好ましい。
【０００５】
上述の集積回路を製造する周知の方法の一つは、化学気相堆積（ＣＶＤ）によるものである。典型的には、前駆物質ガスをキャリアガスと混合して、高温で堆積チャンバに導入する。堆積チャンバ内で基板１０２と接触する際に、前駆物質ガスは各種の元素に分解して、基板表面と反応して、所望の材料（絶縁層１０４、典型的には、酸化物材料又は銅等の導電材料１０６）を生成する。係るプロセスを、堆積チャンバ内でプラズマを用いることにより強化させることもでき、即ち、酸化物層１０４内の開口部を導電材料１０６で充填する場合に、より均一な堆積プロセスを行うこともできる。
【０００６】
第二の絶縁層１０８についてもＣＶＤ法又はプラズマ強化ＣＶＤ法により形成するが、プロセスにおける欠陥が、望ましくない結果を生じる。例えば、ある酸化物材料を別の酸化物材料の上に堆積する場合に、即ち、第一の絶縁層１０４の上に第二の絶縁層１０８を形成する場合に、これらの二つの材料における異なる結晶平面構造と寸法が、これら二つの層の界面１１０に微小なギャップを生成する。図２には、図１の領域の詳細の拡大図が図示されており、ＣＶＤプロセス中に界面１１０に捕捉された電荷２０２が図示されている。これらの捕捉された電荷２０２により、界面１１０内部に実質的な電荷蓄積状態を生成して、近傍のデバイスに悪影響を及ぼす。例えば、図３には、あるデバイスの容量対ゲート電圧（即ち、ＭＯＳＦＥＴトランジスタデバイスのゲート構造）のグラフが図示されており、フラットバンド電圧が約−５５Ｖであることが示されている。電荷捕捉状態を避けることは難しいので、フラットバンド電圧の典型的な許容値は、約−１５Ｖである。界面１１０に係る捕捉電荷２０２が多数あると、基板上に構成されたデバイスが悪影響を受けて、これらのデバイスが動作不良状態又は動作停止状態になる。
【０００７】
【発明が解決しようとする課題】
従って、この分野では、絶縁特性を向上させるｋが低い誘電体材料を有する半導体ＩＣの製造方法及び得られる装置であって、係るｋが低い誘電体材料と係るデバイスの製造に用いられる他の絶縁材料との間の界面に電荷捕捉現象を生成することがないようにした製造方法及び装置が望まれる。
【０００８】
【課題を解決するための手段】
従来技術に伴う不利な点を、第一の層と第二の層とを有する半導体デバイス内の捕捉電荷を低減させる方法に関する本発明により克服することができる。前記方法は、前記第一の層を形成するステップと、堆積ガスと希釈ガスと変換ガスとを前記第一の層の上に流して、よって、遷移層を形成するステップと、変換ガスの前記流入を段階的に停止するステップと、前記第二の層を前記遷移層の上に形成するステップとを含む。堆積ガス、希釈ガス及び変換ガスは、好ましくは、それぞれ、トリメチルシラン、ヘリウム及びＮ2Ｏである。また、変換ガスの流入を段階的に停止するステップにより、遷移層の特性を変化させる。本発明の方法は、遷移層、第一及び第二の層を堆積時に、化学気相堆積又はプラズマ強化化学気相堆積を用いることによって行われる。
【０００９】
或いは、第一の層と第二の層とを有する半導体デバイス内の捕捉電荷を低減させる方法であって、前記方法は、前記第一の層を形成するステップと、堆積ガスおよび希釈ガスを前記第一の層の上に流して、その上に遷移層を形成するステップと、前記遷移層にプラズマ処理を行うステップと、前記第二の層を前記遷移層の上に形成するステップとを含む。堆積ガス及び希釈ガスは、好ましく、それぞれ、トリメチルシラン及びヘリウムである。また、プラズマ処理は、さらに、約５０乃至５００ワットの範囲内、好ましくは、２５０ワットで行われるＮ2Ｏプラズマを含む。第二の層は、好ましく、酸化トリメチルシラン層である。
【００１０】
半導体デバイス内の捕捉電荷を低減させる装置についても開示する。この装置は、第一の絶縁層と、前記第一の絶縁層の上に形成された遷移層と、前記遷移層の上に形成された第二の絶縁層とを備える。遷移層は、前記第一の絶縁層と前記第二の絶縁層との間の接着性を向上させ、前記遷移層は、好ましく、炭化ケイ素系材料で、最も好ましくは、ＳｉＣ：Ｈである。第二の絶縁層は、酸化トリメチルシランである。
【００１１】
本発明に記載の方法及び装置を用いて、堆積材料の層と層との間に捕捉された電荷（即ち、イオン、電子等）の量を低減させることを実現する。このように、係る層から形成されるデバイスの集積性及び品質を向上させる。
【００１２】
【発明の実施の形態】
添付の図面とともに以下の詳細な説明を考察することにより、本発明の教示について、容易に理解できよう。
【００１３】
理解を容易にするために、各図に共通な同一要素は、可能な場合には、同一参照符号を使用して示している。
【００１４】
図４には、本発明に基づく集積回路装置４００が図示されている。集積回路装置４００は、種々の材料から成る複数の層４０３が上に形成されている基板材料４０２（即ち、ＳｉＯ2等の誘電体材料）を備える。（ラインとしても知られる）導電経路、回路デバイス等を作製するように、各種の層は、異なる電気的特性を有している。これらの導電経路が、各種の他のライン、配線及びデバイス（図示せず）を介して、基板上の他のデバイスと接続している。
【００１５】
集積回路を製造するいずれの周知の方法及び装置により、集積回路装置４００を作製するが、好ましくは化学気相堆積法（ＣＶＤ）により作製する。集積回路を製造するＣＶＤ法及び装置については、米国特許第５，８５６，２４０号に開示されており、ここに参照として組み込まれている。図９には、ＣＶＤ法を実行する例示の堆積システム９００が図示されている。液体前駆物質９１８が、前駆物質デリバリシステム９０８から一以上の前駆物質材料移送ライン９２０を介して堆積チャンバ９０２に送られる。即ち、液体前駆物質９１８は気化器９０６で気化されて、キャリアガス９２４と混合して、堆積チャンバ９０２内のシャワーヘッド９２２に送られる。使用可能な堆積チャンバの例は、カリフォルニア州サンタクララにあるアプライドマテリアルズ・インコーポレーテッド（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．）製造のモデルＤｚＸチャンバである。堆積チャンバ９０２は、上に複数の層４０３を形成するのに望ましい基板４０２（即ち、半導体ウェーハ）を保持するための加熱されたサセプタ９１６を含む。気化した前駆物質が加熱された基板４０２と接触する際に、材料が、ＣＶＤ法によって、基板４０２の上に堆積される。係るプロセスは、堆積チャンバ内部でプラズマを用いることにより強化することもでき、より均一な堆積プロセスが得られる。一以上の堆積チャンバ構成要素（即ち、サセプタ９１６又はシャワーヘッド９２２）を、高パワーエネルギー源によって、駆動することにより、プラズマを形成する。例えば、エネルギー源は、サセプタ９１６と接続しているＡＣ電源９２８である。チャンバ９０２および前駆物質デリバリシステム９０８が、プロセル制御システム９０４によって制御される。
【００１６】
プロセスチャンバ９０２は、一組の壁９１４によって画成され、壁は、アイソレータ９１０によって、サセプタ９１６とシャワーヘッド９２２とから電気的に絶縁され、且つ断熱されている。抵抗コイル等の加熱素子９２６からの熱エネルギーが、サセプタ９１６の上面を加熱する。圧力制御ユニット９３０（即ち、真空ポンプ）が、堆積プロセスを促進するために必要なように堆積チャンバの雰囲気を調整する。
【００１７】
図４を再び参照すると、第一の層４０４は、基板４０２の上面に形成された絶縁層で、第一の絶縁体として作用する。絶縁層４０４内部には、チタン、銅、タンタル等の導電材料から成る各種の回路経路又はデバイス４０６がある。共通の平面に堆積されている第一の絶縁層４０４と導電層とが、界面４１０を画成する。遷移層４０７は、界面４１０の上に堆積されている。遷移層４０７の上に堆積されているのは、第二の絶縁層４０８である。典型的には、第二の絶縁層４０８は誘電体材料であるが、第一の誘電体層４０４と同じ材料である必要はない。
【００１８】
遷移層４０７は好ましくは、ｋが低い誘電体材料である。係る材料は、第一の絶縁層４０４との第二の絶縁層４０８の結合を向上させる特性を有している。この所望の作用を達成することが可能な係る材料の一つは、ＢＬＯＫTMである。これは、カリフォルニア州サンタクララにあるアプライドマテリアルズ・インコーポレーテッドの商標である。ＢＬＯＫTMは、Ｂａｒｒｉｅｒ ＬＯｗ Ｋ 誘電体材料を表し、好ましくは、Ｋ＝４．５である。
【００１９】
本発明はまた、第一の絶縁層の上に第二の絶縁層を形成する方法についても含む。即ち、本発明の第一の実施形態については、一連の方法ステップ７００として図７に示されている。この方法は、ステップ７０２から開始してステップ７０４に進み、第一の絶縁層（即ち、酸化物層）を基板材料の上に設ける。前記第一の絶縁層は、例えば、半導体基板４０２の上に形成された、導電経路又は回路デバイスを前記基板上に形成するための層４０４とすることもできる。ステップ７０６では、堆積ガスと希釈ガスと変換ガスとを第一の絶縁層上に流す。堆積ガスと希釈ガスと変換ガスとにより、遷移層を第一の絶縁層の上に形成する。前記遷移層は、例えば、図４に図示されている層４０７である。ステップ７０８では、変換ガス流を段階的に停止する（即ち、ある時間にわたって徐々に止めるか、減少させる）。変換ガスを徐々に停止することで、遷移層と第二の絶縁層との間を適切に結合する可能性を向上させるように、遷移層の特性を徐々にに変化させる。ステップ７１０では、第二の絶縁層を遷移層の上に形成する。第二の酸化物層は例えば、図４に図示されている層４０８である。
【００２０】
上述の方法７００では、堆積ガスはケイ素系材料であって、本発明の好適な実施形態ではトリメチルシラン（３ＭＳ）を用い、希釈ガスは不活性ガスであって、好適な実施形態ではヘリウムを用いる。変換ガスは酸素含有ガスであって、好適な実施形態ではＮ2Ｏを用いる。また、第二の絶縁層はケイ素系絶縁層であって、本発明の好適な実施形態では酸化トリメチルシランを用いる。
【００２１】
上述の第一の絶縁層、遷移層及び第二の絶縁層は、半導体回路装置製造分野の当業者が周知の方法により形成され、物理的気相堆積法（ＰＶＤ）、化学気相堆積法（ＣＶＤ）等の方法が含まれるがこれらに限定されるものではない。本発明の好適な実施形態では、当該層はＣＶＤ法により形成され、特に好ましくは、プラズマ強化ＣＶＤ（ＰＥＶＤ）により形成される。当該方法については、カリフォルニア州サンタクララにあるアプライドマテリアルズ・インコーポレーテッドにより製造販売のＤｘＺチャンバ等の半導体製造チャンバ内で実行することができる。係る方法を実行する条件は以下の通りである。
【００２２】
Ｔ＝３５０℃乃至４００℃、好ましくは３５０℃
圧力 ２乃至２０トル、好ましくは８．７トル
電力 ５０乃至５００ワット、好ましくは２５０ワット
電極の間隔 ３５０乃至６００ミル、好ましくは４３５ミル
変換ガス流量 ５００乃至２５００ｓｃｃｍ、好ましくは１５００ｓｃｃｍ
Ｎ2Ｏ
３ＭＳ流量 ２５乃至５００ｓｃｃｍ
Ｈｅ流量 １００乃至２０００ｓｃｃｍ
図８に図示されている本発明の代替えの実施形態においては、一連の方法ステップ８００を用いて第二の絶縁層を第一の絶縁層の上に形成する。係る方法ステップ８００は、ステップ８０２から開始してステップ８０４に進み、第一の絶縁層を基板上に設ける。ステップ８０６では、堆積および希釈ガス流を第一の絶縁層の上に流して、その上に遷移層を形成する。ステップ８０８では、堆積および希釈ガス流を停止し、遷移層にプラズマ処理を行う。プラズマ処理により、第二の絶縁層の接着性を向上させるように、遷移層の特性を変化させる。ステップ８１０では、第二の絶縁層を遷移層の上に形成し、方法ステップ８００はステップ８１２で終了する。
【００２３】
上述の装置の利点については、図５及び図６を図３と比較することにより理解できる。図５には、開示の方法のいずれかに基づいて形成された半導体デバイスのゲート電圧（Ｖ）対容量（ｐＦ）のグラフが図示されている。即ち、フラットバンド電圧が、図３に示されている未処理（即ち、遷移層がない）デバイスの−５５Ｖと比べて、約−２５Ｖまでに低減されている。図６には、（シランの使用を含む）より最適な条件下で処理されたデバイスの同じ特性を示すグラフである。このデバイスでは、フラットバンド電圧が典型的な許容値である−１５Ｖまで低減された。ゼロに近いフラットバンド電圧が示すことは、以前に実現のものよりも、本発明の界面４１０内に捕捉されている電荷が少ないということである。
このように、集積回路装置４００は、好ましくない設計やスペックから外れた設計に起因する降伏から影響を受けにくい。
【００２４】
本発明の教示を包含する各種の実施形態について、ここに詳細に図示説明してきたが、当業者は、これらの教示を包含する多くの他の様々な実施形態を容易に想到し得よう。
【図面の簡単な説明】
【図１】上に集積回路が形成されている従来技術の半導体基板を示す部分断面図。
【図２】図１の表示領域を示す詳細な断面図。
【図３】図１の集積回路の界面での容量対ゲート電圧の測定値を示すグラフ。
【図４】本発明に基づく、上に集積回路が形成されている半導体基板を示す部分断面図。
【図５】本発明の方法を用いる場合の、図４の集積回路の界面での集積回路の容量対ゲート電圧を示すグラフ。
【図６】本発明の方法による代替えの実施形態を用いる場合の、図４の集積回路の容量対ゲート電圧を示すグラフ。
【図７】本発明の一連の方法ステップを示す図。
【図８】本発明の代替えの実施形態の一連の方法ステップを示す図。
【図９】本発明と共に用いられる堆積システムを示す図。
【符号の説明】
４００…集積回路装置
４０２…基板材料
４０３…複数の層
９００…堆積システム
９０２…堆積チャンバ
９０６…気化器
９０８…前駆物質デリバリシステム
９１６…サセプタ
９１８…液体前駆物質
９２０…前駆物質材料移送ライン
９２２…シャワーヘッド

Claims (8)

  1. 第一の絶縁層と第二の絶縁層とを有する半導体デバイス内の捕捉電荷を低減する方法であって、
    前記第一の絶縁層を設けるステップと、
    堆積ガスと希釈ガスと変換ガスとを前記第一の絶縁層の上に流して、よって、遷移層を形成するステップであって、前記変換ガスが酸素含有ガスである前記ステップと、
    変換ガスの前記流れを段階的に停止する(phasing out)ステップであって、前記変換ガスの段階的な停止中には他の堆積ガスが加えられないステップと、
    酸化物層である前記第二の絶縁層を前記遷移層の上に形成するステップと、
    を含む、方法。
  2. 前記堆積ガスが、トリメチルシランである、請求項１に記載の方法。
  3. 前記希釈ガスが、ヘリウムである、請求項１に記載の方法。
  4. 前記変換ガスが、Ｎ２Ｏである請求項１に記載の方法。
  5. 変換ガスの流れを段階的に停止することが、遷移層の特性を変化させる、請求項１に記載の方法。
  6. 前記遷移層が、化学気相堆積により形成される、請求項１に記載の方法。
  7. 前記遷移層が、プラズマ強化化学気相堆積により形成される、請求項６に記載の方法。
  8. 第一の絶縁層と第二の絶縁層とが、化学気相堆積により形成される請求項１に記載の方法。
JP2000372952A 1999-12-07 2000-12-07 半導体デバイス内の固定電荷を低減する方法 Expired - Fee Related JP4753467B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/457086 1999-12-07
US09/457,086 US6541369B2 (en) 1999-12-07 1999-12-07 Method and apparatus for reducing fixed charges in a semiconductor device

Publications (2)

Publication Number Publication Date
JP2001257206A JP2001257206A (ja) 2001-09-21
JP4753467B2 true JP4753467B2 (ja) 2011-08-24

Family

ID=23815378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000372952A Expired - Fee Related JP4753467B2 (ja) 1999-12-07 2000-12-07 半導体デバイス内の固定電荷を低減する方法

Country Status (6)

Country Link
US (1) US6541369B2 (ja)
EP (1) EP1107302A3 (ja)
JP (1) JP4753467B2 (ja)
KR (1) KR20010062216A (ja)
SG (1) SG97169A1 (ja)
TW (1) TW487990B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794295B1 (en) * 2000-05-26 2004-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method to improve stability and reliability of CVD low K dielectric
US6762132B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Compositions for dissolution of low-K dielectric films, and methods of use
US6913992B2 (en) 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion
US7018469B2 (en) * 2003-09-23 2006-03-28 Micron Technology, Inc. Atomic layer deposition methods of forming silicon dioxide comprising layers
CN101242850B (zh) * 2003-10-09 2013-03-20 太平洋艾瑞有限公司 文冠果的提取物和从提取物分离出的化合物的组成，功能和应用，以及它们的制备方法
US6874363B1 (en) * 2003-10-31 2005-04-05 Honeywell International, Inc. Trapped charge field bias vibrating beam accelerometer
US7030041B2 (en) * 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
CN104141112B (zh) 2008-05-07 2017-09-19 普林斯顿大学理事会 用于电子器件或其他物品上的涂层中的混合层
US11306395B2 (en) * 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484809B1 (en) 1977-12-05 1995-04-18 Plasma Physics Corp Glow discharge method and apparatus and photoreceptor devices made therewith
JPS59128281A (ja) * 1982-12-29 1984-07-24 信越化学工業株式会社 炭化けい素被覆物の製造方法
DE3429899A1 (de) 1983-08-16 1985-03-07 Canon K.K., Tokio/Tokyo Verfahren zur bildung eines abscheidungsfilms
US4557943A (en) 1983-10-31 1985-12-10 Advanced Semiconductor Materials America, Inc. Metal-silicide deposition using plasma-enhanced chemical vapor deposition
US4678679A (en) 1984-06-25 1987-07-07 Energy Conversion Devices, Inc. Continuous deposition of activated process gases
JPH0692635B2 (ja) * 1987-03-02 1994-11-16 株式会社日立製作所 マイクロ波プラズマ薄膜形成装置
JPS63280453A (ja) * 1987-05-13 1988-11-17 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPH0691082B2 (ja) * 1988-10-13 1994-11-14 株式会社東芝 半導体装置の製造方法
JPH02114530A (ja) 1988-10-25 1990-04-26 Mitsubishi Electric Corp 薄膜形成装置
KR100228259B1 (ko) 1990-10-24 1999-11-01 고지마 마따오 박막의 형성방법 및 반도체장치
JPH0548130A (ja) * 1991-08-07 1993-02-26 Canon Inc 半導体装置とその製造方法
JP2648746B2 (ja) * 1991-09-26 1997-09-03 株式会社ジーティシー 絶縁膜形成方法
JPH06232113A (ja) * 1993-02-02 1994-08-19 Fuji Electric Co Ltd 半導体装置用絶縁膜の堆積方法
US5695568A (en) 1993-04-05 1997-12-09 Applied Materials, Inc. Chemical vapor deposition chamber
AU1745695A (en) 1994-06-03 1996-01-04 Materials Research Corporation A method of nitridization of titanium thin films
US5818071A (en) * 1995-02-02 1998-10-06 Dow Corning Corporation Silicon carbide metal diffusion barrier layer
DE19516669A1 (de) * 1995-05-05 1996-11-07 Siemens Ag Verfahren zur Abscheidung einer Siliziumoxidschicht
TW328971B (en) * 1995-10-30 1998-04-01 Dow Corning Method for depositing Si-O containing coatings
US5652166A (en) 1996-01-11 1997-07-29 United Microelectronics Corporation Process for fabricating dual-gate CMOS having in-situ nitrogen-doped polysilicon by rapid thermal chemical vapor deposition
US5741626A (en) * 1996-04-15 1998-04-21 Motorola, Inc. Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC)
FR2751131B1 (fr) 1996-07-09 2001-11-09 Lg Electronics Inc Procede de fabrication d'un dispositif d'affichage a matrice active a cristal liquide et structure du dispositif d'affichage selon ce procede
US6028012A (en) 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
US5943599A (en) * 1997-08-27 1999-08-24 Vanguard International Semiconductor Corporation Method of fabricating a passivation layer for integrated circuits
US6140226A (en) 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6147009A (en) 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
JP2000223485A (ja) * 1999-01-28 2000-08-11 Nec Corp 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
US6541369B2 (en) 2003-04-01
EP1107302A3 (en) 2004-10-27
TW487990B (en) 2002-05-21
US20020081759A1 (en) 2002-06-27
EP1107302A2 (en) 2001-06-13
KR20010062216A (ko) 2001-07-07
JP2001257206A (ja) 2001-09-21
SG97169A1 (en) 2003-07-18

Similar Documents

Publication Publication Date Title
TWI552226B (zh) 用於後段製程金屬化之混合型錳和氮化錳阻障物及其製造方法
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
US20020048969A1 (en) Method of forming film, method of manufacturing semiconductor device, and film forming apparatus
JP3492634B2 (ja) 半導体ウェーハ上のギャップの充填方法
KR20010075566A (ko) 반도체 장치 및 그 제조 방법
JP4242648B2 (ja) 金属イオン拡散バリア層
JP4633348B2 (ja) 積層構造体の形成方法及び絶縁膜の集積方法
US6521300B1 (en) Method of a surface treatment in improving adhesion of an organic polymeric low-k dielectric layer
US20210175075A1 (en) Oxygen radical assisted dielectric film densification
US5472825A (en) Metal interconnect fabrication with dual plasma silicon dioxide deposition and etchback
JP4753467B2 (ja) 半導体デバイス内の固定電荷を低減する方法
KR100433727B1 (ko) 반도체 장치 및 그 제조 방법
KR20220166338A (ko) 유전체 재료 충전 및 처리 방법들
JP2004200203A (ja) 半導体装置及びその製造方法
US6444593B1 (en) Surface treatment of low-K SiOF to prevent metal interaction
US20090102053A1 (en) Metal line stacking structure in semiconductor device and formation method thereof
US7381660B2 (en) Dielectric barrier layer for a copper metallization layer having a varying silicon concentration along its thickness
JP2000174019A (ja) 半導体装置及びその製造方法
KR100571643B1 (ko) 반도체 소자의 제조방법
JPH06163523A (ja) 半導体装置の製造方法
US6281584B1 (en) Integrated circuit with improved adhesion between interfaces of conductive and dielectric surfaces
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
TWI505360B (zh) 用於氟碳化物膜之金屬碳化物阻障層的形成方法
EP1460685A1 (en) Semiconductor device and method of manufacturing the same
KR20000029182A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110524

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees