JPH05109909A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05109909A JPH05109909A JP26582591A JP26582591A JPH05109909A JP H05109909 A JPH05109909 A JP H05109909A JP 26582591 A JP26582591 A JP 26582591A JP 26582591 A JP26582591 A JP 26582591A JP H05109909 A JPH05109909 A JP H05109909A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- stress
- plasma
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】半導体装置の多層金属配線における層間絶縁膜
による応力の影響を小とする。 【構成】アルミニウム配線１２を形成した半導体基板１
１の上に、プラズマＣＶＤ法によりシリコン酸化窒化膜
１３を形成する。次に常圧ＣＶＤ法によるシリコン酸化
膜１４を形成した後、アルミニウム配線による段差を緩
和するため無機ＳＯＧ膜１４を二度にわたって形成し、
エッチバックにより平坦部の無機ＳＯＧ膜を除去する。
最後に、上層絶縁膜としてプラズマＣＶＤ法によりシリ
コン酸化窒化膜１６を形成する。 【効果】層間絶縁膜をその応力を打ち消すような構造に
することにより、ストレスマイグレーションによるアル
ミ欠落やスリット状の配線切れ等の不良の発生を防止で
きる。
による応力の影響を小とする。 【構成】アルミニウム配線１２を形成した半導体基板１
１の上に、プラズマＣＶＤ法によりシリコン酸化窒化膜
１３を形成する。次に常圧ＣＶＤ法によるシリコン酸化
膜１４を形成した後、アルミニウム配線による段差を緩
和するため無機ＳＯＧ膜１４を二度にわたって形成し、
エッチバックにより平坦部の無機ＳＯＧ膜を除去する。
最後に、上層絶縁膜としてプラズマＣＶＤ法によりシリ
コン酸化窒化膜１６を形成する。 【効果】層間絶縁膜をその応力を打ち消すような構造に
することにより、ストレスマイグレーションによるアル
ミ欠落やスリット状の配線切れ等の不良の発生を防止で
きる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置にかかり、特
に多層金属配線間の層間絶縁膜の構造に関する。
に多層金属配線間の層間絶縁膜の構造に関する。
【０００２】
【従来の技術】従来の多層金属配線間の層間絶縁膜構造
は図５に示すように第１層のアルミニウム配線５２を形
成した半導体基板５１上に下層絶縁膜としてプラズマＣ
ＶＤ法（化学気相成長法）によるシリコン酸化窒化膜
（以下、プラズマ酸化窒化膜と呼ぶ）５３と、第１層ア
ルミニウム配線による段差を緩和するため、塗布、焼成
法による無機シリカ膜（以下、無機ＳＯＧ膜と呼ぶ）５
５と、上層絶縁膜としてプラズマ酸化窒化膜５６を有し
ている。ここで無機ＳＯＧ膜５５は反応性イオンエッチ
ングにより平坦部を除去（以下、エッチバックと呼ぶ）
し、段差部のみに用いている。
は図５に示すように第１層のアルミニウム配線５２を形
成した半導体基板５１上に下層絶縁膜としてプラズマＣ
ＶＤ法（化学気相成長法）によるシリコン酸化窒化膜
（以下、プラズマ酸化窒化膜と呼ぶ）５３と、第１層ア
ルミニウム配線による段差を緩和するため、塗布、焼成
法による無機シリカ膜（以下、無機ＳＯＧ膜と呼ぶ）５
５と、上層絶縁膜としてプラズマ酸化窒化膜５６を有し
ている。ここで無機ＳＯＧ膜５５は反応性イオンエッチ
ングにより平坦部を除去（以下、エッチバックと呼ぶ）
し、段差部のみに用いている。
【０００３】なお、下層及び上層絶縁膜として、プラズ
マ酸化窒化膜のかわりにプラズマＣＶＤ法によるシリコ
ン窒化膜（以下、プラズマ窒化膜と呼ぶ）あるいはシリ
コン酸化膜（以下、プラズマ酸化膜と呼ぶ）を用いる場
合もある。
マ酸化窒化膜のかわりにプラズマＣＶＤ法によるシリコ
ン窒化膜（以下、プラズマ窒化膜と呼ぶ）あるいはシリ
コン酸化膜（以下、プラズマ酸化膜と呼ぶ）を用いる場
合もある。
【０００４】
【発明が解決しようとする課題】従来の層間絶縁膜構造
では、絶縁膜として主にプラズマ窒化膜、プラズマ酸化
窒化膜あるいはプラズマ酸化膜を用いているが、これら
の膜は内部に圧縮性応力をもっており、何層にもわたっ
て膜を形成していくと半導体基板及びアルミニウム配線
に大きな力が加わることになる。そのためアルミニウム
配線の一部が欠落する不良が発生したり、さらにひどい
場合にはアルミニウム配線がスリット状に断線するとい
う問題がった。
では、絶縁膜として主にプラズマ窒化膜、プラズマ酸化
窒化膜あるいはプラズマ酸化膜を用いているが、これら
の膜は内部に圧縮性応力をもっており、何層にもわたっ
て膜を形成していくと半導体基板及びアルミニウム配線
に大きな力が加わることになる。そのためアルミニウム
配線の一部が欠落する不良が発生したり、さらにひどい
場合にはアルミニウム配線がスリット状に断線するとい
う問題がった。
【０００５】この問題は絶縁膜としてプラズマ窒化膜を
用いた場合応力が特に大きく顕著であるため、より応力
の小さいプラズマ酸化窒化膜を用いることでこの種の不
良の発生はある程度抑えられるが、完全に抑えるまでに
は至っていない。
用いた場合応力が特に大きく顕著であるため、より応力
の小さいプラズマ酸化窒化膜を用いることでこの種の不
良の発生はある程度抑えられるが、完全に抑えるまでに
は至っていない。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
多層の金属配線層の層間絶縁膜として圧縮性応力をもつ
第一の絶縁膜と引張り応力をもつ第二の絶縁膜を有して
いる。
多層の金属配線層の層間絶縁膜として圧縮性応力をもつ
第一の絶縁膜と引張り応力をもつ第二の絶縁膜を有して
いる。
【０００７】圧縮性応力をもつ第一の絶縁膜と引張り応
力をもつ第二の絶縁膜を適切な厚さで組合わせて用いる
ことにより、アルミニム配線に加わる応力を打ち消すこ
とができる。
力をもつ第二の絶縁膜を適切な厚さで組合わせて用いる
ことにより、アルミニム配線に加わる応力を打ち消すこ
とができる。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の半導体チップの縦断
面図である。
る。図１は本発明の第１の実施例の半導体チップの縦断
面図である。
【０００９】第１層のアルミニウム配線１２を形成した
半導体基板１１の上に、厚さ０．３μｍのプラズマ酸化
窒化膜１３を形成する。次にシラン、酸素ガスを原料と
した常圧においてＣＶＤの常圧ＣＶＤ法で厚さ０．５μ
ｍのシリコン酸化膜（以下、ＣＶＤ酸化膜と呼ぶ）１４
を形成した後、アルミニウム配線による段差を緩和する
ため、無機ＳＯＧ膜１５を形成し、エッチバックにより
平坦部の無機ＳＯＧ膜を除去する。最後に厚さ０．２μ
ｍのプラズマ酸化窒化膜１６を形成し、フォトリソグラ
フィ工程とエッチング工程を経てスルーホールを開口
し、第２層のアルミニウム配線１７を形成する。
半導体基板１１の上に、厚さ０．３μｍのプラズマ酸化
窒化膜１３を形成する。次にシラン、酸素ガスを原料と
した常圧においてＣＶＤの常圧ＣＶＤ法で厚さ０．５μ
ｍのシリコン酸化膜（以下、ＣＶＤ酸化膜と呼ぶ）１４
を形成した後、アルミニウム配線による段差を緩和する
ため、無機ＳＯＧ膜１５を形成し、エッチバックにより
平坦部の無機ＳＯＧ膜を除去する。最後に厚さ０．２μ
ｍのプラズマ酸化窒化膜１６を形成し、フォトリソグラ
フィ工程とエッチング工程を経てスルーホールを開口
し、第２層のアルミニウム配線１７を形成する。
【００１０】図３は層間膜構造による半導体基板が受け
る応力の違いを示したものである。プラズマ酸化窒化膜
は２×１０9 ｄｙｎ／ｃｍ2の大きさの圧縮性応力をも
っているが、無機ＳＯＧ膜の応力は０．５〜１×１０8
ｄｙｎ／ｃｍ2 程度の引張り応力である。従ってプラズ
マ酸化窒化膜の間に無機ＳＯＧ膜をはさんだ層間膜構造
ではお互いの応力を打ち消すことができず、半導体基板
３×１０9 ｄｙｎ／ｃｍ2 の応力を受けることになる。
る応力の違いを示したものである。プラズマ酸化窒化膜
は２×１０9 ｄｙｎ／ｃｍ2の大きさの圧縮性応力をも
っているが、無機ＳＯＧ膜の応力は０．５〜１×１０8
ｄｙｎ／ｃｍ2 程度の引張り応力である。従ってプラズ
マ酸化窒化膜の間に無機ＳＯＧ膜をはさんだ層間膜構造
ではお互いの応力を打ち消すことができず、半導体基板
３×１０9 ｄｙｎ／ｃｍ2 の応力を受けることになる。
【００１１】これに対して、さらにＣＶＤ酸化膜を組合
せて使用した層間膜構造では、２〜３×１０9 ｄｙｎ／
ｃｍ2 の大きさの引張り応力をもつＣＶＤ酸化膜によっ
てプラズマ酸化窒化膜の応力が打ち消され、半導体基板
の受ける応力を０にすることができる。
せて使用した層間膜構造では、２〜３×１０9 ｄｙｎ／
ｃｍ2 の大きさの引張り応力をもつＣＶＤ酸化膜によっ
てプラズマ酸化窒化膜の応力が打ち消され、半導体基板
の受ける応力を０にすることができる。
【００１２】図４は層間膜構造による単位長さ当りのア
ルミ欠落密度の違いを示したものである。プラズマ酸化
窒化膜の間に単に無機ＳＯＧ膜をはさんだ層間膜構造に
比べ、プラズマ酸化窒化膜の応力を相殺するためさらに
ＣＶＤ酸化膜を組合せた構造にすると、アルミ欠落の発
生をなくすことができる。
ルミ欠落密度の違いを示したものである。プラズマ酸化
窒化膜の間に単に無機ＳＯＧ膜をはさんだ層間膜構造に
比べ、プラズマ酸化窒化膜の応力を相殺するためさらに
ＣＶＤ酸化膜を組合せた構造にすると、アルミ欠落の発
生をなくすことができる。
【００１３】図２は本発明の第２の実施例の縦断面図で
ある。
ある。
【００１４】第１層のアルミニウム配線２２を形成した
半導体基板２１の上に厚さ０．１μｍのプラズマ酸化膜
２３を形成する。次にテトラエトキシシラン（ＴＥＯ
Ｓ）とオゾン（Ｏ3 ）を原料とした常圧ＣＶＤ法により
厚さ１．０μｍのシリコン酸化膜（以下、ＴＥＯＳ酸化
膜と呼ぶ）２４した後、アルミニウム配線による段差を
緩和するため、無機ＳＯＧ膜２５を形成し、エッチバッ
クにより平坦部の無機ＳＯＧ膜を除去する。最後に厚さ
０．１μｍのプラズマ酸化膜２６を形成し、フォトリソ
グラフィ工程とエッチング工程を経てスルーホールを開
口し、第２層のアルミニウム配線２７を形成する。この
実施例では、中間層の絶縁膜としてＣＶＤ酸化膜より段
差被覆性に優れるＴＥＯＳ酸化膜を用いているため、配
線間隔の狭い領域ですき間のあくことなく配線間を埋め
ることができ平坦性が向上する。したがって段部での上
層配線の段切れをより抑えることができるという利点が
ある。
半導体基板２１の上に厚さ０．１μｍのプラズマ酸化膜
２３を形成する。次にテトラエトキシシラン（ＴＥＯ
Ｓ）とオゾン（Ｏ3 ）を原料とした常圧ＣＶＤ法により
厚さ１．０μｍのシリコン酸化膜（以下、ＴＥＯＳ酸化
膜と呼ぶ）２４した後、アルミニウム配線による段差を
緩和するため、無機ＳＯＧ膜２５を形成し、エッチバッ
クにより平坦部の無機ＳＯＧ膜を除去する。最後に厚さ
０．１μｍのプラズマ酸化膜２６を形成し、フォトリソ
グラフィ工程とエッチング工程を経てスルーホールを開
口し、第２層のアルミニウム配線２７を形成する。この
実施例では、中間層の絶縁膜としてＣＶＤ酸化膜より段
差被覆性に優れるＴＥＯＳ酸化膜を用いているため、配
線間隔の狭い領域ですき間のあくことなく配線間を埋め
ることができ平坦性が向上する。したがって段部での上
層配線の段切れをより抑えることができるという利点が
ある。
【００１５】第１の実施例では、プラズマ酸化窒化膜は
３×１０9 ｄｙｎ／ｃｍ2 の圧縮性応力を、ＣＶＤ酸化
膜は２〜３×１０9 ｄｙｎ／ｃｍ2 の引張り応力をもっ
ているため、それぞれの膜厚をトータルで同じにしてお
くことによってお互いの応力を打ち消している。
３×１０9 ｄｙｎ／ｃｍ2 の圧縮性応力を、ＣＶＤ酸化
膜は２〜３×１０9 ｄｙｎ／ｃｍ2 の引張り応力をもっ
ているため、それぞれの膜厚をトータルで同じにしてお
くことによってお互いの応力を打ち消している。
【００１６】第２の実施例では、プラズマ酸化膜は１×
１０9 ｄｙｎ／ｃｍ2 の圧縮性応力をもっているのに対
して、ＴＥＯＳ酸化膜は１×１０8 ｄｙｎ／ｃｍ2 程度
の弱い引張り応力しかもっていないため、プラズマ酸化
膜の膜厚を薄くし、ＴＥＯＳ酸化膜の膜厚をその数倍の
膜厚にすることでお互いの応力を緩和している。
１０9 ｄｙｎ／ｃｍ2 の圧縮性応力をもっているのに対
して、ＴＥＯＳ酸化膜は１×１０8 ｄｙｎ／ｃｍ2 程度
の弱い引張り応力しかもっていないため、プラズマ酸化
膜の膜厚を薄くし、ＴＥＯＳ酸化膜の膜厚をその数倍の
膜厚にすることでお互いの応力を緩和している。
【００１７】
【発明の効果】以上説明したように本発明は、層間絶縁
膜を、圧縮性応力をもつ絶縁膜と引張り応力をもつ絶縁
膜がお互いの応力を打ち消すような厚さにして用いるた
め、ストレスマイグレーションによるアルミ欠落やスリ
ット状の配線切れといった不良の発生をなくすことがで
き、信頼性の高い半導体装置を提供することができると
いう効果を有する。
膜を、圧縮性応力をもつ絶縁膜と引張り応力をもつ絶縁
膜がお互いの応力を打ち消すような厚さにして用いるた
め、ストレスマイグレーションによるアルミ欠落やスリ
ット状の配線切れといった不良の発生をなくすことがで
き、信頼性の高い半導体装置を提供することができると
いう効果を有する。
【図１】本発明の第１の実施例を示す縦断面図。
【図２】本発明の第２の実施例を示す縦断面図。
【図３】層間膜構造による半導体基板の受ける応力の違
いを示した図。
いを示した図。
【図４】層間膜構造によるアルミ欠落発生密度を違いを
示した図。
示した図。
【図５】従来の層間膜構造を示す縦断面図。
１１，２１，５１ 半導体基板 １２，２２，５２ 第１層アルミニウム配線 １３，５３ プラズマ酸化窒化膜 ２３ プラズマ酸化膜 １４ 常圧ＣＶＤ酸化膜 ２４ ＴＥＯＳ酸化膜 １５，２５，５５ 無機ＳＯＧ膜 １６，５６ プラズマ酸化窒化膜 ２６ プラズマ酸化膜 １７，２７，５７ 第２層アルミニウム配線
Claims (4)
- 【請求項１】 多層の金属配線層とそれを絶縁分離する
層間絶縁膜とを有する半導体装置において、前記層間絶
縁膜は、半導体基板の応力として圧縮性応力をもつ第一
の絶縁膜と引張り応力をもつ第二の絶縁膜とを有し、第
一及び第二の絶縁膜はお互いの応力を打ち消し合う膜厚
を有することを特徴とする半導体装置。 - 【請求項２】 前記多層の金属配線層は多層のアルミニ
ウム配線層である請求項１に記載の半導体装置。 - 【請求項３】 前記第一の絶縁膜はプラズマ酸化窒化膜
であり、前記第二の絶縁膜としてシランと酸素ガスを原
料として常圧下のＣＶＤ法で形成したシリコン酸化膜で
ある請求項１もしくは請求項２に記載の半導体装置。 - 【請求項４】 前記第一の絶縁膜はプラズマ酸化膜であ
り、前記第二の絶縁膜はテトラエトキシシランとオゾン
を原料とし常圧下のＣＶＤ法で形成したシリコン酸化膜
である請求項１もしくは請求項２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26582591A JPH05109909A (ja) | 1991-10-15 | 1991-10-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26582591A JPH05109909A (ja) | 1991-10-15 | 1991-10-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109909A true JPH05109909A (ja) | 1993-04-30 |
Family
ID=17422582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26582591A Pending JPH05109909A (ja) | 1991-10-15 | 1991-10-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109909A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990081277A (ko) * | 1998-04-28 | 1999-11-15 | 윤종용 | 절연막의 응력 제어 방법 |
-
1991
- 1991-10-15 JP JP26582591A patent/JPH05109909A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990081277A (ko) * | 1998-04-28 | 1999-11-15 | 윤종용 | 절연막의 응력 제어 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6388328B1 (en) | Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system | |
| JPH01235254A (ja) | 半導体装置及びその製造方法 | |
| JPH09186146A (ja) | 半導体装置およびその製造方法 | |
| US5716888A (en) | Stress released VLSI structure by void formation | |
| JPH05109909A (ja) | 半導体装置 | |
| JPH056890A (ja) | パツシベーシヨン多層膜を備えた半導体装置及びその製造方法 | |
| JPH05102326A (ja) | 半導体装置 | |
| JPH0499049A (ja) | 半導体装置 | |
| JPH07147281A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0689893A (ja) | 半導体装置 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH03105923A (ja) | 多層配線 | |
| JP2820281B2 (ja) | 半導体素子のＡ▲ｌ▼多層配線構造 | |
| KR100250731B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| JPH0236534A (ja) | 半導体装置 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPH056939A (ja) | 半導体装置の製造方法 | |
| JPH10326829A (ja) | 半導体装置及びその製造方法 | |
| JPH0547744A (ja) | 半導体装置の製造方法 | |
| JPH09148321A (ja) | 半導体装置およびその製造方法 | |
| JPS62108542A (ja) | 半導体装置の製造方法 | |
| JPH0122984B2 (ja) | ||
| JPH06151415A (ja) | 半導体装置の製造方法 | |
| JPH0324784B2 (ja) | ||
| JPH11260916A (ja) | 半導体装置及びその製造方法 |