JPH0499049A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0499049A
JPH0499049A JP20867290A JP20867290A JPH0499049A JP H0499049 A JPH0499049 A JP H0499049A JP 20867290 A JP20867290 A JP 20867290A JP 20867290 A JP20867290 A JP 20867290A JP H0499049 A JPH0499049 A JP H0499049A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
layer
interlayer insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20867290A
Other languages
English (en)
Inventor
Yasutsugu Suzuki
康嗣 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP20867290A priority Critical patent/JPH0499049A/ja
Publication of JPH0499049A publication Critical patent/JPH0499049A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層配線を有する半導体装置に関する。
〔従来技術〕
半導体装置の多層配線の間に介在される層間絶縁膜には
優れた表面被覆性、耐湿性、耐アルカリイオン性、良好
な密着性が要求される。
従来の半導体装置には、シリコン酸化膜、このシリコン
酸化膜にリンを添加したリンガラス膜、そしてプラズマ
CVD法で形成されるシリコン窒化膜を層間絶縁膜とす
るものが知られている。
シリコン酸化膜はその比誘電率(約4)が小さいので多
層配線の層間絶縁膜として使用されてきたが、耐湿性、
耐アルカリイオン性が低いという短所を有する。
また、シリコン酸化膜にリンを添加したリンガラス膜は
シリコン酸化膜よりも耐アルカリイオン性は高いが、耐
湿性が低いという短所を有する。
さらに、シリコン窒化膜は耐湿性、耐アルカリイオン性
ともに優れ、低温形成が可能であり、段差被覆性が良好
であるという長所を有するが、比誘電率がシリコン酸化
膜の値より大きく、シリコン酸化膜との密着性が悪いと
いう短所を有する。
そこで、これらの短所を解決する層間絶縁膜として、下
層にシリコン、ボロンおよび窒素を生成分とする薄膜、
上層としてシリコン窒化膜を使用した積層構造のものが
考えられている(特開昭63−120444)。
〔発明が解決しようとする課題〕
しかし、上記積層構造の層間絶縁膜を用いた半導体装置
において、BN薄膜は1400℃程度の高温常圧CVD
法で形成した場合でも吸湿性を有することが知られてい
る。
また、上層のシリコン窒化膜により耐吸湿性、耐アルカ
リイオン性を持たせることができるが、下層のシリコン
、ボロンおよび窒素を主成分とする薄膜はプラズマCV
D法で形成されるため、良好な段差被覆形状を得られに
くい。
さらに、BNや5iBNにおいて、低誘電率を実現する
ためにボロンを過剰にすると、ボロンの原料ガスである
BHやBCI  、あるいはシリコンの原料ガスである
S iH4の未完全な分解種に起因すると思われる膜の
剥離、分解などの経時変化が生じる。
そこで本発明は、耐吸湿性、段差被覆形状に優れ、配線
間容量か低い半導体装置を提供することを目的とする。
〔課題を解決するための手段〕
上記課題を達成する為、本発明は多層配線を有する半導
体装置であって、上記多層配線の層間絶縁膜がボロン、
カーボン、窒素を主成分とする層で構成されていること
を特徴とする。
上記層間絶縁膜は、ボロン、カーボン、窒素を主成分と
する1層を含む複数層であってもよい。
〔作用〕
本発明に係る半導体装置は、ボロン、カーボン、窒素を
主成分とする単層層間絶縁膜、あるいは層間絶縁膜の一
部としてボロン、カーボン、窒素を主成分とする層を積
層または挿入しているので、耐吸湿性が向上し、配線間
の容量が増加しない。
〔実施例〕
以下、この発明の一実施例に係る半導体装置を添附図面
に基づき説明する。なお、説明において同一要素には同
一符号を使用し、重複する説明は省略する。
第1図は実施例に係る多数配線を有する半導体装置の一
部の断面構造を示す。半導体基板1を覆う絶縁膜2の上
面には、アルミニウム層3により第1配線が形成されて
いる。このアルミニウム層3はSiO膜4で覆われてお
り、表面の段差を緩和するためにSOG膜5が形成され
ている。さらに、S OG (Spin On Gla
ss )膜5により平坦化された表面にSiO膜6が形
成されており、その上面にはBCN  膜7が形成され
ている。
y このBCN  膜7の上面に、アルミニウム層等y で第2の配線が形成される。
第1配線のアルミニウム層3の表面を覆うSiO膜4は
、S iHN 20を用いたプラズマCVD法により例
えば1500オングストロームで形成され、SOG膜5
は回転塗布後の加熱処理により表面の平坦度の高いもの
が形成される。段差上の5OGII!lI5はエッチバ
ック法で除去でき、SiO膜6は再びS iHN 20
を用いたブラズマCVD法により例えば1000オンダ
ストロームで形成できる。
このように、SiO膜6は段差被覆性が優れた平坦な表
面上に形成され、その上にBCNy 膜7が積層されている。ここで、SiOは比誘電率は低
いが耐吸湿性に劣るという短所を有する。
一方、BCN  膜は比誘電率はSiO程度にx   
 y                       
 x小さくすることができ(特開昭6O−299402
)、耐吸湿性に優れているという長所を有する。
そこで、BCN  膜7をSiO膜6の上に配x   
y               x置することにより
、SiO膜6およびSOG膜5による水分の吸湿を防止
することができる。
なお、上記実施例ではSiO膜6とBCxN 膜7の2
層構造が層間絶縁膜として表面に形成された半導体装置
を説明したが、複数層におけるボロン、カーボン、窒素
を主成分とする層との組合わせは上記組合せに限定され
るものではない。
例えば、段差被覆性に優れた絶縁膜(特に酸化膜)の上
にBCN  層を積層する場合、あるいy は段差被覆性が良好となる堆積条件を用いて形成する場
合には、層間絶縁膜を単層で構成することができる。こ
の場合、配線容量は低く、良好な段差被覆形状を有する
半導体装置になる。
また、SiO膜6の代わりに、リンガラス膜又は/及び
シリコン窒化膜を使用することができる。
例えば、BCN  膜とリンガラス膜を併用しy た場合には、BCN  膜をリンガラス膜の下にy 積層することによりリンガラス膜における良好な耐アル
カリイオン性のため、BCN  膜のみをy 層間絶縁膜とする半導体装置より、全体として半導体装
置の耐アルカリイオン性を向上することができる。
また、BCN  膜とシリコン窒化膜を併用しy た場合にはBCN  膜の低い比誘電率のため、y 半導体装置の配線間容量を大きく低減することができる
さらに、BCN  膜、シリコン酸化膜およびy シリコン窒化膜を併用した場合、上述したリンガラス膜
およびBCN  膜の性質により、半導体y 装置の耐アルカリイオン性の改善、配線間容量の低減化
を図ることができる。
第2図は、本実施例に係る半導体装置に用いられた層間
絶縁膜の吸湿性に関する実験結果であり、半導体装置の
表面にプラズマ酸化膜およびBC工N 膜を堆積させ、
堆積直後と、約3か月間空気中に放置した後の赤外吸収
スペクトルの差スペクトルを示すグラフである。
この実験では、Si基板上に形成された膜厚的0.8μ
mのプラズマ酸化膜と、この上に膜厚的0.2μmで堆
積させたBCN  膜を用いた。
y プラズマ酸化膜は、アルミニウム層で配線を形成した後
、S iHN 20系混合ガスを用いたプラズマCVD
法により堆積した。また、BCxN 膜は、基板温度3
50℃、RFパワー100W1圧力2 Torr、各ガ
ス流mB2H6(95%のAr希釈)/CH/N  /
H2が20/30/20 / 50 (sees)の条
件下で堆積した。
このグラフから約3か月の間、空気中に放置したにも拘
らず、吸湿および膜中の未分解種による崩壊に起因する
経時変化は認められなかった。
また、上記条件で形成したBCN  膜の比誘y 電率は約4.5と低く、シリコン酸化膜とほぼ同程度の
値を示した。
なお、上記実施例では層間絶縁膜の一例としてBCN 
 膜を使用したが、膜にはボロン、カーy ボン、窒素以外の物質が含まれていてもよい。
また、耐アルカリイオン性に優れた材料として、PSG
にボロンを添加したBPSGを併用することにより、半
導体装置の耐アルカリイオン性を向上することができる
〔発明の効果〕
本発明におけるボロン、カーボン、窒素を主成分とする
層間絶縁膜はシリコン酸化膜とほぼ同等の比誘電率を有
し、かつ耐湿性、化学的安定性に優れている。そのため
、そのものを単独で段差被覆形状が良好となる条件で堆
積させるか、あるいは段差被覆特性の優れた下層膜上に
積層あるいは挿入することにより、配線間容量が低くな
り、配線間で信号が漏洩しない半導体装置を得ることが
できる。
また、上記層間絶縁膜の性質から、耐吸湿性、段差被覆
形状に優れた半導体装置を得ることができる。
さらに、上記層間絶縁膜の一部に、耐アルカリイオン性
等、ボロン、カーボン、窒素を主成分とする層間絶縁膜
よりも優れた特性を有する膜を含めることにより、全体
として半導体装置の特性を向上させることができる。
【図面の簡単な説明】
第1図は本発明の一実施例に係る層間絶縁膜を含む半導
体装置の一部の断面構造を示す図、第2図は本実施例に
係る半導体装置が含む多層配線の層間絶縁膜の吸湿性に
関する実験結果を示すグラフである。

Claims (1)

  1. 【特許請求の範囲】 1、多層配線を有する半導体装置であって、前記多層配
    線の層間絶縁膜が、ボロン、カーボン、窒素を主成分と
    する層で構成されていることを特徴とする半導体装置。 2、前記層間絶縁膜が複数層で構成され、その一部にボ
    ロン、カーボン、窒素を主成分とする層を含んでいるこ
    とを特徴とする請求項1記載の半導体装置。
JP20867290A 1990-08-06 1990-08-06 半導体装置 Pending JPH0499049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20867290A JPH0499049A (ja) 1990-08-06 1990-08-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20867290A JPH0499049A (ja) 1990-08-06 1990-08-06 半導体装置

Publications (1)

Publication Number Publication Date
JPH0499049A true JPH0499049A (ja) 1992-03-31

Family

ID=16560149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20867290A Pending JPH0499049A (ja) 1990-08-06 1990-08-06 半導体装置

Country Status (1)

Country Link
JP (1) JPH0499049A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313335A (ja) * 2000-02-25 2001-11-09 Takashi Sugino 半導体装置
JP2002289617A (ja) * 2001-03-28 2002-10-04 Mitsubishi Heavy Ind Ltd 集積回路構造
JP2002289616A (ja) * 2001-03-28 2002-10-04 Mitsubishi Heavy Ind Ltd 成膜方法及び成膜装置
WO2002080260A1 (fr) * 2001-03-28 2002-10-10 Kabushiki Kaisha Watanabe Shoko Procede et dispositif de depot, couche isolante et circuit integre a semi-conducteur
WO2003005432A1 (fr) * 2001-07-05 2003-01-16 Kabushiki Kaisha Watanabe Shoko Procede et appareil de formation de film a basse constante dielectrique et dispositif electronique utilisant ce film
WO2003023842A1 (fr) * 2001-09-10 2003-03-20 Kabushiki Kaisha Watanabe Shoko Procede et dispositif de fabrication d'un film a permittivite faible et appareil electronique faisant intervenir ce film

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6337637A (ja) * 1986-08-01 1988-02-18 Fujitsu Ltd 多層配線構造の半導体装置および製法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6337637A (ja) * 1986-08-01 1988-02-18 Fujitsu Ltd 多層配線構造の半導体装置および製法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313335A (ja) * 2000-02-25 2001-11-09 Takashi Sugino 半導体装置
JP4574821B2 (ja) * 2000-02-25 2010-11-04 隆 杉野 半導体装置及び薄膜
JP2002289617A (ja) * 2001-03-28 2002-10-04 Mitsubishi Heavy Ind Ltd 集積回路構造
JP2002289616A (ja) * 2001-03-28 2002-10-04 Mitsubishi Heavy Ind Ltd 成膜方法及び成膜装置
WO2002080258A1 (fr) * 2001-03-28 2002-10-10 Mitsubishi Heavy Industries, Ltd. Structure de circuit integre
WO2002080260A1 (fr) * 2001-03-28 2002-10-10 Kabushiki Kaisha Watanabe Shoko Procede et dispositif de depot, couche isolante et circuit integre a semi-conducteur
KR100870172B1 (ko) * 2001-03-28 2008-11-25 가부시키가이샤 와타나베 쇼코 막형성 방법 및 막형성 장치와 절연막 및 반도체 집적회로
WO2003005432A1 (fr) * 2001-07-05 2003-01-16 Kabushiki Kaisha Watanabe Shoko Procede et appareil de formation de film a basse constante dielectrique et dispositif electronique utilisant ce film
JP2008187186A (ja) * 2001-07-05 2008-08-14 Watanabe Shoko:Kk 低誘電率膜の成膜装置
WO2003023842A1 (fr) * 2001-09-10 2003-03-20 Kabushiki Kaisha Watanabe Shoko Procede et dispositif de fabrication d'un film a permittivite faible et appareil electronique faisant intervenir ce film

Similar Documents

Publication Publication Date Title
US5721156A (en) Method of manufacturing a semiconductor device with a planarized integrated circuit
US6174808B1 (en) Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS
US20060292774A1 (en) Method for preventing metal line bridging in a semiconductor device
JPH0499049A (ja) 半導体装置
US5650359A (en) Composite dielectric passivation of high density circuits
JPH06302704A (ja) 半導体装置
US5888910A (en) Method for forming interlayer insulating film of semiconductor devices
JP3396791B2 (ja) 絶縁膜の形成方法
JP3789501B2 (ja) 半導体装置に用いられる絶縁膜構造の製造方法
JP2830604B2 (ja) 半導体装置の製造方法
JP2002289609A (ja) 半導体装置及びその製造方法
JP3158835B2 (ja) 半導体装置とその製造方法
KR100212009B1 (ko) 반도체 소자의 금속배선 보호막 형성방법
JP2908200B2 (ja) 半導体装置の製造方法
JP2629587B2 (ja) 半導体装置の製造方法
JPH0547744A (ja) 半導体装置の製造方法
KR100588636B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR100197766B1 (ko) 반도체장치의 제조방법
JPH03159124A (ja) 半導体装置の製造方法
JPH07221176A (ja) 半導体装置の製造方法
JPS6150378B2 (ja)
JPH04152656A (ja) 半導体装置,およびその製造方法
KR100640534B1 (ko) 반도체 소자의 금속 배선간 절연막 구조 및 그 형성 방법
JPH0669200A (ja) 半導体装置の製造方法
KR100244431B1 (ko) 반도체 장치의 금속층간 절연막 형성방법