JP2002289617A - 集積回路構造 - Google Patents

集積回路構造

Info

Publication number
JP2002289617A
JP2002289617A JP2001093501A JP2001093501A JP2002289617A JP 2002289617 A JP2002289617 A JP 2002289617A JP 2001093501 A JP2001093501 A JP 2001093501A JP 2001093501 A JP2001093501 A JP 2001093501A JP 2002289617 A JP2002289617 A JP 2002289617A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
gas
integrated circuit
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001093501A
Other languages
English (en)
Inventor
Hitoshi Sakamoto
仁志 坂本
Noriaki Ueda
憲照 上田
Takashi Sugino
隆 杉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP2001093501A priority Critical patent/JP2002289617A/ja
Priority to TW091106144A priority patent/TW559897B/zh
Priority to KR1020027016106A priority patent/KR20030007724A/ko
Priority to PCT/JP2002/003073 priority patent/WO2002080258A1/ja
Publication of JP2002289617A publication Critical patent/JP2002289617A/ja
Priority to US10/472,462 priority patent/US20040094840A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 低比誘電率化を達成した集積回路構造とす
る。 【解決手段】 有機塗布膜もしくはポーラス膜からなる
低比誘電率の層間絶縁膜３３の間に窒化ホウ素膜を保護
膜３４として備えて層間絶縁多層膜を形成し、低比誘電
率の層間絶縁膜３４と機械的・化学的耐性に優れ、熱伝
導性の高い低比誘電率の窒化ホウ素膜を組み合わせて、
密着性や耐吸湿性を維持した状態で、低比誘電率化を達
成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路構造に関
し、低比誘電率化を企図したものである。
【０００２】
【従来の技術】従来、集積回路においては、層間絶縁膜
としてプラズマＣＶＤ(Chemical Vapor Deposition) 法
によるシリコン酸化膜（SiO2膜）が用いられていた。し
かし、トランジスタの高集積化やスイッチング動作の高
速化のため、配線間の容量による損失が問題となってき
ている。この解消のためには、層間絶縁膜の低比誘電率
化が必要であり、より低比誘電率の層間絶縁膜が求めら
れている。このような状況で、層間絶縁膜として低比誘
電率の有機塗布膜やポーラス膜（例えば有機系ケイ素の
膜やアルモファスカーボンにフッ素を添加した膜）が用
いられている。
【０００３】従来の層間絶縁膜においては、極めて低比
誘電率（比誘電率κが2.5 以下）にすることも可能では
ある。しかし、機械的・化学的耐性や熱伝導性の点で問
題があり、また、膜の密着性にも問題があるとともに、
密度の点で耐吸湿性に問題があった。このため、集積回
路構造における低比誘電率化は実現されていないのが現
状であった。
【発明が解決しようとする課題】
【０００４】本発明は上記状況に鑑みてなされたもの
で、低比誘電率化が達成できる集積回路構造を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明の集積回路構造は、層間絶縁膜の間に窒化ホウ
素膜を保護膜として備えて層間絶縁多層膜を形成したこ
とを特徴とする。また、上記目的を達成するための本発
明の集積回路構造は、層間絶縁膜の間に炭窒化ホウ素膜
を保護膜として備えて層間絶縁多層膜を形成したことを
特徴とする。そして、層間絶縁膜は比誘電率κがκ<2.2
の有機塗布膜もしくはポーラス膜であることを特徴とす
る。
【０００６】窒化ホウ素膜の保護膜は、プラズマにより
窒素ガスを主に励起した後に水素ガス希釈のジボランガ
スと混合させて反応させ、成膜されることが好ましい。
また、窒化ホウ素膜の保護膜は、プラズマにより窒素ガ
スを主に励起した後に水素ガスをキャリアガスとした塩
化ホウ素ガスと混合させて反応させ、成膜されることが
好ましい。
【０００７】炭窒化ホウ素膜の保護膜は、プラズマによ
り窒素ガスを主に励起した後に水素ガス希釈のジボラン
ガス及び有機系ガスもしくは炭化水素系ガスを混合させ
て反応させ、成膜されることが好ましい。また、炭窒化
ホウ素膜の保護膜は、プラズマにより窒素ガスを主に励
起した後に水素ガスをキャリアガスとした塩化ホウ素ガ
ス及び有機系ガスもしくは炭化水素系ガスを混合させて
反応させ、成膜されることが好ましい。
【０００８】
【発明の実施の形態】図１には本発明の一実施形態例に
係る集積回路構造を表す概略断面を示してある。
【０００９】図に示すように、集積回路構造としての高
集積回路（ＬＳＩ）では、トランジスタ３１の高集積化
やスイッチング動作の高速化のため、配線３２間の容量
による損失を解消することが行われている。このため、
製造プロセスにおける配線３２間の層間絶縁膜３３に
は、低比誘電率（比誘電率κがκ<2.2）の膜が用いられ
るようになっている。層間絶縁膜３３としては、低比誘
電率の有機塗布膜やポーラス膜が用いられている。
【００１０】そして、層間絶縁膜３３の間に、保護膜３
４として窒化ホウ素（ＢＮ）膜もしくは炭窒化ホウ素
（ＢＮＣ）膜が成膜されて層間絶縁多層膜が形成されて
いる。有機塗布膜やポーラス膜の層間絶縁膜３３は、低
比誘電率であっても、機械的・化学的耐性や熱伝導性の
点で問題があった。このため、機械的・化学的耐性に優
れ、熱伝導性の高い低比誘電率のＢＮ膜もしくはＢＮＣ
膜を保護膜３４として備えることにより、密着性や耐吸
湿性を維持した状態で、加工条件が厳しくなるＬＳＩプ
ロセスに適合した層間絶縁膜３３の要求に応えることが
可能になる。従って、低比誘電率化が達成できる集積回
路構造とすることが可能になる。
【００１１】保護膜３４としてＢＮ膜もしくはＢＮＣ膜
を成膜する装置を図２に基づいて説明する。図２にはＢ
Ｎ膜もしくはＢＮＣ膜を成膜するプラズマＣＶＤ装置の
概略側面を示してある。
【００１２】図に示すように、円筒状の容器１内には成
膜室２が形成され、容器１の上部には円形の天井板３が
設けられている。容器１の中心における成膜室２には基
板保持部としての静電チャック４が備えられ、静電チャ
ック４には静電チャック用直流電源５が接続されて半導
体の基板６が静電的に吸着保持される。
【００１３】天井板３の上には、例えば、円形リング状
の高周波アンテナ７が配置され、高周波アンテナ７には
整合器８を介して高周波電源９が接続されている。高周
波アンテナ７に電力を供給することにより電磁波が容器
１の成膜室２に入射する。容器１内に入射された電磁波
は、成膜室２内のガスをイオン化してプラズマ１０を発
生させる。
【００１４】容器１には成膜室２内に窒素ガス（N2ガ
ス）１１（>99.999 ％) を導入する窒素ガスノズル１２
が設けられ、窒素ガスノズル１２の下方側の成膜室２内
に原料ガス１３を導入する原料ガスノズル１４が設けら
れている。
【００１５】保護膜３４としてＢＮ膜を成膜する場合、
原料ガス１３としては、水素（H2）ガスで希釈された
（B2H6）ガス（１％から５％）、もしくは、H2ガスをキ
ャリアガスとした塩化ホウ素（BCl3：>99.999 ％）ガス
が導入される。
【００１６】保護膜３４としてＢＮＣ膜を成膜する場
合、原料ガス１３としては、水素（H2）ガスで希釈され
た（B2H6）ガス（１％から５％）及び有機系ガス（例え
ば、テトラエトキシシラン(Si(O-C2H5)4：以下TEOSと称
する、エタノール、アセトン等) ガス、もしくは、炭化
水素系ガス（例えば、CH4, C2H6, C2H4, C2H2 ）が導入
される。または、原料ガス１３としては、H2ガスをキャ
リアガスとしたBCl3ガス及び有機系ガス（例えば、TEO
S、エタノール、アセトン等) ガス、もしくは、炭化水
素系ガス（例えば、CH4, C2H6, C2H4, C2H2 ）が導入さ
れる。
【００１７】プラズマＣＶＤ装置では、窒素ガスノズル
１２からN2ガス１１が所定流量で導入され、原料ガスノ
ズル１４から原料ガス１３が所定流量で導入される。高
周波電源９から高周波アンテナ７に電力を供給して整合
器８を通して高周波を印加することにより、成膜室２内
で主にN2ガス１１が励起されてプラズマ状態となり、N2
ガス１１が励起された後、原料ガス１３と混合されて反
応し、ＢＮ膜もしくはＢＮＣ膜が成膜される。
【００１８】尚、有機塗布膜やポーラス膜の層間絶縁膜
３３と保護膜３４に対して電圧−容量測定を行った結
果、比誘電率κ＜2.2 が得られたことが確認されてい
る。
【００１９】
【発明の効果】本発明の集積回路構造は、層間絶縁膜の
間に窒化ホウ素膜を保護膜として備えて層間絶縁多層膜
を形成したので、低比誘電率の層間絶縁膜と機械的・化
学的耐性に優れ、熱伝導性の高い低比誘電率の窒化ホウ
素膜を組み合わせて、密着性や耐吸湿性を維持した状態
で、低比誘電率化が達成できる。この結果、加工条件が
厳しくなる集積回路プロセスに適合した層間絶縁多層膜
の要求に応えることが可能になる。
【００２０】また、本発明の集積回路構造は、層間絶縁
膜の間に炭窒化ホウ素膜を保護膜として備えて層間絶縁
多層膜を形成したので、低比誘電率の層間絶縁膜と機械
的・化学的耐性に優れ、熱伝導性の高い低比誘電率の炭
窒化ホウ素膜を組み合わせて、密着性や耐吸湿性を維持
した状態で、低比誘電率化が達成できる。この結果、加
工条件が厳しくなる集積回路プロセスに適合した層間絶
縁多層膜の要求に応えることが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施形態例に係る集積回路構造を表
す概略断面図。
【図２】ＢＮ膜もしくはＢＮＣ膜を成膜するプラズマＣ
ＶＤ装置の概略側面図。
【符号の説明】
１ 容器 ２ 成膜室 ３ 天井板 ４ 静電チャック ５ 静電チャック用直流電源 ６ 基板 ７ 高周波アンテナ ８ 整合器 ９ 高周波電源 １０ プラズマ １１ 窒素（N2）ガス １２ 窒素ガスノズル １３ 原料ガス １４ 原料ガスノズル ３１ トランジスタ ３２ 配線 ３３ 層間絶縁膜 ３４ 保護膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上田 憲照 兵庫県神戸市兵庫区和田崎町一丁目１番１ 号 三菱重工業株式会社神戸造船所内 (72)発明者 杉野 隆 大阪府豊中市上新田３−４−１−322 Ｆターム(参考） 4K030 AA03 AA06 AA07 AA09 AA17 BA39 BA41 BA49 BB00 BB12 FA04 LA15 5F033 RR05 RR25 RR29 SS01 SS04 SS15 TT01 XX24 5F045 AA08 AB31 AC15 BB16 BB17 CB05 DC63 DP04 EB02 EF08 EH02 EH12 5F058 BA20 BD02 BD09 BD18 BF07 BF22 BF25 BF26

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 層間絶縁膜の間に窒化ホウ素膜を保護膜
    として備えて層間絶縁多層膜を形成したことを特徴とす
    る集積回路構造。
  2. 【請求項２】 層間絶縁膜の間に炭窒化ホウ素膜を保護
    膜として備えて層間絶縁多層膜を形成したことを特徴と
    する集積回路構造。
  3. 【請求項３】 請求項１もしくは請求項２において、層
    間絶縁膜は比誘電率κがκ<2.2の有機塗布膜もしくはポ
    ーラス膜であることを特徴とする集積回路構造。
JP2001093501A 2001-03-28 2001-03-28 集積回路構造 Pending JP2002289617A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001093501A JP2002289617A (ja) 2001-03-28 2001-03-28 集積回路構造
TW091106144A TW559897B (en) 2001-03-28 2002-03-28 Integrated circuit structure
KR1020027016106A KR20030007724A (ko) 2001-03-28 2002-03-28 집적 회로 구조
PCT/JP2002/003073 WO2002080258A1 (fr) 2001-03-28 2002-03-28 Structure de circuit integre
US10/472,462 US20040094840A1 (en) 2001-03-28 2003-03-28 Integrated circuit structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001093501A JP2002289617A (ja) 2001-03-28 2001-03-28 集積回路構造

Publications (1)

Publication Number Publication Date
JP2002289617A true JP2002289617A (ja) 2002-10-04

Family

ID=18947831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001093501A Pending JP2002289617A (ja) 2001-03-28 2001-03-28 集積回路構造

Country Status (5)

Country Link
US (1) US20040094840A1 (ja)
JP (1) JP2002289617A (ja)
KR (1) KR20030007724A (ja)
TW (1) TW559897B (ja)
WO (1) WO2002080258A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170148B2 (en) * 2003-07-02 2007-01-30 Analog Devices, Inc. Semi-fusible link system for a multi-layer integrated circuit and method of making same
US7469152B2 (en) * 2004-11-30 2008-12-23 The Regents Of The University Of California Method and apparatus for an adaptive multiple-input multiple-output (MIMO) wireless communications systems
EP1746293A1 (en) * 2005-07-20 2007-01-24 Joseph Talpe Fixing device for hollow frames and plate surfaces
US7510323B2 (en) * 2006-03-14 2009-03-31 International Business Machines Corporation Multi-layered thermal sensor for integrated circuits and other layered structures
DE102019120692A1 (de) * 2019-07-31 2021-02-04 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0499049A (ja) * 1990-08-06 1992-03-31 Kawasaki Steel Corp 半導体装置
JP2000313612A (ja) * 1999-04-28 2000-11-14 Asahi Chem Ind Co Ltd 絶縁薄膜製造用組成物
JP2001015595A (ja) * 1999-06-29 2001-01-19 Mitsubishi Electric Corp 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309956B1 (en) * 1997-09-30 2001-10-30 Intel Corporation Fabricating low K dielectric interconnect systems by using dummy structures to enhance process
US6232235B1 (en) * 1998-06-03 2001-05-15 Motorola, Inc. Method of forming a semiconductor device
US6127258A (en) * 1998-06-25 2000-10-03 Motorola Inc. Method for forming a semiconductor device
JP2000133710A (ja) * 1998-10-26 2000-05-12 Tokyo Electron Ltd 半導体装置及びその製造方法
US6037668A (en) * 1998-11-13 2000-03-14 Motorola, Inc. Integrated circuit having a support structure
US6391082B1 (en) * 1999-07-02 2002-05-21 Holl Technologies Company Composites of powdered fillers and polymer matrix
US6165891A (en) * 1999-11-22 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer
US6372636B1 (en) * 2000-06-05 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
TW521386B (en) * 2000-06-28 2003-02-21 Mitsubishi Heavy Ind Ltd Hexagonal boron nitride film with low dielectric constant, layer dielectric film and method of production thereof, and plasma CVD apparatus
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
EP1372188A1 (en) * 2001-02-28 2003-12-17 Kabushiki Kaisha Watanabe Shoko Solid-state device and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0499049A (ja) * 1990-08-06 1992-03-31 Kawasaki Steel Corp 半導体装置
JP2000313612A (ja) * 1999-04-28 2000-11-14 Asahi Chem Ind Co Ltd 絶縁薄膜製造用組成物
JP2001015595A (ja) * 1999-06-29 2001-01-19 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
WO2002080258A9 (fr) 2003-03-06
WO2002080258A1 (fr) 2002-10-10
US20040094840A1 (en) 2004-05-20
KR20030007724A (ko) 2003-01-23
TW559897B (en) 2003-11-01

Similar Documents

Publication Publication Date Title
JP5013353B2 (ja) 成膜方法及び成膜装置
CN101899651B (zh) 用于应力SiN薄膜的氨基乙烯基硅烷前体
EP1167291B1 (en) Hexagonal boron nitride film with low dielectric constant, layer dielectric film and method of production thereof, and plasma CVD apparatus
CN101886255B (zh) 使用含氮前体的介电阻挡层沉积
KR20010106215A (ko) 반도체 장치 및 그 제조 방법
CN101495674A (zh) 多孔质绝缘膜的形成方法
JP4986625B2 (ja) 膜の製造方法および当該方法で製造された膜を用いた半導体装置
TWI476294B (zh) 利用微波電漿沉積介電膜之方法
KR100870172B1 (ko) 막형성 방법 및 막형성 장치와 절연막 및 반도체 집적회로
JP2001332550A (ja) 半導体装置及びその製造方法
JP2002289617A (ja) 集積回路構造
JP2003174029A (ja) 半導体装置の製造方法
US20040115349A1 (en) Film forming method and film forming device
TW202314807A (zh) 完全自對準通孔整合處理
US11495454B2 (en) Deposition of low-stress boron-containing layers
WO2006109686A1 (ja) 絶縁膜用材料およびその成膜方法
CN101436538A (zh) 多孔质膜的成膜方法和计算机可读的记录介质
US5347100A (en) Semiconductor device, process for the production thereof and apparatus for microwave plasma treatment
KR20030007721A (ko) 성막방법 및 성막장치
Huang et al. The formation of a SiOx interfacial layer on low-k SiOCH materials fabricated in ULSI application
JP2002305242A (ja) 半導体装置の製造方法
JP2004186403A (ja) 窒化ホウ素膜の成膜方法及び成膜装置
JP2005210136A (ja) 成膜方法並びに絶縁膜及び半導体集積回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040708

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040809

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050314

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050816

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20051102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110330