CN101495674A - 多孔质绝缘膜的形成方法 - Google Patents

多孔质绝缘膜的形成方法 Download PDF

Info

Publication number
CN101495674A
CN101495674A CNA2007800277667A CN200780027766A CN101495674A CN 101495674 A CN101495674 A CN 101495674A CN A2007800277667 A CNA2007800277667 A CN A2007800277667A CN 200780027766 A CN200780027766 A CN 200780027766A CN 101495674 A CN101495674 A CN 101495674A
Authority
CN
China
Prior art keywords
raw material
formula
insulating film
film
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800277667A
Other languages
English (en)
Other versions
CN101495674B (zh
Inventor
山本博规
伊藤文则
多田宗弘
林喜宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101495674A publication Critical patent/CN101495674A/zh
Application granted granted Critical
Publication of CN101495674B publication Critical patent/CN101495674B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种形成多孔质绝缘膜的方法，使用具有3元SiO环状结构以及4元SiO环状结构的有机硅石的原料气体、或者具有3元SiO环状结构以及直链状有机硅石结构的有机硅石的原料气体，通过等离子体反应成膜。能够获得具有高强度、高粘合性的多孔质的层间绝缘膜。

Description

多孔质绝缘膜的形成方法
技术领域
本发明涉及多孔质绝缘膜的形成方法，尤其涉及在具有以Cu为主成分的镶嵌互连结构的半导体器件中能够使用的多孔质绝缘膜的形成方法。
背景技术
在硅半导体集成电路(LSI)中，关于导电材料，以前广泛使用铝(Al)或Al合金。而后，随着LSI的制造方法的更精细图案化的发展，为了互连的线阻抗的降低以及高可靠性，逐渐使用铜(Cu)作为导电材料。由于Cu容易扩散到氧化硅膜中，所以在Cu互连的侧面以及底面上使用防止Cu扩散的导电性阻挡金属膜，而在Cu互连的上表面可以使用绝缘性阻挡膜。
随着近年的LSI的更精细图案化的发展，互连尺寸被进一步减小，产生了互连线间电容增大的问题，从而发展到在层间绝缘膜中引入多孔质低介电常数膜。这是因为，更精细的图案化以及通过在半导体器件中使用多层互连结构所得到的层间绝缘膜的更低介电常数对于更高速度和更低功耗的连接是有效的，由此实现更精细图案化和更低介电常数是令人期望的。
对于层间绝缘膜的低介电常数化，已经尝试了通过导入致孔剂(porogen)再将其抽出来提高膜质的孔隙率以及导入碳氢化合物的技术。低介电常数膜例如是HSQ(氢硅倍半氧烷，Hydrogen Silsesquioxane)膜、CDO(掺碳氧化物，Carbon doped oxide)或有机膜等。而且，这些膜通过旋转涂布法、化学气相沉积法等形成。日本专利文献特开2004-289105号公报记载了使用等离子体增强CVD法形成多孔质绝缘膜的技术。日本专利文献特表2002-526916号公报中记载了使用环状有机硅氧烷形成多孔质绝缘膜的技术。
本发明人对现有技术有如下考虑。在使用特开2004-289105号公报中记载的技术时，是原料单体在等离子体中分解、切断-再结合型的成膜方法。因此，与原料单体结合的烃成分解吸附，从而导致相对介电常数不能降低的问题。另外，在特表2002-526916号公报中记载的使用环状硅氧烷原料单体的技术中，硅氧烷的环状结构成为骨架，实现2.6左右的相对介电常数，而且在侧链上具有异丙基的硅氧烷导致位阻，如果通过在侧链上具有乙烯基促进单体的加成反应，能够实现2.5左右的相对介电常数，但是在膜强度方面存在问题。
而且，随着膜的低介电常数化的发展，膜的孔隙率上升，其结果会招致膜强度的下降。随着所述的膜强度的下降，层间的粘合性也下降，从而降低器件的可靠性。
发明内容
本发明的目的在于提供一种绝缘膜的形成方法，该方法使用硅氧烷原料单体形成绝缘膜，其能够以较高的成膜速度形成绝缘膜。而且，本发明的目的还在于提供一种使用所述绝缘膜的形成方法而形成的绝缘膜以及具有该绝缘膜的半导体器件。
本发明的第一方面提供一种绝缘膜形成方法，该方法利用具有环状有机硅石结构的2种以上的原料气体的等离子体反应形成有机硅石膜，其中，所述原料包括主骨架上具有3元SiO环状结构的原料和主骨架上具有4元SiO环状结构的原料，并且这些原料的至少一种的侧链上具有至少一个不饱和烃基。
本发明的第二方面提供一种绝缘膜形成方法，该方法利用至少一种具有环状有机硅石结构的原料气体和至少一种具有直链状有机硅石结构的原料气体的等离子体反应形成有机硅石膜，其中，具有环状有机硅石结构的原料在主骨架上具有3元SiO环状结构，并且具有直链状有机硅石结构的原料的元素组成比为H/C≥1.6、C/Si≥5、H/Si≥8，而且在这些原料中的每一种的侧链上具有至少一个的不饱和烃基。
本发明的所述目的以及其他目的、特点以及优点，将参照附图并通过以下的描述而得以了解。
附图说明
图1A是示出了现有的双镶嵌互连结构的截面图，图1B是示出了能使有效相对介电常数进一步降低的互连结构的截面图。
图2A是示出了本发明方法中使用的多孔质绝缘膜的成膜装置的示意图。
图2B是示出了图2A的成膜装置的一部分的示意图。
图3是关于本发明第1示例性实施方式和比较例1、2的k值-膜强度的关系的图表。
图4是示出了第1示例性实施方式和比较例1和2的孔径尺寸及分布的图表。
图5是示出了第1示例性实施方式中制造的膜的Si-O-Si键的FTIR光谱测定结果的一例的图表。
图6是示出了第1示例性实施方式中的Si-O-Si键的网络(Network)结构与笼(Cage)结构的FTIR峰值强度比的图表。
图7是示出了本发明第2示例性实施方式和比较例1和2的k值-膜强度的关系的图表。
图8是示出了第2示例性实施方式和比较例1和2的k值-粘合强度的关系的图表。
图9是示出了第2示例性实施方式中的膜的Raman光谱测定结果的图表。
具体实施方式
在对本发明进行详细说明之前，对本申请说明书中的用语的意义进行说明。作为低介电常数绝缘膜，例如是将互连构件绝缘分离的膜(层间绝缘膜)，并且指相对介电常数比氧化硅膜(相对介电常数4.2)更低以降低连接半导体元件的多层互连层之间的电容的材料。特别地，作为多孔质绝缘膜，例如是使氧化硅膜多孔化以使相对介电常数变小的所获得的材料，使HSQ(Hydrogen Silsesquioxane)膜多孔化以使相对介电常数变小的所获得的材料，或者使SiOCH、SiOC(例如Black DiamondTM、CORALTM、AuroraTM)膜多孔化以使相对介电常数变小的所获得的材料等。这些膜的进一步的低介电常数化是所希望的。
金属互连材料是以Cu为主成分的金属配线材料。为了提高金属互连材的可靠性，Cu以外的金属元素也可以包含在由Cu构成的部件中，Cu以外的金属元素还可以形成在Cu的上表面或侧表面等上。
所谓镶嵌互连是指，在预先形成的层间绝缘膜的槽中镶嵌金属互连材，通过例如CMP等将槽内以外的多余的金属除去，由此形成的嵌入互连。在利用Cu形成镶嵌互连的情况下，一般使用以阻挡金属覆盖Cu互连的侧面以及外周、以绝缘性阻挡膜覆盖Cu互连的上表面而得的互连结构。
所谓CMP(化学机械抛光，Chemical Mechanical Polighing)法是指，通过一边使研磨液流到晶片表面上一边使晶片与旋转的抛光垫接触研磨，使由多层互连层形成工艺产生的晶片表面的凹凸平坦化的方法。特别是在利用镶嵌法形成互连时，在对配线槽或过孔埋设金属后，使用CMP将多余的金属部分除去，以获得平坦的互连表面。
阻挡金属是指，具有阻挡功能的导电性膜，其覆盖互连的侧面以及底面，用于防止构成互连的金属元素向层间绝缘膜或下层扩散。例如，在互连由以Cu为主成分的金属元素构成的情况下，可以使用如钽(Ta)、氮化钽(TaN)、氮化钛(TiN)、碳氮化钨(WCN)这样的高融点金属或者其氮化物等、或者它们的膜叠层作为阻挡金属。
绝缘性阻挡膜形成在Cu互连的上表面，具有防止Cu的氧化、Cu向绝缘膜中扩散的功能，并且在加工时起到蚀刻停止层的作用。例如，可以使用Sic膜、SiCN膜、SiN膜等。
所谓半导体衬底是在其上形成半导体器件的衬底，其实例不仅包括单晶硅衬底，还包括SOI(绝缘体上硅，Silicon on Insulator)衬底、液晶单元制造用TFT(薄膜晶体管，Thin film transistor)衬底等。
硬质掩模是指，在由层间绝缘膜的低介电常数化导致强度降低、从而难以进行直接CMP的情况下层叠在层间绝缘膜上起保护作用的绝缘膜。
钝化膜被形成为半导体元件的最上层，具有保护半导体元件与外部的水分等隔离的作用。本发明中使用根据等离子体增强CVD法形成的氮氧化硅膜(SiON)、聚酰亚胺膜等。
所谓等离子体增强CVD法是如下方法：向减压下的反应室连续供给气态的原料并利用等离子体能量使分子处于激发状态，通过气相反应或者衬底表面反应等在衬底上形成连续膜。
PVD法可以使用常规溅射法，也可以使用例如长距离抛镀溅射法、准直溅射法、电离溅射法等高指向性的溅射法，以便提高镶嵌特性、提高膜性能、提高膜厚的晶片面内均一性。在溅射合金时，合金膜可以由通过预先使金属靶内含有固溶限以下的主成分以外的金属而形成的金属膜来构造。在本发明中，该技术主要用于在形成Cu镶嵌互连的工艺中形成Cu种子层或阻挡金属层。
本发明的第1方面的优选的绝缘膜形成方法，是利用具有环状有机硅石结构的2种以上的原料气体的等离子体反应形成有机硅石膜的方法，其中，所述原料包括主骨架上具有3元SiO环状结构的原料和主骨架上具有4元SiO环状结构的原料，并且这些原料的至少一种的侧链上具有至少一个不饱和烃基。
本发明的第2方面的优选的绝缘膜形成方法，是利用至少一种具有环状有机硅石结构的原料气体和至少一种具有直链状有机硅石结构的原料气体的等离子体反应形成有机硅石膜的方法，其中，具有环状有机硅石结构的原料在主骨架上具有3元SiO环状结构，并且具有直链状有机硅石结构的原料的元素组成比为H/C≥1.6、C/Si≥5、H/Si≥8，而且在这些原料中的每一种的侧链上具有至少一个的不饱和烃基。
本发明的绝缘膜形成方法中，具有硅石结构的原料优选分别在不同的汽化器中被汽化，然后被导入到反应容器中。另外，具有硅石结构的原料也可以在同一汽化器中被汽化，然后被导入反应容器中。并且，作为有机硅石原料，环状有机硅石化合物优选具有下记式1所示的结构，其中，R1、R2各自为不饱和碳化合物或饱和碳化合物，并且优选是乙烯基、烯丙基、甲基、乙基、丙基、异丙基、丁基中的任意一个。特别地，R1优选为不饱和碳化合物、R2优选为饱和碳化合物。R1优选为乙烯基或烯丙基，R2优选为甲基、乙基、丙基、异丙基、丁基中的任意一个。
Figure A20078002776600131
而且，优选地，环状有机硅石化合物是具有下记式2、3、4、5所示结构的化合物中的至少一种。
Figure A20078002776600132
Figure A20078002776600133
Figure A20078002776600141
此外，优选地，环状有机硅石化合物具有如下记式6所示的结构，其中R3、R4各自为不饱和碳化合物、饱和碳化合物或者氢，并且是氢、乙烯基、烯丙基、甲基乙烯基、甲基、乙基、丙基、异丙基、丁基中的任意一个。特别地，R3优选为不饱和碳化合物，R4优选为饱和碳化合物或者氢。R3优选为乙烯基、烯丙基或甲基乙烯基，R4优选为氢、甲基、乙基、丙基、异丙基、丁基中的任意一个。
Figure A20078002776600142
而且，优选地，环状有机硅石化合物为具有下记式7、8、9、10所示结构的化合物中的一种。
Figure A20078002776600152
Figure A20078002776600161
并且，所述直链状有机硅石化合物优选具有下记式11所示的结构，其中，R5为不饱和碳化合物，R6、R7、R8为饱和碳化合物。R5优选为乙烯基或烯丙基，R6、R7、R8各自优选为甲基、乙基、丙基、异丙基、丁基中的任意一个。
Figure A20078002776600162
而且，直链状有机硅石化合物优选为具有下记式12所示结构的化合物。
Figure A20078002776600171
而且，根据上述的绝缘膜形成方法形成的绝缘膜优选至少含有无定形碳。所述绝缘膜中含有的无定形碳优选同时具有Sp2结构和Sp3结构。
而且，作为使用这些绝缘膜的半导体器件，优选具有使具有上述有机硅石结构的原料之比变化而形成的2层以上的绝缘膜。
通过使用本发明的多孔质绝缘膜的形成方法、绝缘膜以及半导体器件，能够实现层间绝缘膜的低介电常数化，进而能够提高互连性能，形成高速、低功耗的LSI。
以下，对可以用于本发明的绝缘膜形成方法中的环状有机硅石化合物(硅氧烷)原料以及直链状有机硅石化合物(硅氧烷)原料进行说明。
有机硅氧烷原料为式1、6或11所示的化合物。式1、6、11的烷基R1～R8的实例为氢、甲基、乙基、丙基、异丙基、乙烯基、烯丙基、甲基乙烯基、丁基等。
Figure A20078002776600172
Figure A20078002776600181
(第1示例性实施方式)
根据本发明，将至少一种以上的有机硅氧烷原料供给到反应室，利用等离子体增强气相生长法，能够形成作为层间绝缘膜的良好的绝缘膜。
以下，参照图2A、2B，对通过将汽化的原料供给到反应室来形成绝缘膜的第1示例性实施方式进行说明。
图2A是示出了能够在基于本发明的方法形成(沉积)多孔质绝缘膜时使用的等离子体增强CVD装置的实施例的示意图。该图所示的等离子体增强CVD装置50具有反应室10、气体供给部20、真空泵30、以及高频电源40。气体供给部20通过气体供给管22与反应室10连接，真空泵30通过在途中设置有阀32以及冷却阱34的气体排出管36与反应室10连接。而且，高频电源40通过途中设置有匹配箱42的高频电缆44与反应室10连接。
在反应室10内，支撑诸如半导体衬底的被成膜部件1并且对其进行加热的衬底加热部3以及与气体供给管22的一端连接以充当气体喷出部的莲蓬头5以彼此相对的状态配置。衬底加热部3连接有地线7，莲蓬头5连接有高频电缆44。因此，在通过气体供给管22从气体供给部20向莲蓬头5供给原料气体等的同时，由高频电源40产生的高频电力在利用高频电缆44途中配置的匹配箱42而被变换为规定的频率之后供给到莲蓬头5，由此能够使衬底加热部3和莲蓬头5之间空间内的气体等离子体化。
并且，气体供给管22上连接有途中配置有流量控制器24和阀26的清洁气体供给管28，并且从气体排出管36在阀32与冷却阱34之间分岔出废液配管38。优选地，在气体供给管22的周围设置有使气体供给管22升温以防止各气体在供料过程液化的加热器(未图示)。同样优选地，在反应室10的周围也设置有使该反应室10升温的加热器(未图示)。
图2B示出了气体供给部20的内部。汽化控制单元UV1、UV2分别具有：收容液体环状有机硅氧烷原料101、103的原料容器102、通过压送气体供给管104向原料容器102内供给压送气体的压送气体供给装置106、一端插入到原料容器102内的原料移送管108、在原料移送管108途中设置的液体流量控制部110、在原料移送管108的另一端侧配置的汽化部112。所述的液体流量控制部110具有2个阀110a、110b，以及在所述阀110a、110b之间配置的液体流量控制器110c；所述汽化部112具有在原料移送管108的所述另一端侧设置的阀112a以及与原料移送管108的所述另一端连接的汽化器112b。
而且，各汽化控制单元VUI、VU2具有：载气用或者稀释气体用的气体供给容器114(以下称“载气供给容器114”)、和将载气供给容器114内的载气或稀释气体原料供给到液体流量控制部110与汽化部112之间的化合物移送管108中的配管116。在配管116的途中设置有气体流量控制部118，该气体流量控制部118具有2个阀118a、118b以及在该阀118a、118b之间配置的气体流量控制器118c。
汽化控制单元VU1中，当从压送气体供给装置106通过压送气体供给管104将压送气体供给到原料容器102内时，原料容器102的内压升高，该原料容器102内收容的液体第一有机硅氧烷原料101通过原料移送管108向汽化部112移送，在途中与载气或者稀释气体合流并到达汽化部112。到达汽化部112的液体环状有机硅氧烷原料101通过在汽化部112的导入部的压力减小以及加热器(未图示)的加热而汽化。
同样地，在汽化控制单元VU2中，当从压送气体供给装置106通过压送气体供给管104将压送气体供给到原料容器102内时，原料容器102的内压升高，该原料容器102内收容的液体第二有机硅氧烷原料103通过原料移送管108向汽化部112移送，在途中与载气或者稀释气体合流并到达汽化部112。到达汽化部112的液体环状有机硅氧烷原料103通过在汽化部112的导入部的压力减小以及加热器(未图示)定加热而汽化。
而且，也可以在汽化控制单元VU1的原料容器102内导入2种以上的有机硅石原料，利用汽化控制单元VU1的汽化部112对其进行同时汽化，而不使用汽化控制单元VU2。
为了在各个汽化器112b处顺畅进行汽化，优选在原料化合物移送管108的液体流量控制部110的阀110c的下游的周围，设置有加热器，使该原料化合物移送管108升温。同样地，为了防止各气体液化，优选在各气体排出管120、124、152以及混合器140的周围也设置有加热器，使它们升温。
在利用等离子体增强CVD装置50形成有机硅系膜时，首先，在衬底加热部3上配置如半导体衬底等的被成膜部件1，然后，在打开阀32的状态下使真空泵30工作，使反应室10内的初期真空度达到数Torr。从反应室10排出的气体中的水分通过冷却阱34除去。然后，从气体供给部20将原料气体(汽化的环状有机硅氧烷气体)与载气或者稀释气体一起供给到反应室10，与此同时，使高频电源40以及匹配箱42工作，向反应室10供给规定频率的高频电力。
此时，各个气体被对应的流量控制部110、118控制流量，在混合器140形成规定组成的混合气体，然后被供给到反应室10。反应室10中的原料气体的分压可以在0.1～3Torr左右的范围内适当选定。而且，成膜过程中反应室10的环境气压可以通过控制真空泵30的运转适当地设定在1～6Torr左右的范围内。成膜过程中被成膜部件1的表面温度能够通过衬底加热部3加热该被成膜部件1而适当设定在100～400℃的范围内，特别优选在250～350℃的范围内。如已经说明的，根据使用的化合物原料的种类，某些化合物原料先于原料气体的供给被供给到反应室10中。
在所述条件下进行成膜时，构成原料气体的环状有机硅氧烷原料的分子被等离子体激发，在活化状态下到达被成膜部件1的表面，并在此形成绝缘膜。在绝缘膜具有含不饱和键的基团的情况下，被等离子体激发并活化的有机硅化合物的分子到达被成膜部件1的表面，而且从衬底加热部3接收热能量，因此所述基团中存在的不饱和键开环，引起分子间的热聚合反应，于是绝缘膜生长。
并且，对于反应室10的清洁，可以使用如三氟化氮(NF3)、六氟化硫(SE6)、四氟甲烷(CF4)、六氟乙烷(C2F6)等的气体，这些气体根据需要可以与氧气、臭氧等混合使用。清洁气体通过清洁气体供给管28供给到反应室10。与成膜时相似，向莲蓬头5和衬底加热部3之间施加高频电力，通过引发等离子体来进行反应室10的清洁。使用利用远程等离子体(remote plasma)等预先成为等离子体状态的清洁气体也是有效的。
本实施方式中，在汽化控制单元VU1的原料容器102内使用具有3元SiO环状结构的原料，在汽化控制单元VU2的原料容器102内使用具有4元SiO环状结构的原料，来进行成膜。
以下的实施例中，k值的测定使用水银探针，膜强度的测定使用纳米硬度计，孔径尺寸的测定使用微小角X线测定，膜结构组成的测定使用FTIR-Raman光谱。
(实施例1)
成膜过程使用其中R1为乙烯基、R2为异丙基的式1(式3)所示的原料作为第一有机硅氧烷原料101，使用其中R3为乙烯基、R4为甲基的式6(式7)所示的原料作为第二有机硅氧烷原料103。第一有机硅氧烷原料与第二有机硅氧烷原料的比(摩尔比)为1∶9～9∶1。
图3示出了相对于第一有机硅氧烷原料和第二有机硅氧烷原料的比的膜强度(模量(GPa))与k值(k-value)的变化。横轴上的“0”表示仅仅由第一有机硅氧烷原料成膜所得的膜的特性，横轴上的“1”表示仅仅由第二有机硅氧烷原料成膜所得的膜的特性。可以看到，关于从第一有机硅氧烷原料起的k值变化以及膜强度变化，在所示原料比1∶9～8∶2之间，k值几乎未改变，而膜强度单调增大。
图4示出了孔径尺寸分布，在仅仅由具有3元SiO环状结构的原料构成第一有机硅氧烷原料的情况下，示出了尖锐的孔分布，相对于此，在由具有4元SiO环状结构的原料构成第二有机硅氧烷原料的情况下，孔径尺寸变大，并且其分布向着大的孔径尺寸方向变宽。
图5示出了利用Raman光谱测量测定的有机硅氧烷膜的Si-O-Si键的峰，这些峰可分为高波数侧的笼(Cage)型键、低波数侧的网络(network)型键。与图3相似地，图6示出了相对于第一有机硅氧烷原料与第二有机硅氧烷原料的比(摩尔比)的、用Raman光谱分析得出的Si-O-Si的笼型键的峰值强度与网络型的峰值强度的比。根据这些结果可见，通过附加作为第二有机硅氧烷原料的具有4元SiO环状结构的原料，网络型的Si-O-Si结构增加。根据图5和图6的结果可知，具有4元SiO环状结构的原料可能在成膜时环状结构的一部分开环而导致Si-O-Si键交联，因而形成了网络结构，从而使得膜强度增加。3元环SiO结构可能是平面的，而4元环SiO结构不是平面的，Si和O不在一个平面上，由此具有4元SiO环状结构的原料相比于具有3元SiO环状结构的原料更容易开环。
(实施例2)
成膜过程使用其中R1为乙烯基、R2为乙基的式1所示的原料作为第一有机硅氧烷原料101，使用其中R3为乙烯基、R4为甲基的式6(式7)所示的原料作为第二有机硅氧烷原料103。第一有机硅氧烷原料与第二有机硅氧烷原料的比(摩尔比)为8∶2。
(实施例3)
成膜过程使用其中R1为乙基、R2为异丙基的式1(式4)所示的原料作为第一有机硅氧烷原料101，使用其中R3为乙烯基、R4为甲基的式6(式7)所示的原料作为第二有机硅氧烷原料103。第一有机硅氧烷原料与第二有机硅氧烷原料的比(摩尔比)为7∶3。
(实施例4)
成膜过程使用其中R1为乙烯基、R2为n-丁基的式1(式5)所示的原料作为第一有机硅氧烷原料101，使用其中R3为乙烯基、R4为甲基的式6(式7)所示的原料作为第二有机硅氧烷原料103。第一有机硅氧烷原料与第二有机硅氧烷原料的比(摩尔比)为6∶4。
(实施例5)
成膜过程使用其中R1为乙烯基、R2为异丙基的式1(式3)所示的原料作为第一有机硅氧烷原料101，使用其中R3为乙烯基、R4为氢的式6(式8)所示的原料作为第二有机硅氧烷原料103。第一有机硅氧烷原料与第二有机硅氧烷原料的比(摩尔比)为5∶5。
(实施例6)
成膜过程使用其中R1为乙烯基、R2为异丙基的式1(式3)所示的原料作为第一有机硅氧烷原料101，使用其中R3为甲基乙烯基、R4为氢的式6(式10)所示的原料作为第二有机硅氧烷原料103。第一有机硅氧烷原料与第二有机硅氧烷原料的比(摩尔比)为3∶7。
(实施例7)
成膜过程使用其中R1为乙烯基、R2为异丙基的式1(式3)所示的原料作为第一有机硅氧烷原料101，使用其中R3为甲基乙烯基、R4为甲基的式6(式9)所示的原料作为第二有机硅氧烷原料103。第一有机硅氧烷原料与第二有机硅氧烷原料的比(摩尔比)为1∶9。
(比较例1)
成膜过程仅仅使用其中R1为乙烯基、R2为异丙基的式1(式3)所示的原料作为第一有机硅氧烷原料101。
(比较例2)
成膜过程仅仅使用其中R1为乙烯基、R2为甲基所构成的式6(式7)所示的原料作为第一有机硅氧烷原料101。
表1示出了实施例1～7以及比较例1～2的结果。参照表1和图3，其中，在成膜过程中仅使用具有3元SiO环状结构的原料的比较例1中的成膜过程获得低k值，但是其膜强度较弱，为3GPa。与此相对，比较例2中的成膜过程虽然获得了较高的膜强度，但k值也高。表1中的Δk和Δ模量是与仅用第一有机硅氧烷原料101成膜时(比较例1)的值相比较所增加的值。
[表1]
 实施例1  实施例2  实施例3  实施例4  实施例5  实施例6   实施例7  比较例1  比较例2
  第一有机硅氧烷原料  式1  式1  式1  式1  式1  式1   式1  式1  -
  R1  乙烯基  乙烯基  乙基  乙烯基  乙烯基  乙烯基   乙烯基  乙烯基  -
  R2  异丙基  乙基  异丙基  n-丁基  异丙基  异丙基   异丙基  异丙基  -
  第二有机硅氧烷原料  式6  式6  式6  式6  式6  式6   式6  -  式6
  R3  乙烯基  乙烯基  乙烯基  乙烯基  乙烯基  甲基乙烯基   甲基乙烯基  -  乙烯基
  R4  甲基  甲基  甲基  甲基  氢  氢   甲基  -  甲基
  Δk  参照图3  0.08  0.09  0.09  0.1  0.1   0.11  -  -
  Δ模量(Gpa)  参照图3  1  1.3  1.6  2  2.2   2.4  -  -
(第2示例性实施方式)
在本实施方式中，在汽化控制单元VU1的原料容器102内使用具有3元SiO环状结构的原料，在汽化控制单元VU2的原料容器102内使用具有直链状SiO结构的原料，进行成膜。其他条件与第1实施方式相同。
(实施例8)
成膜过程使用其中R1为乙烯基、R2为异丙基的式1(式3)所示的原料作为第一有机硅氧烷原料101，使用其中R5为乙烯基、R6为异丙基、R7、R8为甲基的式11(式12)所示的原料作为第二有机硅氧烷原料103。第一有机硅氧烷原料与第二有机硅氧烷原料的比(摩尔比)为1∶9～9∶1。
图7示出了膜强度-k值的变化，图8示出了粘合强度(Adhesion(MPa·m1/2))-k值的变化。黑方块表示本实施方式，空心圈表示后述的比较例。在k值较低的部分，实施例8与比较例的膜强度没有明显差别，但是实施例8表现出更高的粘合强度。另外，在k值较高的部分，实施例8的膜强度和粘合强度都较高。
用Raman光谱分析对这些膜进行评价，观察到图9所示的峰。在1200～1600cm-1的范围内，存在有被视为归因于无定形碳的较宽的峰和归因于双键以及碳氢化合物的峰；在500cm-1附近，存在有归因于聚硅氧烷的峰。聚硅氧烷为Si-O结构交联而得的，可以视为是获得高膜强度的一个原因。无定形碳的峰在1400cm-1与1600cm-1附近，一般地，1400cm-1附近的峰值归因于Sp2结构的碳，1600cm-1附近的峰值归因于Sp3结构的碳。因为以金刚石为代表的Sp3结构的碳具有较高强度，所以这些膜被认为具有较高的膜强度和粘合强度。关于碳的Sp3结构，除了Raman光谱分析之外，也可以使用EELS(电子能量损失谱，Electron Energy LossSpectrscopy)进行分析。对于这样硬的无定形碳的制造，不仅是侧链的碳原子的存在，氢原子的存在也很重要，特别地，已经发现在等离子体中存在甲基获得硬的无定形碳。其结果判明，通过实现H/C≥1.6、C/Si≥5、H/Si≥8的原子比的具有直链状SiO结构的原料，获得了膜强度的提高。
(实施例9)
成膜过程使用其中R1为乙烯基、R2为甲基的式1(式2)所示的原料作为第一有机硅氧烷原料101，使用其中R5为乙烯基、R6为异丙基、R7、R8为甲基的式11(式12)所示的原料作为第二有机硅氧烷原料103。第一有机硅氧烷原料与第二有机硅氧烷原料的比(摩尔比)为2∶8。
(实施例10)
成膜过程使用其中R1为乙基、R2为异丙基的式1(式4)所示的原料作为第一有机硅氧烷原料101，使用其中R5为乙烯基、R6为异丙基、R7、R8为甲基的式11(式12)所示的原料作为第二有机硅氧烷原料103。第一有机硅氧烷原料与第二有机硅氧烷原料的比(摩尔比)为3∶7。
(实施例11)
成膜过程使用其中R1为乙烯基、R2为n-丁基的式1(式5)所示的原料作为第一有机硅氧烷原料101，使用其中R5为乙烯基、R6为异丙基、R7、R8为甲基的式11(式12)所示的原料作为第二有机硅氧烷原料103。第一有机硅氧烷原料与第二有机硅氧烷原料的比(摩尔比)为4∶6。
(比较例3)
作为比较例，制作作为SiOCH膜的AuroraTM膜，并测定它的膜强度和粘合强度。
(比较例4)
作为比较例，制作作为SiOCH膜的Black DiamondTM膜，并测定它的膜强度和粘合强度。
表2示出了与仅使用第一有机硅氧烷原料101的情况(比较例1)相比较所增加的膜强度、粘合强度，图7示出了膜强度-k值的变化，图8示出了粘合强度-k值的变化。与比较例3、4比较，通过如本发明的实施例8-11这样使用具有3元环SiO结构的原料和具有直链状SiO结构的原料，不管是否是具有同一k值，都能够实现高强度、高粘合强度。
[表2]
Figure A20078002776600261
(第3示例性实施方式)
然后，对本发明的第3实施方式进行说明。图1A所示的现有双镶嵌互连结构中，在下层互连201上层积盖帽层膜(SiCN)202、过孔(via)层间低介电常数膜203、蚀刻停止膜204、互连层间低介电常数膜205、硬质掩模206、盖帽层膜(SiCN)207。过孔层间低介电常数膜203中的过孔以及互连层间低介电常数膜205中的配线沟槽在其侧壁上形成有阻挡膜209，并且铜208被镶嵌在其中。图1B所示的双镶嵌互连结构是由图1A的结构通过降低其有效相对介电常数而得到的结构。
在图1A、图1B所示的层积有层间绝缘膜的部分中，如果在同一装置内连续成膜，则能够提高生产量并且避免由于暴露到大气而引起的污染、吸附等的影响，由此能够提高膜间的粘合性。为了进一步降低器件的有效介电常数，采用图1B所示的结构。该结构中，省略了在过孔层间低介电常数膜203与互连层间低介电常数膜205之间的蚀刻停止层204，而且使得由206’表示的硬质掩模低介电常数化。从而，在本示例性实施方式中，过孔层间低介电常数膜203使用由第一有机硅氧烷原料101和第二有机硅氧烷原料103构成的膜，互连层间低介电常数膜205使用由第一有机硅氧烷原料101构成膜，硬质掩模206’使用由第二有机硅氧烷原料103构成的膜。
(实施例12)
成膜过程使用其中R1为乙烯基、R2为异丙基的式1(式3)所示的原料作为第一有机硅氧烷原料101，使用其中R5为乙烯基、R6为异丙基、R7、R8为甲基的式11(式12)所示的原料作为第二有机硅氧烷原料103。
首先，将第一有机硅氧烷原料和第二有机硅氧烷原料以摩尔比2∶8混合以在室中形成过孔层间低介电常数膜203，接着关闭VU2的阀110a和118a以停止第二有机硅氧烷原料的供给，从而仅使用第一有机硅氧烷原料形成互连层间低介电常数膜205。然后，关闭VU1的阀110a和118a以停止第一有机硅氧烷原料的供给，从而仅使用第二有机硅氧烷原料形成硬质掩模206’。
由于省略了蚀刻停止层204，所以沟槽蚀刻时的终点检测通过检测组成差异的发光光谱来进行。沟槽蚀刻时，如果利用Ar/N2/CF4/O2系气体蚀刻具有不同的C/Si比的层间绝缘膜，那么表示SiF的440mn处的发光光谱的变化不同。通过监测该变化能够实现终点检测。但是，由于440nm光谱的单位时间变化率随着C/Si比越低而越大，所以需要使互连层间低介电常数膜205的C/Si比较大，使过孔层间低介电常数膜203的C/Si比较小。本实施例中，过孔层间低介电常数膜203的C/Si比为1.2，而互连层间低介电常数膜205的C/Si比为2.7，从而可由发光光谱很好地进行终点检测而不用于设置蚀刻停止层。因此从蚀刻工艺的角度来看，本实施例是有效的。
本实施例所得的器件的有效介电常数keff为2.9，在3以下。
(实施例13)
成膜过程使用其中R1为乙烯基、R2为异丙基的式1(式3)所示的原料作为第一有机硅氧烷原料101，使用R3为乙烯基、R4为甲基的式6(式7)所示的原料作为第二有机硅氧烷原料103。将第一有机硅氧烷原料和第二有机硅氧烷原料以摩尔比3∶7混合，接着在室中由其形成过孔层间低介电常数膜203，关闭VU2的阀110a和118a以停止第二有机硅氧烷原料的供给，从而仅使用第一有机硅氧烷原料来形成互连层间低介电常数膜205。然后，关闭阀VU1的110a和118a以停止第一有机硅氧烷原料的供给，从而仅使用第二有机硅氧烷原料来形成硬质掩模206’。
本实施例所得的器件的有效介电常数keff为2.94，在3以下。
(比较例5)
作为比较例5，过孔层间低介电常数膜203使用Aurora，蚀刻停止层204使用SiO2，互连层间低介电常数膜205使用第一有机硅氧烷原料，硬质掩模206使用SiO2(参照图1A)。
本比较例所得的器件的有效介电常数keff为3.24，在3以上。与前述情形类似，不饱和烃基的交联反应能够得到高成膜速度，使生产量提高。
以上是基于优选的实施例对本发明进行说明，但是本发明的多孔质的绝缘膜的形成方法并不仅限于所述实施例的构造，根据所述实施例的构造所实施的各种修改以及变化也属于本发明的范围。
本申请以申请日为2006年7月21日的日本专利申请第2006-199273号为基础，并且要求其优先权，通过引用将其公开的全部内容加入到本申请的说明书中。

Claims (14)

1.一种绝缘膜的形成方法，所述方法利用两种以上的具有环状有机硅石结构的原料气体的等离子体反应来形成有机硅石膜，其特征在于，所述两种以上的原料包含主骨架上具有3元SiO环状结构的原料和主骨架上具有4元SiO环状结构的原料，并且这些原料的至少一种的侧链上具有至少一个不饱和烃基。
2.一种绝缘膜的形成方法，所述方法利用至少一种具有环状有机硅石结构的原料气体和至少一种具有直链状有机硅石结构的原料气体的等离子体反应来形成有机硅石膜，其特征在于，所述具有环状有机硅石结构的原料在主骨架上具有3元SiO环状结构，并且所述具有直链状有机硅石结构的原料具有H/C≥1.6、C/Si≥5、H/Si≥8的元素组成比，且这些原料的至少一种在侧链上具有至少一个不饱和烃基。
3.根据权利要求1或2所述的绝缘膜的形成方法，其特征在于，具有所述硅石结构的所述原料分别在不同的汽化器中汽化并被导入到反应容器中。
4.根据权利要求1或2所述的绝缘膜的形成方法，其特征在于，具有所述硅石结构的所述原料在同一个汽化器中汽化并被导入到反应容器中。
5.根据权利要求1至4中任一项所述的绝缘膜的形成方法，其特征在于，所述具有3元SiO环状结构的环状有机硅石化合物原料具有下记式1所示的结构，其中R1、R2各自为不饱和碳化合物或者饱和碳化合物，并且为乙烯基、烯丙基、甲基、乙基、丙基、异丙基、丁基中的任意一个。
Figure A2007800277660002C1
(式1)
6.根据权利要求1至5中任一项所述的绝缘膜的形成方法，其特征在于，所述具有3元SiO环状结构的环状有机硅石化合物原料是由下记式2、式3、式4、式5所表示的化合物中的至少一种。
Figure A2007800277660003C1
(式2)
Figure A2007800277660003C2
(式3)
Figure A2007800277660003C3
(式4)
(式5)
7.根据权利要求1或3至6中任一项所述的绝缘膜的形成方法，其特征在于，所述具有4元SiO环状结构的环状有机硅石化合物原料具有下记式6所示的结构，其中，R3、R4各自为不饱和碳化合物、饱和碳化合物或氢，并且包括氢、乙烯基、烯丙基、甲基乙烯基、甲基、乙基、丙基、异丙基、丁基中的任意一个。
Figure A2007800277660004C2
(式6)
8.根据权利要求1或3至7中任一项所述的绝缘膜的形成方法，其特征在于，所述具有4元SiO环状结构的环状有机硅石化合物原料包括具有下记式7、式8、式9、式10所示结构的化合物的至少一种。
Figure A2007800277660005C1
(式7)
Figure A2007800277660005C2
(式8)
(式9)
Figure A2007800277660006C1
(式10)
9.根据权利要求2至8中任一项所述的绝缘膜的形成方法，其特征在于，所述具有直链状有机硅石结构的直链状有机硅石化合物原料为具有下记式11所示的结构的化合物，其中，R5为不饱和碳化合物，R6、R7、R8各自为饱和碳化合物；R5为乙烯基或烯丙基，R6、R7、R8各自为甲基、乙基、丙基、异丙基、丁基中的任意一个。
Figure A2007800277660006C2
(式11)
10.根据权利要求2至9中任一项所述的绝缘膜的形成方法，其特征在于，所述具有直链状有机硅石结构的直链状有机硅石化合物原料是具有下记式12所示结构的化合物。
Figure A2007800277660006C3
(式12)
11.一种绝缘膜，其特征在于，是通过权利要求1至10中任一项所述的绝缘膜的形成方法而形成的绝缘膜，所述绝缘膜至少含有无定形碳。
12.一种半导体器件，其特征在于，所述半导体器件含有通过权利要求1至10中任一项所述的绝缘膜的形成方法而形成的绝缘膜，所述绝缘膜含有无定形碳，并且，所述无定形碳同时具有Sp2结构和Sp3结构。
13.一种半导体器件，其特征在于，所述半导体器件含有权利要求11所述的绝缘膜，所述绝缘膜所含有的无定形碳同时具有Sp2结构和Sp3结构。
14.根据权利要求12或13所述的半导体器件，其特征在于，所述绝缘膜包含至少两层绝缘层，所述至少两层绝缘层是由不同比例的多种具有有机硅石结构的原料形成的。
CN2007800277667A 2006-07-21 2007-07-23 多孔质绝缘膜的形成方法 Expired - Fee Related CN101495674B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006199273 2006-07-21
JP199273/2006 2006-07-21
PCT/JP2007/064407 WO2008010591A1 (fr) 2006-07-21 2007-07-23 Procédé de formation d'un film isolant poreux

Publications (2)

Publication Number Publication Date
CN101495674A true CN101495674A (zh) 2009-07-29
CN101495674B CN101495674B (zh) 2013-07-17

Family

ID=38956918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800277667A Expired - Fee Related CN101495674B (zh) 2006-07-21 2007-07-23 多孔质绝缘膜的形成方法

Country Status (4)

Country Link
US (1) US8790785B2 (zh)
JP (1) JP4812838B2 (zh)
CN (1) CN101495674B (zh)
WO (1) WO2008010591A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8252113B2 (en) * 2005-03-24 2012-08-28 Ulvac, Inc. Method for producing component for vacuum apparatus, resin coating forming apparatus and vacuum film forming system
JP5262144B2 (ja) * 2008-01-31 2013-08-14 日本電気株式会社 半導体デバイス及びその製造方法
JP5554951B2 (ja) * 2008-09-11 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8133821B2 (en) 2008-11-18 2012-03-13 Renesas Electronics Corporation Method of manufacturing porous insulating film, method of manufacturing semiconductor device, and semiconductor device
JP2010278330A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2011166106A (ja) * 2010-01-13 2011-08-25 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
JP2011155077A (ja) 2010-01-26 2011-08-11 Renesas Electronics Corp 半導体装置の製造方法
JP5864095B2 (ja) * 2010-02-18 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2011199059A (ja) * 2010-03-19 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012074651A (ja) * 2010-09-30 2012-04-12 Renesas Electronics Corp 半導体装置、及び、その製造方法
JP6131575B2 (ja) * 2011-12-22 2017-05-24 東ソー株式会社 環状シロキサン化合物の製造方法およびジシロキサン化合物
TW201348496A (zh) * 2012-02-15 2013-12-01 Renesas Electronics Corp 多孔性絕緣膜的製造方法以及包含該膜的半導體裝置
FR2987626B1 (fr) * 2012-03-05 2015-04-03 Commissariat Energie Atomique Procede de collage direct utilisant une couche poreuse compressible
JP5904866B2 (ja) 2012-05-08 2016-04-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6109368B2 (ja) * 2016-03-15 2017-04-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10170308B1 (en) * 2017-10-11 2019-01-01 International Business Machines Corporation Fabricating semiconductor devices by cross-linking and removing portions of deposited HSQ
JP7126381B2 (ja) * 2018-05-21 2022-08-26 東京エレクトロン株式会社 成膜装置および成膜方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032199A (ja) * 1996-07-17 1998-02-03 Toshiba Corp 半導体装置
JPH1187340A (ja) * 1997-09-05 1999-03-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6068884A (en) * 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
KR100778947B1 (ko) * 2001-08-30 2007-11-22 동경 엘렉트론 주식회사 성막 방법 및 성막 장치
JP4217870B2 (ja) * 2002-07-15 2009-02-04 日本電気株式会社 有機シロキサン共重合体膜、その製造方法、成長装置、ならびに該共重合体膜を用いた半導体装置
JP4746829B2 (ja) 2003-01-31 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7968471B2 (en) * 2003-11-28 2011-06-28 Nec Corporation Porous insulating film, method for producing the same, and semiconductor device using the same

Also Published As

Publication number Publication date
JPWO2008010591A1 (ja) 2009-12-17
US8790785B2 (en) 2014-07-29
CN101495674B (zh) 2013-07-17
JP4812838B2 (ja) 2011-11-09
US20090246538A1 (en) 2009-10-01
WO2008010591A1 (fr) 2008-01-24

Similar Documents

Publication Publication Date Title
CN101495674B (zh) 多孔质绝缘膜的形成方法
CN100431110C (zh) 低介电氮化硅膜的形成方法和半导体器件及其制造工艺
US7915166B1 (en) Diffusion barrier and etch stop films
US7239017B1 (en) Low-k B-doped SiC copper diffusion barrier films
US6410462B1 (en) Method of making low-K carbon doped silicon oxide
US7371461B2 (en) Multilayer hardmask scheme for damage-free dual damascene processing of SiCOH dielectrics
US7420275B1 (en) Boron-doped SIC copper diffusion barrier films
EP1209739A2 (en) Method for fabricating intermetal dielectric structures including air-gaps between metal leads
CN113314502B (zh) 集成电路器件及其形成方法
JP4656147B2 (ja) 多孔質絶縁膜の形成方法および半導体装置
US10553539B2 (en) Interconnect structure with porous low k dielectric and barrier layer
CN102770580A (zh) 藉由等离子体增强化学气相沉积使用含有具有机官能基的硅的杂化前驱物所形成的超低介电材料
US20050095743A1 (en) Bonding a metal component to a low-K dielectric material
CN102237272A (zh) 半导体装置和半导体装置制造方法
CN100546023C (zh) 利用抗腐蚀硼和磷材料的电子结构及其形成方法
US10134632B2 (en) Low-K dielectric layer and porogen
JP3173426B2 (ja) シリカ絶縁膜の製造方法及び半導体装置の製造方法
JP2004534373A (ja) 多相低誘電率材料およびその堆積方法
US12021009B2 (en) Semiconductor device with plug structure
US11469195B2 (en) Semiconductor device with tilted insulating layers and method for fabricating the same
US20060115980A1 (en) Method for decreasing a dielectric constant of a low-k film
US11823984B2 (en) Method for fabricating semiconductor device with plug structure
US7897505B2 (en) Method for enhancing adhesion between layers in BEOL fabrication
KR20240009497A (ko) 높은 탄성 계수를 갖는 필름의 증착을 위한 신규한 전구체

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO TO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20101015

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130717

Termination date: 20190723