TW201348496A - 多孔性絕緣膜的製造方法以及包含該膜的半導體裝置 - Google Patents

多孔性絕緣膜的製造方法以及包含該膜的半導體裝置 Download PDF

Info

Publication number
TW201348496A
TW201348496A TW102103297A TW102103297A TW201348496A TW 201348496 A TW201348496 A TW 201348496A TW 102103297 A TW102103297 A TW 102103297A TW 102103297 A TW102103297 A TW 102103297A TW 201348496 A TW201348496 A TW 201348496A
Authority
TW
Taiwan
Prior art keywords
insulating film
group
porous insulating
semiconductor device
compound
Prior art date
Application number
TW102103297A
Other languages
English (en)
Inventor
Naoya Inoue
Masayoshi Tagami
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201348496A publication Critical patent/TW201348496A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

具有高彈性模數之低k多孔性絕緣膜係藉將烷基化環狀矽氧烷先質藉化學氣相沈積法(CVD)沈積於半導體基材上製得。化學氣相沈積(CVD)之電漿增強係於CVD期間或就地於沈積膜上進行。該膜之紫外線固化係於經控制之溫度及時間條件下達成，其在相鄰的環部分之間形成牢固鍵結的結構而不會破壞Si-O環鍵結。

Description

多孔性絕緣膜的製造方法以及包含該膜的半導體裝置
本發明係關於多孔性絕緣膜的製造方法以及包含該膜的半導體裝置。
半導體裝置持續在降低，其已變得必需更有效地測量以避免銅互連線之間的電容性串音。因電容性串音不僅依導體間的距離，亦因互連層材料(其中有導體形成)的介電常數(k)而定，故努力於發展新的低k介電材料以用於此互連層中。
“低k”意指材料之介電常數低於二氧化矽者，亦即低於3.9。低k介電材料包括彼些由本質上具低介電常數之材料所製成者，以及所形成之具有微孔性的材料。後者之情況下，材料內的空隙係用來降低其有效k值，設定之空氣的介電常數約為1。
孔隙可藉使用致孔劑而置入低k介電質中，致孔劑必需由低k層中移除以產生空隙。此方法之實例乃述於美國 專利號碼7,629,272中。
然而，本發明人已發現，移除致孔劑不僅留下空隙，亦於低k層表面上留下通道孔，此通道使得低k層易於在接續之製程期間受到電漿誘導性損壞(PID)。此電漿誘導性損壞(PID)係用來增加該層之有效k值。
孔隙亦可藉使用不含致孔劑的材料而置入，諸如述於美國專利號碼7,968,471中者。然而，此低k層的機械強度不夠。多孔性低k層的限制通常在於孔隙降低該層的機械強度，如同最常在其彈性模數方面所表現地。低k層之夠高彈性模數在保持機械可靠性的觀點而言是重要的，尤其是在半導體產品的包裝期間。故低k層之機械強度不充分可導致有低k層併入的整個半導體裝置失敗。
美國專利號碼7,968,471的低k膜係藉將包括不飽和側鏈的烷基化環狀矽氧烷進行電漿化學氣相沈積(CVD)而形成。當環狀矽氧烷的環結構形成低k膜中之孔時，理想係將側鏈活化以達成聚合反應而不會破壞環。然而，電漿中的能量供應如果低到足以避免破壞環結構內的Si-O鍵，有時不能提供足夠的能量以形成牢固的鍵結結構，因此使所得膜的模數降低。
1‧‧‧介電蓋
2‧‧‧銅互連線
3‧‧‧障壁金屬
4‧‧‧低k絕緣膜
5‧‧‧傳統裝置中會存在的電容性串音之路徑
本發明將經由下列其各種非限制性實例，採用有關於附加之圖式而更充分了解，其中：第1a圖展示根據本發明之多孔性絕緣膜實施例的k 值與紫外線固化時間之間的關聯；第1b圖展示根據本發明之多孔性絕緣膜實施例的彈性模數與紫外線固化時間之間的關聯；第2圖展示各種多孔性絕緣膜之TDDB(時間依賴性介電崩潰)壽命與孔徑之間的關聯；第3圖展示根據本發明實施例之半導體裝置的一部分；第4圖展示本發明實施例在紫外線固化之前及之後的孔徑分佈；第5圖展示各種低k多孔性膜之PID與孔隙率/碳比之間的關聯；第6圖展示根據本發明實施例之膜內的碳含量及有關於膜在紫外線固化前的碳減少量隨著紫外線固化時間的變化；第7圖展示根據本發明實施例之膜內的孔隙率及孔徑隨著紫外線固化時間的變化；第8圖展示根據本發明實施例之膜的FTIR分析；及第9圖展示根據本發明實施例之膜的進一步FTIR分析。
本發明人已發現，改善之低介電常數(low k)絕緣膜可藉將環狀矽氧烷先質化合物沈積於半導體基材上，然後藉將先質層於經控制的條件下暴露至紫外線能量以形成 多孔性絕緣膜而形成。
故，本發明一方面係關於製造多孔性絕緣膜的方法，其包含藉將至少一種具有至少一個烴側鏈之環狀矽氧烷化合物藉化學氣相沈積法(CVD)沈積以於半導體基材上形成先質層；及藉將絕緣膜以使該至少一種環狀矽氧烷化合物之相鄰分子經由烴基鍵結且該多孔性絕緣膜以奈米壓痕儀測得具有大於5GPa彈性模數的條件下暴露至紫外線能量上以將先質層轉化成多孔性絕緣膜。
於根據本發明方法之較佳實施例中，該先質層係藉電漿增強化學氣相沈積法形成。
於根據本發明方法之較佳實施例中，該至少一種環狀矽氧烷化合物係於該形成步驟期間置入電漿中。
於根據本發明方法之較佳實施例中，該至少一種環狀矽氧烷化合物係於形成先質層之後就地以電漿處理。
於根據本發明方法之較佳實施例中，該多孔性絕緣膜具有低於先質層之碳含量。
於根據本發明方法之較佳實施例中，該多孔性絕緣膜內之相鄰矽氧烷環中之矽原子係藉亞甲基(-CH2-)鍵聯連接。
於根據本發明方法之較佳實施例中，該先質層係藉電漿增強化學氣相沈積法、於250-400℃範圍內之溫度形成。
於根據本發明方法之較佳實施例中，該先質層係藉電漿增強化學氣相沈積法、於150-400W範圍內之射頻功率 形成。
於根據本發明方法之較佳實施例中，該先質層係於250-400℃之溫度下暴露至紫外線能量小於300秒之時間。
於根據本發明方法之較佳實施例中，該時間為75-250秒。
於根據本發明方法之較佳實施例中，該時間為100-200秒。
於根據本發明方法之較佳實施例中，該時間為15-150秒。
於根據本發明方法之較佳實施例中，該時間為15-75秒。
於根據本發明方法之較佳實施例中，該先質層係於300-350℃之溫度下暴露至紫外線能量。
於根據本發明方法之較佳實施例中，該紫外線能量係藉寬帶紫外光源包括至少200±50nm波長供應。
於根據本發明方法之較佳實施例中，該先質層為不含致孔劑。
於根據本發明方法之較佳實施例中，該至少一種環狀矽氧烷化合物係選自由下式化合物所組成之群組： 其中R1-R8各自獨立地選自由以下所組成之群組：飽和C1-C4烷基及不飽和C2-C4伸烷基，且其中該至少一種環狀矽氧烷化合物各自包含至少一個飽和C1-C4烷基及至少一個不飽和C2-C4伸烷基。
於根據本發明方法之較佳實施例中，該至少一種環狀矽氧烷化合物係選自由下式化合物所組成之群組： 其中R1、R3、R5及R7各自為飽和C1-C4烷基且其中R2、R4、R6及R8各自為不飽和C2-C4伸烷基。
於根據本發明方法之較佳實施例中，R1、R3、R5及R7各自為甲基、乙基或異丙基且其中R2、R4、R6及R8各自為乙烯基。
於根據本發明方法之較佳實施例中，該至少一種環狀矽氧烷化合物包含下式化合物之混合物：
於根據本發明方法之較佳實施例中，該混合物包含約4：3莫耳比之下式化合物 與下式化合物
另一方面，本發明係關於一種半導體裝置，其包含半導體基材及在該半導體基材上之多孔性絕緣膜，其中該多 孔性絕緣膜為具有藉由烴鍵聯互連之環狀矽氧烷部分的低介電常數(low k)SiOCH膜，該多孔性絕緣膜藉X光光電子光譜法測得具有大於30原子%之碳含量，藉橢圓偏光測孔法測得具有小於20%之孔隙率，具有其中大於80%的孔小於1奈米直徑的孔徑分佈，以奈米壓痕儀測得具有大於5GPa的彈性模數，該多孔性絕緣膜進一步包含鍵聯包括-Si-O-、-Si-CH2-Si-、及-Si-CxH2x+1，其中x為1至4之整數。
於根據本發明半導體裝置之較佳實施例中，該多孔性絕緣膜為夾層絕緣膜，其包含在該夾層絕緣膜中之溝槽及導孔內形成的鑲嵌銅互連線。
於根據本發明半導體裝置之較佳實施例中，該碳含量在40-60原子%之範圍內。
於根據本發明半導體裝置之較佳實施例中，該孔隙率在5-15%之範圍內。
於根據本發明半導體裝置之較佳實施例中，該多孔性絕緣膜具有小於2.7之相對電容率。
於根據本發明半導體裝置之較佳實施例中，該多孔性絕緣膜具有小於2.6之相對電容率。
於根據本發明半導體裝置之較佳實施例中，該多孔性絕緣膜以奈米壓痕儀測得具有大於6GPa之彈性模數。
於根據本發明半導體裝置之較佳實施例中，該多孔性絕緣膜以奈米壓痕儀測得具有大於7GPa之彈性模數。
於根據本發明半導體裝置之較佳實施例中，該多孔性 絕緣膜係沈積自不含致孔劑的單一先質。
於根據本發明半導體裝置之較佳實施例中，該多孔性絕緣膜係藉將包含至少一種環狀矽氧烷化合物之分子聚合而形成，該至少一種環狀矽氧烷化合物係選自由下式化合物所組成之群組： 其中R1-R8各自獨立地選自由以下所組成之群組：飽和C1-C4烷基及不飽和C2-C4伸烷基，且其中該至少一種環狀矽氧烷化合物各自包含至少一個飽和C1-C4烷基及至少一個不飽和C2-C4伸烷基。
於根據本發明半導體裝置之較佳實施例中，該多孔性 絕緣膜係藉將包含至少一種環狀矽氧烷化合物之分子聚合而形成，該至少一種環狀矽氧烷化合物係選自由下式化合物所組成之群組： 其中R1、R3、R5及R7各自為飽和C1-C4烷基且其中R2、R4、R6及R8各自為不飽和C2-C4伸烷基。
於根據本發明半導體裝置之較佳實施例中，R1、R3、R5及R7各自甲基、乙基或異丙基且其中R2、R4、R6及R8各自為乙烯基。
詳細說明
如同以上所討論，理想的情況是增強低介電常數(low k)之絕緣膜的膜模數，其於藉LSI形成之晶片中具有低功耗以及高速信號處理的優點。增強低k膜的模數基於在半導體產品包裝過程中保持機械可靠性的觀點而言是理想的，其與電功能直接相關。欲保持包裝可靠性，模 數必需保持高於5GPa，且較佳高於6GPa。
具高模數之多孔性低k絕緣膜較佳地係藉將紫外線固化法添加至多孔性膜中而形成。膜較佳地係僅由環狀矽氧烷先質中形成。孔結構係由環型矽氧烷中形成，其為先質單體的主要架構。這些環狀部分係藉由彼等之側鏈的分解而互連，此可藉由紫外線固化法選擇性地增強，同時避免環結構內Si-O鍵的破壞。
根據本發明之低k絕緣膜較佳地具有下列之物理特徵：碳含量(XPS)：高於30%，較佳地在35-60%的範圍內；孔隙率(EP)：小於20%，較佳地5-15%；孔徑分佈：大於80%的孔小於1奈米直徑；鍵結結構：膜內含有-Si-O-、-Si-CH2-Si-、及-Si-CxH2x+1鍵聯。
此膜已發現基於製程誘導性損壞(PID)、積體銅互連線的時間依賴性介電崩潰(TDDB)可靠性、及具有達到高包裝可靠性之模數的觀點，故可提供優良之效能。
環狀矽氧烷先質之環結構為所得膜中之孔的起源。既然孔為封閉結構，故膜不會提供顯著供微粒進入膜內的通道，此為高PID免疫的優點。先質之分子量必需較低以加速其以液態遞送至CVD腔體中。較佳者為烷基化環狀矽氧烷，其中-Si-O-配對數有二、三及四對。此烷基化環狀矽氧烷之混合物可予使用，但先質層較佳地不含其他先質 諸如烴類及非環型矽氧烷。即使先質分子為固狀，然而其可溶於其他材料中以製成液態混合物。
環狀矽氧烷環結構內的每一個矽原子已連接至兩個烴側鏈上。兩個不同型式之側鏈係包括於一個分子內，亦即不飽和烴基及烷基。每一個矽可具有這兩種基團或者可具有一對之任一種基團，然而，兩個基團必需在一個分子內。不飽和烴基促成聚合反應以將分子彼此間有效且牢固地連接。欲形成牢固的連接，以短碳鏈較佳。故最佳結構為乙烯基、-CH=CH2，但本發明不限制於此方面。
烷基提供位阻以使分子彼此間保持適當距離，故製得較不稠密的膜。此烷基亦按幾何原理地保護Si-O環結構免於電漿可另行地破壞環結構。此烷基的第三個角色為避免嚴重的脫碳且保持最終膜內的Si-C鍵。
太高比例的烴將使膜的彈性模數降解且亦因彼情況下鄰近分子間的距離相隔太遠，故無法由C=C鍵形成交聯。結論是，較佳的烷基為甲基、乙基、丙基、及丁基，不僅包括正丙基及正丁基，亦包括且更佳地為異丙基、異丁基及第三丁基。其中，異丙基以三度空間的論點而言為最佳，但本發明不限制於此方面。
欲抑制電漿增強電漿增強化學氣相沈積法中來源材料的過度分解，乃小心研究溫度及電漿條件。例如，溫度較佳在250-400℃範圍內，且射頻功率較佳在150-400W之範圍內。
化學氣相沈積法(CVD)之最終步驟中，射頻功率及 先質流動的遞減導致原先質或未活化先質沈積於沈積膜的頂面上。此可導致膜的不安定性，其中k值隨著時間的消逝而增加。因此在沈積之後即就地以電漿處理較佳，因其具有移除此不安定性表面層的優勢之故。
此電漿處理中，置入的氣體為(例如)氬(Ar)、氦(He)或氙(Xe)。除了這些氣體之外，反應性物類諸如氫(H2)、硝酸(HNO3)、氧(O2)等等可促進表面不安定層的分解。然而，在化學氣相沈積法(CVD)包括電漿表面處理之後不久，吾人發現最大彈性模數為3至5GPa，其並非包裝可靠性的最理想者。
然而，吾人意外發現，於增溫下施予紫外線固化可用以增強鍵結結構相關性碳而不會不利地影響Si-O鍵。紫外線光源較佳地為寬帶包括至少200+/- 50nm的波長。紫外線光提供選擇性地針對C=C或C-C鍵的能量而不會破壞Si-O環結構。紫外線能量及熱能破壞一些C-C鍵，但飽和烷基取代基保護Si-C鍵，因而能維持低k值。
紫外線固化的進行溫度亦重要。溫度高於400℃可能導致過度之鍵破壞，諸如Si-C鍵、Si-O鍵，促進二氧化矽狀的交聯，導致較高的k值。因此，紫外線固化期間的溫度必需在200-400℃的範圍內，較佳為250-350℃。
紫外線固化的持續時間係依先質膜厚度及溫度而定。例如，50-250秒例如150秒之時間範圍適用於400-500奈米厚度之先質層及350-400℃之固化溫度。然而當先質層厚度為200-400奈米且固化溫度為300-350℃時，時間範 圍必需為50-150秒，例如100秒；而當先質層厚度為100-200奈米且固化溫度為300-350℃或者當先質層厚度為50-100奈米且固化溫度為250-350℃時，則時間範圍必需為15-75秒，例如45秒。
此紫外線固化並不需要移除致孔劑，因為本發明之膜較佳地為不含致孔劑。藉由施予紫外線能量來移除致孔劑需要較高的溫度且耗費比本再鍵結法更多的時間，後者可於較溫和的紫外線固化條件下進行。
第1a及1b圖展示於350℃下，例示膜的k值及模數隨著紫外線固化時間的變化。於150秒的固化時間可得2.55低相對電容率(k值)及7.09GPa高彈性模數的最佳結果。用於製造這些圖中所測試之膜的先質為三員Si-O環及四員Si-O環之混合物。此二種化合物均於每一個Si原子上具有異丙基及乙烯基。3-Si化合物與4-Si化合物的比率為4：3。
根據本發明之方法及裝置的較佳實施例可提供一或多種下列之優點：孔徑可控制在小孔徑的牢固分佈，其促成高介電可靠性。
碳含量可保持較高，其促成對PID的高免疫性。
牢固鍵結結構可分別由Si-O環結構中形成，此促成絕緣膜中之高彈性模數。
吾人發現如同第2圖所示，積體互連線中銅線間的時間依賴性介電崩潰(TDDB)與多孔性低k膜的個別孔徑 (其於互連線中實施)充分相關。如同第3圖所示，參考標號1代表介電蓋，參考標號2代表銅互連線，參考標號3代表障壁金屬，且參考標號4代表根據本發明實施例之低k絕緣膜。第2圖中之箭頭5表示傳統裝置中會存在的電容性串音之路徑，且因而根據本發明較佳實施例之裝置中的介電可靠性。
如同第4圖所示，無致孔劑型式之多孔低k可控制孔徑及其分佈，其中橫座標單位為奈米孔徑，且縱座標單位為nm-1分佈。實線展示根據本發明實施例之低k絕緣膜當藉化學氣相沈積(CVD)時之孔分佈，而虛線展示經過本文所述之紫外線固化後之孔分佈。故，紫外線固化不會使牢固的粒徑分佈顯著惡化，且第4圖的兩條曲線均比傳統致孔劑型式材料的曲線顯著地更高及更左移(亦即更小的孔)。
既然無致孔劑型式膜的孔徑被設計成分子結構，故孔徑可被控制成小孔徑且分佈可牢固。
尤其，藉使用所提出的來源材料製成之無致孔劑型式膜中，較佳地有大於80%的孔係以小於1奈米的範圍內分佈。
吾人亦發現，如同第5圖所示，PID免疫性與膜內之孔隙率%/碳%比有密切關聯。此處，PID定義為以對照膜中者常態化後之低k膜中的損壞層厚度，且於第5圖之圖縱座標以任意單位表示。膜內之孔隙率%/碳%比則列於橫座標上。由此關聯中顯見，對低k介電者而言，理想的 情況是保持高碳含量及低孔隙率。欲於積體化後保持理想的互連電容，吾人偏好PID必需小於0.4，其意指孔隙率%/碳%比必需小於0.5。
第6圖中，左側縱座標(方形數據點)展示於初始厚度500奈米且於350℃下進行紫外線固化之膜中的碳含量百分比，且右側縱座標(圓形數據點)展示碳降低百分比。如同彼圖中所見，碳量於固化150秒之後降低約20%，此對k值及模數而言是好的。然而，於此固化條件下，膜內之總碳含量仍為50%，或僅比初始數字降5%。
第7圖中，左側縱座標(圓形數據點)展示於初始厚度500奈米且於350℃下進行紫外線固化之膜中的孔隙率百分比且右側縱座標(方形數據點)展示奈米孔徑(藉橢圓偏光測孔法(EP)測量)。如同彼圖中所見，雖然孔隙率隨著紫外線固化時間而增加，但於紫外線固化150秒之後，其值仍僅為13%。結論是紫外線固化150秒後之孔隙率/碳比為0.26，其仍遠低於目標最大值0.5。
如同第8圖所示，鍵結結構係於紫外線固化之前及之後藉傅立葉(Fourier)轉換紅外光譜學(FTIR)分析予以評估，而第9圖摘要出特色鍵結結構之行為。這些圖中，橫座標的單位為波長cm-1，且縱座標的單位為代表吸光度的任意單位。這些圖中之虛線代表藉化學氣相沈積法(CVD)沈積的膜，而這些圖中的實線代表紫外線固化後的膜。
故了解，膜之CHx峰藉由紫外線固化而降低，表示 羥側鏈在紫外線固化期間分解。Si(CH2)(CH2)x基團亦降低，其如上所述地被歸因於一部分烷基的移除，及/或一部分烷基中的碳數降低。
雖然紫外線固化後之CHx降低，但膜內的Si-CH3及Si(CH3)2基團的發生率增加，進一步證明較高碳數的烷基縮短成較低碳數的烷基，且尤其是甲基。然而，Si-C鍵仍保存，此促成低k值。
最後，-Si-CH2-Si-鍵聯於紫外線固化後檢出。此表示相鄰之分子彼此藉橋連之亞甲基-CH2-結構鍵聯。此橋連結構增強膜的機械強度，或模數，且相應地改善併有此低k多孔性絕緣膜的半導體裝置之包裝可靠性。
由上述各種分析中，吾人可在紫外線固化過程期間鑑定出鍵結結構之革新。紫外線固化可降低烷基序且偶爾消除烷基。烷基最初填充分子間空間的一些部分且使分子彼此間保持較大距離。如同第1及7圖所示，烷基序的降低使分子間產生開放空間，導致孔隙率增加及k值降低。然而，如同第1圖所示，進一步固化將導致k值增加，其歸因於與太大量烷基喪失有關之Si-C鍵結喪失。即使於彼情況下，由於產生更多的開放空間，故孔隙率仍穩定增加。
紫外線固化亦增加另一種對C=C鍵的反應。尤其，紫外線能量破壞C=C鍵以形成-Si-C-基團，其後與已喪失烴側鏈之鄰近分子的矽產生交聯。此橋連反應在分子間形成強-Si-C-Si鏈而造成具有高模數的聚合物狀網路系統。
如同以上所討論，本文所討論之實施例及實例為非限制性，且除了以上所述者之外的各種架構亦可採用。
此外顯而易見地，只要不脫離附加申請專利範圍所闡述之本發明範圍及精髓，本發明可進行各種修改。

Claims (32)

  1. 一種製造多孔性絕緣膜的方法，其包含：藉將至少一種具有至少一個烴側鏈之環狀矽氧烷化合物藉化學氣相沈積法(CVD)沈積出來以於半導體基材上形成先質層；及藉將絕緣膜在使該至少一種環狀矽氧烷化合物之相鄰分子經由烴基鍵結且該多孔性絕緣膜以奈米壓痕儀測得具有大於5GPa之彈性模數的條件下暴露於紫外線能量以將該先質層轉化成多孔性絕緣膜。
  2. 根據申請專利範圍第1項之方法，其中該先質層係藉電漿增強CVD形成。
  3. 根據申請專利範圍第2項之方法，其中該至少一種環狀矽氧烷化合物係於該形成步驟期間導入電漿中。
  4. 根據申請專利範圍第2項之方法，其中該至少一種環狀矽氧烷化合物係於形成該先質層之後就地以電漿處理。
  5. 根據申請專利範圍第1項之方法，其中該多孔性絕緣膜具有低於該先質層之碳含量。
  6. 根據申請專利範圍第1項之方法，其中該多孔性絕緣膜包括Si-CH2-Si鍵。
  7. 根據申請專利範圍第1項之方法，其中該多孔性絕緣膜內之相鄰矽氧烷環之矽原子係藉亞甲基(-CH2-)鍵聯連接。
  8. 根據申請專利範圍第1項之方法，其中該先質層 係藉電漿增強CVD、於250-400℃範圍內之溫度形成。
  9. 根據申請專利範圍第1項之方法，其中該先質層係藉電漿增強CVD、於150-400W範圍內之射頻(RF)功率形成。
  10. 根據申請專利範圍第1項之方法，其中該先質層係於200-400℃之溫度下暴露於紫外線能量少於300秒之時間。
  11. 根據申請專利範圍第10項之方法，其中該時間為15-150秒。
  12. 根據申請專利範圍第10項之方法，其中該時間為15-75秒。
  13. 根據申請專利範圍第10項之方法，其中該先質層係於250-350℃之溫度下暴露於紫外線能量。
  14. 根據申請專利範圍第1項之方法，其中該紫外線能量係藉包括至少200±500nm波長之寬帶紫外線光源供應。
  15. 根據申請專利範圍第1項之方法，其中該先質層係沈積自單一液體源。
  16. 根據申請專利範圍第1項之方法，其中該至少一種環狀矽氧烷化合物係選自由下式化合物所組成之群組： 其中R1-R8各自獨立地選自由以下所組成之群組：飽和C1-C4烷基及不飽和C2-C4伸烷基，且其中該至少一種環狀矽氧烷化合物各自包含至少一個飽和C1-C4烷基及至少一個不飽和C2-C4伸烷基。
  17. 根據申請專利範圍第1項之方法，其中該至少一種環狀矽氧烷化合物係選自由下式化合物所組成之群組： 其中R1、R3、R5及R7各自為飽和C1-C4烷基且其中R2、R4、R6及R8各自為不飽和C2-C4伸烷基。
  18. 根據申請專利範圍第17項之方法，其中R1、R3、R5及R7各自為甲基、乙基或異丙基且其中R2、R4、R6及R8各自為乙烯基。
  19. 根據申請專利範圍第16項之方法，其中該至少一種環狀矽氧烷化合物包含下式化合物之混合物：
  20. 根據申請專利範圍第19項之方法，其中該混合物包含莫耳比約4：3之下式化合物 與下式化合物
  21. 一種半導體裝置，其包含半導體基材及在該半導體基材上之多孔性絕緣膜，其中該多孔性絕緣膜為具有藉由烴鍵聯互連之環狀矽氧烷部分的低k SiOCH膜，該多孔性絕緣膜藉X光光電子光譜法測得具有大於30原子%之碳含量，藉橢圓偏光測孔法測得具有小於20%之孔隙率，孔尺寸分佈中有大於80%的孔其直徑小於1奈米，以奈米壓痕儀測得具有大於5GPa的彈性模數，該多孔性絕緣膜進一步含有包括-Si-O-、-Si-CH2-Si-、及-Si-CxH2x+1之鍵聯，其中x為1至4之整數。
  22. 根據申請專利範圍第21項之半導體裝置，其中該多孔性絕緣膜為層間絕緣膜，其包含在該層間絕緣膜中之溝槽及導孔內形成的鑲嵌銅互連線。
  23. 根據申請專利範圍第21項之半導體裝置，其中該碳含量在40-60原子%之範圍內。
  24. 根據申請專利範圍第21項之半導體裝置，其中該孔隙率在5-15%之範圍內。
  25. 根據申請專利範圍第21項之半導體裝置，其中該多孔性絕緣膜具有小於2.7之相對電容率。
  26. 根據申請專利範圍第21項之半導體裝置，其中 該多孔性絕緣膜具有小於2.6之相對電容率。
  27. 根據申請專利範圍第21項之半導體裝置，其中該多孔性絕緣膜以奈米壓痕儀測得具有大於6GPa之彈性模數。
  28. 根據申請專利範圍第21項之半導體裝置，其中該多孔性絕緣膜以奈米壓痕儀測得具有大於7GPa之彈性模數。
  29. 根據申請專利範圍第21項之半導體裝置，其中該多孔性絕緣膜係沈積自單一液體源。
  30. 根據申請專利範圍第21項之半導體裝置，其中該多孔性絕緣膜係藉將包含至少一種環狀矽氧烷化合物之分子聚合而形成，該至少一種環狀矽氧烷化合物係選自由下式化合物所組成之群組： 其中R1-R8各自獨立地選自由以下所組成之群組：飽和C1-C4烷基及不飽和C2-C4伸烷基，且其中該至少一種環狀矽氧烷化合物各自包含至少一個飽和C1-C4烷基及至少一個不飽和C2-C4伸烷基。
  31. 根據申請專利範圍第21項之半導體裝置，其中該多孔性絕緣膜係藉將包含至少一種環狀矽氧烷化合物之分子聚合而形成，該至少一種環狀矽氧烷化合物係選自由下式化合物所組成之群組： 其中R1、R3、R5及R7各自為飽和C1-C4烷基且其中R2、R4、R6及R8各自為不飽和C2-C4伸烷基。
  32. 根據申請專利範圍第31項之半導體裝置，其中R1、R3、R5及R7各自為甲基、乙基或異丙基且其中R2、R4、R6及R8各自為乙烯基。
TW102103297A 2012-02-15 2013-01-29 多孔性絕緣膜的製造方法以及包含該膜的半導體裝置 TW201348496A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261599212P 2012-02-15 2012-02-15

Publications (1)

Publication Number Publication Date
TW201348496A true TW201348496A (zh) 2013-12-01

Family

ID=48944941

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103297A TW201348496A (zh) 2012-02-15 2013-01-29 多孔性絕緣膜的製造方法以及包含該膜的半導體裝置

Country Status (3)

Country Link
US (1) US20130207245A1 (zh)
CN (1) CN103258785B (zh)
TW (1) TW201348496A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103572B (zh) * 2013-04-02 2017-02-08 中芯国际集成电路制造(上海)有限公司 多孔低k介质层的形成方法及多孔低k介质层
CN105899711B (zh) * 2014-01-24 2020-01-07 应用材料公司 在无氧化剂情况下的含硅和氧的膜的沉积
KR102392815B1 (ko) * 2017-08-02 2022-05-02 삼성전자주식회사 초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756085B2 (en) * 2001-09-14 2004-06-29 Axcelis Technologies, Inc. Ultraviolet curing processes for advanced low-k materials
US7241704B1 (en) * 2003-03-31 2007-07-10 Novellus Systems, Inc. Methods for producing low stress porous low-k dielectric materials using precursors with organic functional groups
US7629272B2 (en) * 2004-06-07 2009-12-08 Axcelis Technologies, Inc. Ultraviolet assisted porogen removal and/or curing processes for forming porous low k dielectrics
WO2007032261A1 (ja) * 2005-09-13 2007-03-22 Nec Corporation 多孔質絶縁膜の形成方法および半導体装置
US7521377B2 (en) * 2006-01-11 2009-04-21 International Business Machines Corporation SiCOH film preparation using precursors with built-in porogen functionality
WO2008010591A1 (fr) * 2006-07-21 2008-01-24 Nec Corporation Procédé de formation d'un film isolant poreux
CN100557778C (zh) * 2006-08-21 2009-11-04 富士通株式会社 绝缘膜、半导体器件及其制造方法
JP2008274365A (ja) * 2007-05-01 2008-11-13 Shin Etsu Chem Co Ltd Ｓｉ含有膜形成材料、Ｓｉ含有膜及びその製造方法、並びに半導体デバイス
JP2010153824A (ja) * 2008-11-18 2010-07-08 Renesas Electronics Corp 多孔質絶縁膜の製造方法、半導体装置の製造方法、及び半導体装置
JP5864095B2 (ja) * 2010-02-18 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20130207245A1 (en) 2013-08-15
CN103258785B (zh) 2016-06-22
CN103258785A (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
US8062983B1 (en) Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
US7098149B2 (en) Mechanical enhancement of dense and porous organosilicate materials by UV exposure
KR100974042B1 (ko) 금속간 유전체로서 사용된 낮은 ｋ 및 극도로 낮은 ｋ의 오가노실리케이트 필름의 소수성을 복원하는 방법 및 이로부터 제조된 물품
US7972976B1 (en) VLSI fabrication processes for introducing pores into dielectric materials
TWI358105B (en) Method for fabricating semiconductor device
JP4667165B2 (ja) 半導体装置の製造方法
JP3762304B2 (ja) 低誘電率層間絶縁膜の形成方法
TWI649445B (zh) 矽環化合物及使用其的膜沉積方法
JP2013520841A (ja) プラズマ化学気相堆積による、有機官能基と共にシリコンを含有するハイブリッド前駆体を使用する超低誘電材料
JP2014505356A (ja) 耐集積損傷性を改善するインシトゥ低誘電率キャッピング
JP2007194639A (ja) ＳｉＣＯＨ誘電体およびその製造方法
JP6710204B2 (ja) プラズマ損傷保護のための多層誘電体スタック
US20140273516A1 (en) Vbd and tddb improvement thru interface engineering
TW201348496A (zh) 多孔性絕緣膜的製造方法以及包含該膜的半導體裝置
JP3149223B2 (ja) 成膜方法
TW202117058A (zh) 矽化合物及使用其沉積膜的方法
US20090155535A1 (en) Process for preparing thin layers of nanoporous dielectric materials
JP2008186849A (ja) 半導体装置の製造方法
TW202206636A (zh) 沈積方法
KR100935620B1 (ko) 금속간 유전체로서 사용된 낮은 ｋ 및 극도로 낮은 ｋ의오가노실리케이트 필름의 소수성을 복원하는 방법 및이로부터 제조된 물품
KR102409869B1 (ko) 규소 화합물 및 이를 사용하여 막을 증착시키는 방법
JP2021025124A (ja) ケイ素化合物及びケイ素化合物を使用してフィルムを堆積する方法
JP2006004996A (ja) 層間絶縁膜及び拡散防止膜とこれらのソース材料、膜形成方法、膜形成用プラズマｃｖｄ装置