JP6710204B2 - プラズマ損傷保護のための多層誘電体スタック - Google Patents

プラズマ損傷保護のための多層誘電体スタック Download PDF

Info

Publication number
JP6710204B2
JP6710204B2 JP2017520346A JP2017520346A JP6710204B2 JP 6710204 B2 JP6710204 B2 JP 6710204B2 JP 2017520346 A JP2017520346 A JP 2017520346A JP 2017520346 A JP2017520346 A JP 2017520346A JP 6710204 B2 JP6710204 B2 JP 6710204B2
Authority
JP
Japan
Prior art keywords
layer
depositing
low
porogen
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017520346A
Other languages
English (en)
Other versions
JP2017534173A (ja
Inventor
ボー シエ，
ボー シエ，
カン サブ イム，
カン サブ イム，
チョン パン，
チョン パン，
シュアー ンゴ，
シュアー ンゴ，
テワン キム，
テワン キム，
アレクサンドロス ティー． デモス，
アレクサンドロス ティー． デモス，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2017534173A publication Critical patent/JP2017534173A/ja
Application granted granted Critical
Publication of JP6710204B2 publication Critical patent/JP6710204B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulating Bodies (AREA)

Description

本開示は、一般に、１つ以上の低誘電率誘電体層を含む多層誘電体スタックを含む集積回路の製造に関する。
一般に、半導体デバイスは、半導体基板上に製造された集積回路（ＩＣ）を形成する複数の回路を含む。信号経路の複雑なネットワークが、通常、基板上に分布した回路素子を接続するように配線される。これらの信号をデバイスにわたって効率的に配線するには、例えば、シングルまたはデュアルダマシン配線構造などのマルチレベルまたはマルチレイヤースキームの形成が必要となる。Ｃｕベースのインターコネクトは、アルミニウム（Ａｌ）ベースのインターコネクトと比較して、複雑な半導体チップ上の多数のトランジスタ間のより高速な信号伝送を提供するので、配線構造は一般に銅（Ｃｕ）を含む。
一般的なインターコネクト構造内では、金属ビアは半導体基板に垂直に走り、金属線は半導体基板に平行に走る。信号速度の更なる向上及び隣接する金属線における干渉信号（「クロストーク」として知られている）の低減は、現在のＩＣ製品チップにおいて、金属線及び金属ビア（例えば、導電性特徴部）を、誘電率（ｋ）が３．０未満（ｌｏｗ−ｋ）である誘電体材料に埋め込むことによって達成される。より最近では、ｋ値が約３．０未満、さらには約２．５未満の、有機ケイ素層を含む低誘電率誘電体が開発された。
低誘電率有機ケイ素層を開発するために使用された１つの方法は、１種以上の有機ケイ素化合物と１種以上の有機ポロジェン化合物とを含む混合ガスから層を堆積させることであった。ここでは、ポロジェン分子が閉じ込められる有機ケイ素マトリックスが生成される。ポロジェン分子は熱的に不安定であり、揮発性の化学基を含むことができる。続いて、熱および／または紫外線（ＵＶ）放射を使用して、堆積した層からポロジェンおよび／または揮発性の基を除去して、層にナノメートルサイズのポアまたはボイドを形成することができる。ポアまたはボイドの存在は、空気が約１の誘電率を有するので、層の誘電率を低下させる。
しかしながら、上記の多孔性低誘電率層は、エネルギーの高いプラズマを伴うその後の半導体処理ステップの間に損傷を受けやすい可能性がある。プラズマ損傷の１つの結果は、誘電体層の誘電率の増加であり、これは、隣接する銅線間の寄生容量およびクロストークを増加させる可能性がある。損傷を与えるプラズマ処理ステップの一例は、隣接する銅線からの銅のエレクトロマイグレーション（ＥＭ）を防止するために使用され得る、銅線の上方または銅線上のコバルト金属キャップまたは誘電体層などのバリア層の堆積を含む。エレクトロマイグレーションは、線間の短絡、及び開回路をもたらし得る線内部または界面におけるボイド形成を引き起こし得る。
エレクトロマイグレーションは、超大規模集積（ＶＬＳＩ）回路および製造にとっての主な信頼性の懸念の１つであり、バリア層のプラズマ堆積が、今日、ほとんどのデバイスにおいて銅線におけるＥＭを防止するのに役立つように一般に用いられる。したがって、１つ以上の低誘電率層を形成し、次いで、形成された低誘電率層をバリア層堆積プロセス中のプラズマ損傷から保護し、それによって多層誘電体スタックまたは構造の全体的な誘電率を維持する方法が必要とされている。
本開示の実施形態は、一般に、バルク低誘電率層の上および上方に薄い保護低誘電率層を含む多層スタックを堆積する方法に関し、保護層は、その後のプラズマ処理ステップでのバルク低誘電率層へのプラズマ損傷を防止する。その結果、多層スタックの誘電率は、プラズマ曝露後に変化しない。さらなる実施形態は、プラズマ損傷耐性の多層誘電体スタック構成を開示する。
本開示の実施形態は、第１の厚さを有する第１の層であって、プラズマチャンバの処理領域にＲＦ電力の存在下で１種以上の有機ケイ素化合物および１種以上のポロジェンを供給することによって形成される第１の層を、基板上に堆積させ、第１の厚さより薄い第２の厚さを有する第２の層を、第１の層の上に堆積させる方法を更に提供する。第２の層は、処理領域にＲＦ電力の存在下で１種以上の有機ケイ素化合物および１種以上のポロジェンを供給し、次いで第２の層をＵＶ照射に曝露することによって形成することができ、多孔性架橋多層誘電体スタックが生成され、ポロジェンが第１の層および第２の層から除去される。
本開示の実施形態は、約５５０Å〜約３０００Åの第１の厚さを有する第１の層であって、１種以上の有機ケイ素化合物および１種以上のポロジェンをＲＦ電力の存在下で供給することによって形成され、プラズマチャンバの処理領域内に形成される第１の層を、基板上に堆積させ、約５０Å〜約５００Åであり得る厚さを有する第２の層を第１の層の上に堆積させる方法を、さらに提供し得る。第２の層は、処理領域にＲＦ電力の存在下で１種以上の有機ケイ素化合物および１種以上のポロジェンを供給し、第２の層を紫外線照射に曝露することによって形成することができ、多孔性架橋多層誘電体スタックが生成され、ポロジェンが第１の層および第２の層から除去される。
本開示の実施形態は、基板上に配置された第１の層であって、約５５０Å〜約３０００Åの第１の厚さ、多孔度、及び誘電率を有する多孔性架橋有機ケイ素ネットワーク層を含む第１の層、並びに、第１の層の上に配置された第２の層であって、約５０Å〜約５００Åの厚さを有する多孔性架橋有機ケイ素ネットワーク層を含み、第２の層の多孔度は第１の層の多孔度より小さい、第２の層、を含む多層誘電体スタックをさらに提供し得る。
本開示の上述の特徴を詳細に理解できるように、上記で簡単に要約した本開示のより詳細な説明が、実施形態を参照することによって得られ、実施形態の幾つかは添付の図面に示される。しかしながら、添付の図面は、本開示の代表的な実施形態のみを示しており、従って、その範囲を限定すると見なされるべきではなく、本開示は他の等しく有効な実施形態を許容しうることに、留意されたい。
本開示の一実施形態による、多層スタックの少なくとも一部を形成する方法に関連するステップを示すフローチャートである。 本開示の一実施形態による、図１Ａに記載された堆積方法の一部を表す断面図を示す。 本開示の実施形態による、プラズマ処理前後の層および多層誘電体スタックの誘電率（ｋ）値の変化をグラフで示す。 本明細書で提供される開示の１つ以上の実施形態を使用して形成された誘電体層の物理的特性の表である。
本開示は、厚いバルク低誘電率層上の薄い保護低誘電率層を含む多層スタックを堆積させるための方法および実施形態を提供し、薄い層は、１つ以上のその後のプラズマ処理ステップ中におけるバルク層へのプラズマ損傷を防止する。薄い保護層は、バルク層よりも高密度、高弾性率、高硬度および低多孔度を特徴とし得、したがってプラズマ損傷に対してより耐性である。このように構成された多層誘電体スタックの全体的な誘電率（ｋ）値は、プラズマ処理中およびプラズマ処理後に有利に維持される。
保護されていないバルク誘電体層を損傷する可能性があるプロセスの一例は、銅のエレクトロマイグレーション（ＥＭ）を防止するために、および／またはエッチストップとして使用することができる、銅の信号線の上および／または上方に配置された金属キャッピング層または誘電体層などのバリア層の堆積である。Ａｐｐｌｉｅｄ ＭａｔｅｒｉａｌのＶｏｌｔａ（商標）コバルトなどのコバルト金属キャップ、またはＡｐｐｌｉｅｄ ＭａｔｅｒｉａｌのＢＬＯｋ（商標）炭化ケイ素などの誘電体バリアを銅線上におよび／または銅線の上方に堆積することは、露出された誘電体材料を、前洗浄（例えば、酸化銅の洗浄および金属の還元）および／またはバリア層堆積プロセスのために使用されるプラズマに曝露することを含む。これらのプロセスは、一般に高エネルギーであり、露出された低誘電率誘電体層（複数可）の電気的および物理的特性がプラズマへの曝露によって劣化する可能性があるため、露出された低誘電率誘電体層（複数可）の保護を必要とする。バリア層堆積システムのそれぞれの例には、Ａｐｐｌｉｅｄ Ｅｎｄｕｒａ（登録商標）Ｖｏｌｔａ（商標）ＣＶＤ（化学気相堆積）コバルトシステムおよびＡｐｐｌｉｅｄ Ｐｒｏｄｕｃｅｒ（登録商標）ＢＬＯｋ（商標）ＰＥＣＶＤ（プラズマ化学気相堆積）システムが含まれ、両方とも、カリフォルニア州サンタクララに位置するＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能である。更なる方法の詳細が、本開示において後で見出される。
本開示の実施形態における低誘電率誘電体層は、１種以上の有機ケイ素化合物および１種以上の有機ポロジェン化合物を含む混合ガスから堆積される。ここでは、ポロジェン分子が閉じ込められる有機ケイ素マトリックスが生成される。ポロジェン分子は熱的に不安定であるか、又は揮発性の化学基を含む。続いて、熱および／またはＵＶ放射を使用して、堆積した層からポロジェンおよび／または揮発性の基を除去して、層にナノメートルサイズのポアまたはボイドを形成することができ、これは、空気が約１の誘電率を有するので、層の誘電率を低下させる。熱またはＵＶ照射に曝露した後、本明細書で提供される開示の実施形態は、架橋ネットワークを一般に含み、空気ボイド並びにケイ素−酸素、ケイ素−炭素、及び炭素−水素化学結合をさらに含む多孔性低誘電率層を提供し得る。
図１Ａは、本開示の実施形態による、１つ以上の低誘電率層を形成するために使用される堆積方法１００に関連するステップを示すフローチャートである。図１Ｂ〜図１Ｄは、図１Ａに示す堆積方法の１つ以上の部分を表す断面図を示し、方法１００の様々な段階を図式的に示す。方法１００の開始時に、ボックス１０１で、１種以上の有機ケイ素化合物および１種以上のポロジェンが、第１のＲＦ電力の存在下でプラズマチャンバに供給され、基板１０６が、温度制御された基板ホルダまたは静電チャック上にある。基板１０６は、処理中に約２００℃と約３５０℃との間の温度に平衡化され、維持されてもよい。使用され得るプラズマチャンバの一例は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能な、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）層を堆積させるＡｐｐｌｉｅｄ Ｐｒｏｄｕｃｅｒ（登録商標）チャンバである。しかし、低誘電率誘電体層を堆積させるために、他のチャンバを使用してもよい。さらなる方法およびハードウェアに関連する詳細について、以下に論ずる。
次に、図１Ａのボックス１０２において、対応する図１Ｂに示すように、第１の厚さを有する低誘電率有機ケイ素層１０７（バルク低誘電率層１０７）が、第１のＲＦ電力並びに有機ケイ素およびポロジェン前駆体の第１の流量の存在下で、基板１０６上に堆積され、スタック１０８を形成する。次に図１Ａのボックス１０３において、ＲＦ電力並びに有機ケイ素およびポロジェン化合物の流量が、ボックス１０４の前に下げられる。ボックス１０４の間に実行されるプロセスは、図１Ｃに示されるように、バルク低誘電率層１０７より薄くてもよい保護低誘電率層１０９の制御された堆積を含み、それにより多層スタック１１０をもたらす。
次に、ボックス１０５において、図１Ｃおよび図１Ｄに示すように、多層スタック１１０は、ＵＶ照射に１１０を曝すなどの硬化プロセスの使用によって硬化される。熱およびＵＶ照射の組み合わせは、有機ケイ素ネットワークを架橋し、バルク低誘電率層１０７および保護低誘電率層１０９の両方からポロジェンを除去する。特に、保護低誘電率層１０９は、所望の電気的および機械的特性、並びにその後のプラズマ処理ステップの間におけるプラズマ損傷に対する耐性を依然として維持しながら、ポロジェンが、下にあるバルク低誘電率層１０７からガス放出および除去されるのに十分に薄く多孔性である。したがって、ＵＶ曝露およびポロジェン材料の喪失の結果として、層１０７および１０９は、バルク低誘電率層１１１および保護低誘電率層１１２にそれぞれ変換され、これらの層は各々、空気を含むボイド又はポアを含む材料層を含む。バルク低誘電率層１１１および保護低誘電率層１１２は、図１Ｄに示す多層誘電体スタック１１３の少なくとも一部を形成する。図３の表は、ＵＶ曝露後のバルク低誘電率層１１１と保護低誘電率層１１２の固有の特性を比較し、誘電率、多孔度、弾性率、および硬度を含む層間の差を強調する。低誘電率誘電体層に使用され得る市販のＵＶチャンバの例は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．のＡｐｐｌｉｅｄ Ｐｒｏｄｕｃｅｒ（登録商標）Ｎａｎｏｃｕｒｅ（商標）チャンバである。さらなる方法の詳細が、本開示において後で見出される。
ボックス１０５に示すプロセスを実行した後、多層スタック１１３は、電子デバイス内に形成される集積回路の少なくとも一部を形成するために、さらに処理される。これは、典型的には、デュアル及び／又はシングルダマシンプロセスを含み、一般に以下のステップを含む：低誘電率誘電体上で且つそれを覆うフォトレジストの堆積及びパターニング、ビア及びトレンチを形成するための誘電体のエッチング、銅マイグレーションを防止するための、形成されたトレンチおよびビアのトポグラフィを覆う薄いバリア層の堆積、銅のシードの堆積、その後の銅の電気メッキおよび化学機械平坦化。
平坦化後、残存する銅酸化物を還元プラズマ処理によって除去して、清浄な金属銅表面を形成し、その上に、アモルファス炭化ケイ素バリア層などの、コバルトおよび誘電体バリア層が、銅エレクトロマイグレーションを防止するため及び／又はエッチストップとして働くために、堆積され得る。一例として、汚染された銅表面の洗浄は、ＲＦプラズマの存在下での還元剤への銅の曝露を含むことができ、還元剤は、窒素、アンモニア、水素、アンモニア／窒素混合物、又はそれらの組合せを含み得る。このようにして得られた金属銅表面は、約２００℃〜約３５０℃でシクロペンタジエニルコバルトビス（カルボニル）などのコバルト含有化学試薬に更に曝されて、銅表面または特徴上でのコバルト金属の選択的化学気相堆積をもたらし得る。さらなるステップは、コバルト堆積および還元プラズマ処理のサイクルを交互に２，３回またはそれ以上実行して、各サイクル中に約３Å〜約５Åの範囲内の複数の金属コバルトキャッピング層を堆積させることを含むことができる。別のステップは、コバルトで上を覆われた銅線上の且つそれを覆うアモルファス炭化ケイ素（例えば、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ ＢＬＯｋ（商標））などの誘電体バリア層の堆積を含むことができる。
次に、ボックス１０２に戻って、より詳細に参照すると、バルク低誘電率層１０７の堆積パラメータは、第２の保護低誘電率層１０９の堆積パラメータとは対照的であり、一般に、より高いＲＦ電力並びに１種以上の有機ケイ素化合物および１種以上のポロジェンのより高い堆積速度を含む。例えば、バルク低誘電率層１０７は、約５０Ｗと約９００Ｗの間、約７５０Ｗと約９００Ｗの間のＲＦ電力の存在下で堆積させることができる。バルク低誘電率層１０７の堆積速度は、毎分約３０００Åと約４５００Åの間であり得、約５５０Åと約３０００Åの間、約１０００Åと約２５００Åの間の層の厚さを生じ得る。
ボックス１０３および１０４に戻って参照すると、バルク低誘電率層１０７を形成するために使用されたプロセスパラメータは、保護低誘電率層１０９を形成するために調整される。例えば、いくつかの実施形態では、バルク低誘電率層１０７を堆積させるために使用されるＲＦ電力と比較して、保護低誘電率層１０９を堆積させるために、５分の１以下のＲＦ電力が使用される。したがって、保護低誘電率層１０９は、約５０Ｗと約２００Ｗの間、約１００Ｗと約１７５Ｗの間のＲＦ電力の存在下で堆積させることができる。換言すれば、バルク低誘電率層１０７を形成するために使用される第１の堆積プロセス中に使用される平均ＲＦ電力と、保護低誘電率層１０９を形成するために使用される第２の堆積プロセス中に使用される平均ＲＦ電力の比は、約５：１であるか、それより大きい。保護層１０９の厚さは、バルク低誘電率層１０７の４分の１以下であり、約１：４又はそれより小さい厚さの比を含むので、保護低誘電率層１０９の堆積速度は、バルク低誘電率層１０７より低くてもよい。例えば、保護低誘電率層１０９の堆積速度は、約５００Å／分〜約１３００Å／分とすることができ、層の厚さは、約５０Å〜約５００Åとすることができる。一例では、保護低誘電率層１０９を形成するために使用される第２の堆積プロセスの堆積速度に対するバルク低誘電率層１０７を形成するために使用される第１の堆積プロセスの堆積速度の比は、約２．６：１であるか、又はそれより大きい。先に議論したように、堆積パラメータの差は、多層誘電体スタック１１３をもたらし、それは、基板１０６並びにＵＶ曝露後の層１１１および１１２を含み、最も有利には、多層誘電体スタック１１３の全体的な誘電率は、その後のプラズマ処理の間および後に変化しないままである。
図２に示すように、バルク低誘電率誘電体層の上または上方に配置された保護低誘電率誘電体層を使用することにより、大きな利点が実現される。図示されているように、保護低誘電率層１１２を有しないバルク低誘電率層１１１は、金属キャッピング層などのバリア層を形成するために使用されるプラズマ条件に曝されたときに、２２％のｋ値の相対的増加を示す。対照的に、バルク低誘電率層１１１および保護低誘電率層１１２Ａからなる多層誘電体スタック１１３の相対的なｋ値は、保護低誘電率層１１２Ａが５０Åの厚さである場合、１４％しか増加しない。特に、図２に示されているように、保護低誘電率層１１２Ａが１００Åの厚さを含む場合、保護低誘電率層１１２Ａをプラズマに曝した後に（例えば、バリア層形成ステップ）、全体的なｋ値の検出可能な増加は検出されない。また、図２には、保護低誘電率層１１２Ｂを含む多層誘電体スタック１１３のｋ値の相対的変化が示されており、１１２Ｂは５０Åの厚さと１００Åの厚さを含む。ここでは、同じ傾向が観察され、保護されていないバルク低誘電率層１１１の場合、２２％であるのに対して、ｋ値の相対的な増加がそれぞれ１８％と７％である。上記のことから、保護低誘電率層１１２Ａの堆積パラメータは、ポロジェン除去後の層の厚さおよび層の誘電率を制御及び維持するように、保護低誘電率層１１２Ｂとは、１．６分の１の堆積速度および２倍高いポロジェン流量で異なることが分かる。
図３は、バルク多孔性低誘電率層１１１、並びに各々がバルク多孔性低誘電率層１１１の上方にまたは直接上に別個に形成することができる保護低誘電率層１１２Ａおよび１１２Ｂについて、いくつかの例示的な特性を表形式で要約したものである。示されているように、バルク多孔性低誘電率層１１１とは対照的に、保護層は、より高い誘電率、より低い多孔度を含み、より高い弾性率およびより高い硬度値を有する材料を更に含む。
形成された保護低誘電率層１１２Ａまたは１１２Ｂのより高い弾性率および硬度の値は、後続の半導体処理ステップの間に、多孔性低誘電率層を含む従来の多層誘電体スタックで見られる共通の問題を解決することもできると考えられる。後で処理される従来の多孔性低誘電率層は、形成された層に多孔性およびボイドが導入されるため、弾性率、硬度、および破壊靱性などの機械的特性が低下または損なわれることがある。機械的特性が低下するため、化学機械平坦化などの後続の半導体プロセスステップ中に、形成された層に誘発される任意の著しい応力は、形成された低誘電率層のクラッキング、層間剥離および／または構造不良を引き起こす可能性がある。しかしながら、本開示の実施形態では、より脆い、より多孔性のバルク低誘電率層１１１の上または上方に配置される、より剛性のある、より硬い保護低誘電率層１１２Ａおよび１１２Ｂが、熱的および機械的損傷がバルクの多孔性低誘電率層１１１に生ずるのを防止し、したがって、多層誘電体スタック１１３の完全性をさらに保護する。
いくつかの実施形態では、バルク低誘電率層１１１の上および上方に配置された保護低誘電率層１１２Ａまたは１１２Ｂの厚さに関連して、別の利益が実現され得る。保護層は、多層誘電体スタックの全体的なｋ値を上げることなく、約５０Å〜約５００Åの厚さで堆積させることができる。例えば、保護低誘電率層１１２Ａまたは１１２Ｂは、多層誘電体スタックの全体的なｋ値を上げることなく、少なくとも５０Åの厚さである。別の例では、保護低誘電率層１１２Ａまたは１１２Ｂは、多層誘電体スタックの全体的なｋ値を上げることなく、少なくとも１００Åの厚さである。バルク低誘電率層よりも薄く、約１：４又はそれより小さい厚さの比を含む、より密度が高く、より多孔性が低く、より高い誘電率の保護低誘電率層は、比類なく、多層スタックの全体的な誘電率を上昇させないことがあり、したがって、隣接する銅線間の寄生容量およびクロストークを増加させないことがある。
さらに、上述の層の厚さに関して、保護低誘電率層１０９の多孔度は、下層のバルク低誘電率層１０７からのポロジェンの噴出に十分であるべきであり、従って、ＵＶ照射及び熱に曝されたときに、下層のバルク低誘電率層１０７からのポロジェンの噴出またはガス放出を阻止してはならず、保護低誘電率層１０９の多孔度は、下層のバルク低誘電率層１０７からのポロジェンの噴出を可能にするために、約５％以上であり得る。一例では、保護低誘電率層１０９の多孔度は、下層のバルク低誘電率層１０７からのポロジェンの噴出を可能にするために、約１％〜約２５％であり得る。別の例では、保護低誘電率層１０９の多孔度は、下層のバルク低誘電率層１０７からのポロジェンの噴出を可能にするために、約５％〜約１２％であり得る。さらに別の例では、バルク低誘電率層１０７に対する保護低誘電率層１０９の多孔度の比は、約０．４〜約０．５である。バルク低誘電率層１１１の上方または上に配置される保護低誘電率層１１２（例えば、保護低誘電率層１１２Ａまたは１１２Ｂ）の厚さおよび平均多孔度は、硬化前のバルク低誘電率層１０７内に配置されたポロジェンが、ステップ１０５で実行されるプロセスの間に保護低誘電率層１０９を通って拡散することができることを、保証するように一般に構成される。表３に示すような、保護低誘電率層１１２Ａまたは１１２Ｂのいずれかと同様の特性を有する保護低誘電率層を形成することにより、望ましい誘電率、機械的特性、ポア密度及び厚さを有する多層誘電体スタックが得られると考えられる。
図１Ａのボックス１０１〜１０５に詳細に戻ると、１種以上の有機ケイ素化合物および１種以上のポロジェンが導入されるチャンバは、プラズマ化学気相堆積（ＰＥＣＶＤ）チャンバであってもよい。堆積プロセスのためのプラズマは、一定の高周波（ＲＦ）電力、パルスＲＦ電力、高周波ＲＦ電力、二周波ＲＦ電力、またはそれらの組み合わせを用いて生成されてもよい。使用され得るＰＥＣＶＤチャンバの例は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＡｐｐｌｉｅｄ Ｐｒｏｄｕｃｅｒ（登録商標）Ｂｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）チャンバである。しかし、低誘電率層を堆積させるために、他のチャンバを使用してもよい。
本開示のいくつかの実施形態において、１種以上の有機ケイ素化合物は、シロキサン、シラノール、シリルエーテル、シラン、シリルヒドリド、シリリデン、シレン、シリルハライド、シロール、及びそれらの組合せを含む群から、一般に選択される。１種以上の有機ケイ素化合物は、メチルジエトキシシラン（ＭＤＥＯＳ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、トリメチルシラン（ＴＭＳ）、ペンタメチルシクロペンタシロキサン、ヘキサメチルシクロトリシロキサン、ジメチルジシロキサン、テトラメチルジシロキサン、ヘキサメチルジシロキサン（ＨＭＤＳ）、１，３−ビス（シラノメチレン）ジシロキサン、ビス（１−メチルジシロキサニル）メタン、ビス（１−メチルジシロキサニル）プロパン、ヘキサメトキシジシロキサン（ＨＭＤＯＳ）、ジメチルジメトキシシラン（ＤＭＤＭＯＳ）、またはジメトキシメチルビニルシラン（ＤＭＭＶＳ）であってもよい。
本開示の実施形態におけるポロジェンは、一般に、熱的に不安定な化合物であり、熱的に不安定な基を含み得る。ポロジェンおよび熱的に不安定な基は、不飽和環式有機基などの環式基であってもよい。本明細書で使用される「環式基」という用語は、環構造を指すものとする。環構造は、わずか３個の原子を含んでもよい。原子は、例えば、炭素、窒素、酸素、フッ素、およびそれらの組み合わせを含むことができる。環式基は、１つ以上の単結合、二重結合、三重結合、およびそれらの任意の組み合わせを含み得る。例えば、環式基は、１種以上の芳香族化合物、アリール、フェニル、シクロヘキサン、シクロヘキサジエン、シクロヘプタジエン、およびそれらの組み合わせを含み得る。環式基は、二環式または三環式であってもよい。一実施形態では、環式基は、直鎖状または分枝状官能基に結合している。直鎖状または分枝状官能基は、好ましくは、アルキルまたはビニルアルキル基を含み、１〜２０個の炭素原子を有する。直鎖状または分枝状官能基はまた、ケトン、エーテルおよびエステルなどにおけるように、酸素原子を含むことができる。ポロジェンは、環式炭化水素化合物を含むことができる。用いられ得る幾つかの例示的なポロジェンは、ノルボルナジエン（ＢＣＨＤ、ビシクロ（２．２．１）ヘプタ−２，５−ジエン）、α−テルピネン（ＡＴＰ）、ビニルシクロヘキサン（ＶＣＨ）、フェニルアセテート、ブタジエン、イソプレン、シクロヘキサジエン、１−メチル−４−（１−メチルエチル）−ベンゼン（シメン）、３−カレン、フェンコン、リモネン、シクロペンテンオキシド、ビニル−１，４−ジオキシニルエーテル、ビニルフリルエーテル、ビニル−１，４−ジオキシン、ビニルフラン、メチルフロエート、フリルホルマート、フリルアセテート、フルアルデヒド、ジフリルケトン、ジフリルエーテル、ジフルフリルエーテル、フラン、および１，４−ジオキシンを含む。
バルク低誘電率層１０７の堆積を含む本開示のいくつかの実施形態では、１種以上の有機ケイ素化合物の流量は、約１００ミリグラム／分（ｍｇ／分）〜約５０００ｍｇ／分、及び約１００〜約５０００ｍｇ／分であり得る。保護低誘電率層１０９の堆積のために、１種以上の有機ケイ素化合物の流量は、約１００ｍｇ／分〜約５０００ｍｇ／分、および約１００〜約５０００ｍｇ／分であり得る。１種以上のポロジェンの流量は、約１００ｍｇ／分〜約５０００ｍｇ／分、および約１００〜約５０００ｍｇ／分であり得る。１種以上の有機ケイ素化合物および１種以上のポロジェンの流量に応じて、層の堆積は、約１５秒〜約５００秒の時間を有し得る。
いくつかの実施形態では、Ｏ２、Ｎ２Ｏ、ＣＯ２またはこれらの組み合わせなどの酸化性ガスを、約５０ｓｃｃｍ〜約５００ｓｃｃｍの流量でチャンバに導入することができる。ヘリウム、アルゴン、または窒素などの希釈またはキャリアガスを、約５００ｓｃｃｍ〜約３０００ｓｃｃｍの流量でチャンバに導入することもできる。酸化性ガスは、酸化によって層中の炭素および水素含有量を低下させ、保護低誘電率層１１２およびバルク低誘電率層１１１の機械的および電気的特性に影響を及ぼすために使用されてもよい。
図１Ａのボックス１０１〜１０４に詳細に戻ると、基板は、典型的には、堆積中に約２００℃と約３５０℃との間の温度に維持される。チャンバ圧力は、約１トール〜約２０トール、約５トール〜約１０トールであってもよい。基板支持体とチャンバシャワーヘッドとの間の間隔は、約２００ミル〜約１５００ミルであってもよい。ＲＦ電力は、約０．０１ＭＨｚ〜約３００ＭＨｚ、例えば約１３．５６ＭＨｚの周波数で供給される。ＲＦ電力は、約１３．５６ＭＨｚの高周波数および約３５０ｋＨｚの低周波数などの混合周波数で供給されてもよい。ＲＦ電力は、基板の加熱を低減し、堆積層のより大きな多孔性を促進するために、サイクル化またはパルス化されてもよい。
図１Ａのボックス１０５を参照すると、図１Ｃおよび図１Ｄに示すように、バルク低誘電率層１０７および保護低誘電率層１０９は、ポロジェン除去のためにＵＶ照射および他の後処理に曝されてもよい。一般に、本開示の実施形態において、使用され得る後処理には、電子ビーム（ｅ−ｂｅａｍ）処理、ＵＶ処理、熱アニール処理（電子ビームおよび／またはＵＶ処理の非存在下で）、並びにそれらの組合せが含まれる。用いることができる例示的なＵＶ後処理条件には、約１トール〜約１０トールのチャンバ圧力と約２５０℃〜約４００℃の基板支持体温度が含まれる。熱処理は、ポロジェン除去量およびポロジェン除去速度を増加させるために、使用され得る。
ＵＶ照射は、水銀マイクロ波アークランプ、パルスキセノンフラッシュランプ、または高効率ＵＶ発光ダイオードアレイなどの任意のＵＶ源によって、提供されてもよい。ＵＶ照射は、約１７０ｎｍ〜約４００ｎｍの波長を有することができる。一実施形態では、多層スタック１１０は、約６０〜６００秒などのＵＶ照射に曝されて、両方の層を架橋し、両方の層からポロジェンを除去する。Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．のＡｐｐｌｉｅｄ Ｐｒｏｄｕｃｅｒ（登録商標）Ｎａｎｏｃｕｒｅ（商標）チャンバーは、ＵＶ後処理に使用できる市販のチャンバーの一例である。しかし、低誘電率誘電体層のＵＶ曝露および処理を行うために、他のチャンバを使用してもよい。
いくつかの実施形態では、熱アニール後処理は、チャンバ内で、約２００℃〜約５００℃の基板温度で、約２秒〜約３時間、例えば約０．５〜約２時間の間、層をアニールすることを含む。ヘリウム、水素、窒素、またはそれらの混合物などの非反応性ガスが、約１００〜約１０，０００ｓｃｃｍの流量でチャンバに導入されてもよい。チャンバ圧力は、約１ミリトール〜約１０トールに維持される。好ましい基板間隔は、約３００ミル〜約８００ミルであってもよい。
上記は本開示の実施形態に向けられているが、本開示の他のおよびさらなる実施形態を、その基本的な範囲から逸脱することなく、考え出すことができ、その範囲は、以下の特許請求の範囲によって決定される。

Claims (12)

  1. 多層誘電体スタックを堆積させる方法であって、
    第１の厚さを有する第１の層を基板上に堆積させることであって、前記第１の層は、ＲＦ電力の存在下で１種以上の有機ケイ素化合物及び１種以上のポロジェンを供給することによって形成され、且つプラズマチャンバの処理領域で形成される、堆積させることと、
    前記第１の層の直上に、前記第１の厚さよりも薄い第２の厚さを有する第２の層を堆積させることであって、前記第２の層は、前記処理領域でＲＦ電力の存在下で１種以上の有機ケイ素化合物及び１種以上のポロジェンを供給することによって形成される、堆積させることと、
    前記第２の層を紫外線照射に曝露することであって、それにより、前記ポロジェンが前記第１の層と前記第２の層との両方から除去され、多孔性架橋多層誘電体スタックが生成される、曝露することと、
    プラズマプロセスを使用して前記多層誘電体スタック上に金属層を堆積させることであって、前記第２の層が前記プラズマプロセス中に前記第１の層を損傷から保護する、堆積させることと、
    を含む方法。
  2. 前記第２の厚さに対する前記第１の厚さの比が、４：１又はそれより大きい、請求項１に記載の方法。
  3. 前記第２の層の多孔度が、前記第１の層の多孔度よりも小さい、請求項１または２に記載の方法。
  4. 前記第２の層が、前記第１の層よりも高弾性率かつ高硬度である、請求項１から３のいずれか１項に記載の方法。
  5. 前記第２の層の堆積中におけるＲＦ電力、及び有機ケイ素化合物とポロジェンとを供給する流量を、それぞれ、前記第１の層の堆積中におけるＲＦ電力、及び有機ケイ素化合物とポロジェンとを供給する流量よりも低くすることをさらに含む、請求項１から４のいずれか１項に記載の方法。
  6. 多層誘電体スタックを堆積させる方法であって、
    ５５０Å〜３０００Åの第１の厚さを有する第１の層を基板上に堆積させることであって、前記第１の層は、ＲＦ電力の存在下で１種以上の有機ケイ素化合物及び１種以上のポロジェンを供給することによって形成され、且つプラズマチャンバの処理領域で形成される、堆積させることと、
    前記第１の層の直上に、５０Å〜５００Åの厚さを有する第２の層を堆積させることであって、前記第２の層は、前記処理領域でＲＦ電力の存在下で１種以上の有機ケイ素化合物及び１種以上のポロジェンを供給することによって形成される、堆積させることと、
    前記第２の層を紫外線照射に曝露することであって、それにより、前記ポロジェンが前記第１の層と前記第２の層との両方から除去され、多孔性架橋多層誘電体スタックが生成される、曝露することと、
    プラズマプロセスを使用して前記多層誘電体スタック上に金属層を堆積させることであって、前記第２の層が前記プラズマプロセス中に前記第１の層を損傷から保護する、堆積させることと、
    を含む方法。
  7. 前記第２の層の多孔度が、前記第１の層の多孔度よりも小さい、請求項６に記載の方法。
  8. 前記第２の層が、前記第１の層よりも高弾性率かつ高硬度である、請求項６または７に記載の方法。
  9. 前記第２の層の堆積中におけるＲＦ電力、及び有機ケイ素化合物とポロジェンとを供給する流量を、それぞれ、前記第１の層の堆積中におけるＲＦ電力、及び有機ケイ素化合物とポロジェンとを供給する流量よりも低くすることをさらに含む、請求項６から８のいずれか１項に記載の方法。
  10. 前記第２の層の多孔度が、前記紫外線照射への曝露後に５％〜１２％である、請求項６から９のいずれか１項に記載の方法。
  11. 前記第１の層の多孔度に対する前記第２の層の多孔度の比が、０．４から０．５である、請求項６から１０のいずれか１項に記載の方法。
  12. 前記第２の層が、前記第１の層よりも高い誘電率を有する、請求項６から１１のいずれか１項に記載の方法。
JP2017520346A 2014-10-15 2015-09-08 プラズマ損傷保護のための多層誘電体スタック Active JP6710204B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462064396P 2014-10-15 2014-10-15
US62/064,396 2014-10-15
PCT/US2015/048956 WO2016060753A1 (en) 2014-10-15 2015-09-08 Multi-layer dielectric stack for plasma damage protection

Publications (2)

Publication Number Publication Date
JP2017534173A JP2017534173A (ja) 2017-11-16
JP6710204B2 true JP6710204B2 (ja) 2020-06-17

Family

ID=55747094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017520346A Active JP6710204B2 (ja) 2014-10-15 2015-09-08 プラズマ損傷保護のための多層誘電体スタック

Country Status (5)

Country Link
US (1) US9391024B2 (ja)
JP (1) JP6710204B2 (ja)
KR (1) KR20170070083A (ja)
TW (1) TWI665728B (ja)
WO (1) WO2016060753A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017103620B4 (de) 2017-02-22 2022-01-05 Infineon Technologies Ag Halbleitervorrichtung, Mikrofon und Verfahren zum Bilden einer Halbleitervorrichtung
KR20200015279A (ko) 2018-08-03 2020-02-12 삼성전자주식회사 나노결정질 그래핀의 형성방법 및 이를 포함하는 소자
JP2022509636A (ja) * 2018-11-30 2022-01-21 アプライド マテリアルズ インコーポレイテッド ３ｄ ｎａｎｄ用途のための膜積層体オーバーレイの改善
KR20200086582A (ko) 2019-01-09 2020-07-17 삼성전자주식회사 원자층 증착 장치 및 이를 이용한 박막 형성 방법
CN110085512B (zh) * 2019-05-08 2021-08-03 上海华力集成电路制造有限公司 一种超低k介质层及其制备方法
US11315829B2 (en) * 2019-08-26 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Amorphous layers for reducing copper diffusion and method forming same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933586B2 (en) * 2001-12-13 2005-08-23 International Business Machines Corporation Porous low-k dielectric interconnects with improved adhesion produced by partial burnout of surface porogens
US7022864B2 (en) * 2003-07-15 2006-04-04 Advanced Technology Materials, Inc. Ethyleneoxide-silane and bridged silane precursors for forming low k films
US7335980B2 (en) * 2004-11-04 2008-02-26 International Business Machines Corporation Hardmask for reliability of silicon based dielectrics
JP5142538B2 (ja) * 2007-01-26 2013-02-13 株式会社東芝 半導体装置の製造方法
US20090269507A1 (en) * 2008-04-29 2009-10-29 Sang-Ho Yu Selective cobalt deposition on copper surfaces
US20110006406A1 (en) * 2009-07-08 2011-01-13 Imec Fabrication of porogen residues free and mechanically robust low-k materials
JP2011142219A (ja) * 2010-01-07 2011-07-21 Panasonic Corp 半導体装置及びその製造方法
US9054110B2 (en) * 2011-08-05 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Low-K dielectric layer and porogen
US20130171819A1 (en) * 2011-12-28 2013-07-04 Toshiba America Electronic Components, Inc. Methods for integration of metal/dielectric interconnects

Also Published As

Publication number Publication date
WO2016060753A1 (en) 2016-04-21
TW201614729A (en) 2016-04-16
TWI665728B (zh) 2019-07-11
JP2017534173A (ja) 2017-11-16
KR20170070083A (ko) 2017-06-21
US20160111373A1 (en) 2016-04-21
US9391024B2 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
JP6710204B2 (ja) プラズマ損傷保護のための多層誘電体スタック
JP5567588B2 (ja) 酸素含有前駆体を用いる誘電体バリアの堆積
KR100960755B1 (ko) 다마신 분야에서 유전체 재료를 증착하는 방법
US6541397B1 (en) Removable amorphous carbon CMP stop
US7510982B1 (en) Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
CN1938833B (zh) 促进多孔低k膜与下方阻挡层的粘附的方法及互连结构
KR101124781B1 (ko) 층간 부착 개선 방법
US7670924B2 (en) Air gap integration scheme
US20030194496A1 (en) Methods for depositing dielectric material
TWI649445B (zh) 矽環化合物及使用其的膜沉積方法
JP5006428B2 (ja) 窒素含有前駆物質を用いる誘電体バリアの堆積
US20050277302A1 (en) Advanced low dielectric constant barrier layers
US20110206857A1 (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
JP5312588B2 (ja) プラズマ促進化学蒸着で高い機械的諸特性を有する超低ｋ膜を作製するための新規なケイ素前駆体
US20050014361A1 (en) Dielectric materials to prevent photoresist poisoning
US7288205B2 (en) Hermetic low dielectric constant layer for barrier applications
KR101376969B1 (ko) 저―κ의 유전 필름의 이중층 캡핑
US7105460B2 (en) Nitrogen-free dielectric anti-reflective coating and hardmask
JP2011528508A (ja) 障壁層と多様な液体前駆体から堆積される多孔質低ｋ膜との間の付着を促進するための方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190628

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200526

R150 Certificate of patent or registration of utility model

Ref document number: 6710204

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250