CN110085512B - 一种超低k介质层及其制备方法 - Google Patents

一种超低k介质层及其制备方法 Download PDF

Info

Publication number
CN110085512B
CN110085512B CN201910378715.3A CN201910378715A CN110085512B CN 110085512 B CN110085512 B CN 110085512B CN 201910378715 A CN201910378715 A CN 201910378715A CN 110085512 B CN110085512 B CN 110085512B
Authority
CN
China
Prior art keywords
dielectric layer
ultra
low
layer
ultralow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910378715.3A
Other languages
English (en)
Other versions
CN110085512A (zh
Inventor
贡祎琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910378715.3A priority Critical patent/CN110085512B/zh
Publication of CN110085512A publication Critical patent/CN110085512A/zh
Priority to US16/868,540 priority patent/US11309180B2/en
Application granted granted Critical
Publication of CN110085512B publication Critical patent/CN110085512B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Abstract

本发明提供了一种超低K介质层及其制备方法，上述制备方法包括：在衬底上形成超低K介质层；在上述超低K介质层上表面形成薄氧层；以及采用氧气对形成上述薄氧层后的上述超低K介质层执行等离子体净化；其中上述等离子体净化持续超过2秒钟。根据本发明所提供的制备方法所制备的超低K介质层表面平整，克服了超低K介质层原有的凸起缺陷，改进了超低K介质层的性能。本发明所提供的超低K介质层的制备方法流程简单，与现有的超低K介质层的制备工艺兼容，具有可操作性。

Description

一种超低K介质层及其制备方法
技术领域
本发明涉及半导体结构及其制造工艺领域，尤其涉及超低K材质介质层结构及其制造。
背景技术
自从早年德州仪器的Jack Kilby博士发明了集成电路(IC)之时起，科学家们和工程师们已经在半导体器件和工艺方面作出了众多发明和改进。近50年来，半导体尺寸已经有了明显的降低，这转化成不断增长的处理速度和不断降低的功耗。然而，在此过程中需要克服不少技术难题。
对于半导体技术领域的技术人员来说，众所周知的是，互联延迟是推动提高集成电路的速度和性能中的主要限制因素。目前用来尽量减小互联延迟常用的方法是通过使用低介电常数(低K)材料作为集成电路器件中金属层的层间绝缘电介质，以此来减小互联电容。
因此，近几年来，发展了低K材料(例如二氧化硅)来取代高介电常数的绝缘材料，具体来说，低K膜用于半导体器件中金属层之间的电介质层之间和电介质层之内。目前，可以采用旋转涂布电介质(SOD，Spin-On Deposition)方法(类似于添加光阻剂的方法)，或者通过化学气相沉积(CVD，Chemical Vapor Deposition)的方法来沉积形成低K介质层，以使低K材料兼容现有的常规半导体制造工艺。
并且，随着对半导体器件性能要求的逐渐提高，目前已经希望能够进一步降低绝缘材料的介电常数，使得层间介质层的介电常数低于2.5。一般认为介电常数低于2.5的介电材料为超低K(ULK，Ultra Low K)介电材料。形成超低K介质膜的一种方式是形成多孔低K介质膜，即可以通过使形成的低K材料膜具有气孔来进一步降低材料膜的介电常数。
然而，在现有技术中，当兼容地采用化学气相沉积形成上述超低K介质层时，由于各种各样的原因，所形成的超低K介质层的表面具有凸起缺陷(bump defect)，导致超低K介质层表面不平整，从而影响金属层间介质层的性能，影响半导体器件的整体性能。
因此，亟需要一种超低K介质层的制备方法，能够通过简单的工艺流程形成不具有凸起缺陷的超低K介质层，并且使得所形成的超低K介质层保留原有的电特性能，不对超低K介质层的原有性能造成负面影响，从而能够提高半导体器件的整体性能。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
为了解决上述问题，本发明提供了一种超低K介质层的制备方法，上述制备方法包括：
在衬底上形成超低K介质层；
在上述超低K介质层上表面形成薄氧层；以及
采用氧气对形成上述薄氧层后的上述超低K介质层执行等离子体净化；其中上述等离子体净化持续超过2秒钟。
在上述制备方法的一实施例中，可选的，上述等离子体净化持续4-20秒钟。
在上述制备方法的一实施例中，可选的，上述等离子体净化持续15秒钟。
在上述制备方法的一实施例中，可选的，上述薄氧层的厚度为10埃。
在上述制备方法的一实施例中，可选的，采用二乙氧基甲基硅烷、α-松油烯和氧气形成上述薄氧层。
在上述制备方法的一实施例中，可选的，采用二乙氧基甲基硅烷和α-松油烯形成上述超低K介质层；其中
形成上述薄氧层所采用的二乙氧基甲基硅烷和α-松油烯的流量小于形成上述超低K介质层所采用的二乙氧基甲基硅烷和α-松油烯的流量。
在上述制备方法的一实施例中，可选的，形成上述薄氧层所采用的二乙氧基甲基硅烷的流量为400sccm，所采用的α-松油烯的流量为200sccm，以及所采用的氧气的流量为450sccm。
在上述制备方法的一实施例中，可选的，形成上述超低K介质层、形成上述薄氧层以及执行上述等离子体净化的步骤在同一反应腔室中连续进行。
本发明还提供了一种采用如上述制备方法中的任一项所制备的超低K介质层。
本发明还提供了一种包含上述超低K介质层的半导体器件。
根据本发明所提供的制备方法所制备的超低K介质层表面平整，克服了超低K介质层原有的凸起缺陷，改进了超低K介质层的性能。本发明所提供的超低K介质层的制备方法通过在原有工艺中额外形成薄氧层作为保护层，并调整等离子净化步骤的工艺参数，使得所制备的超低K介质层表面平整，克服了原有的凸起缺陷，并且不会对超低K介质层的性能带来负面影响。本发明所提供的制备方法流程简单，与现有的超低K介质层的制备工艺兼容，具有可操作性。
附图说明
在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本发明的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。
图1A示出了现有技术中所形成的超低K介质层的结构示意图。
图1B示出了现有技术中超低K介质层的表面TEM图。
图2示出了本发明所提供的超低K介质层制造方法的流程图。
图3A-3E示出了根据本发明提供的制造方法制造过程中的结构示意图。
附图标记
100 金属层间层
200 介质阻挡层
W 金属钨
300 超低K介质层
310 超低K介质层表面
311 凸起缺陷
400 薄氧层
具体实施方式
本发明涉及半导体工艺与器件，更具体的，本发明的实施例提供一种半导体层间介质层的制造方法，上述层间介质层为超低K介质层，本发明所提供的制造方法通过在上述超低K介质层的上表面形成薄氧层，并对形成薄氧层后的超低K介质层进行持续超过2秒钟的等离子体净化，所得所形成的超低K介质层表面平整，解决了超低K介质层表面凸起缺陷的问题，并且，不会改变超低K介质层原本的电特性，在不对超低K介质层原本性能造成负面影响的情况下提高了超低K介质层的性能。本发明还提供了其他实施例。
以下结合附图和具体实施例对本发明作详细描述。注意，以下结合附图和具体实施例描述的诸方面仅是示例性的，而不应被理解为对本发明的保护范围进行任何限制。
给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。
在以下详细描述中，阐述了许多特定细节以提供对本发明的更透彻理解。然而，对于本领域技术人员显而易见的是，本发明的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本发明。
请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。
注意，在使用到的情况下，标志左、右、前、后、顶、底、正、反、顺时针和逆时针仅仅是出于方便的目的所使用的，而并不暗示任何具体的固定方向。事实上，它们被用于反映对象的各个部分之间的相对位置和/或方向。
如本文使用的术语“在...上方(over)”、“在...下方(under)”、“在...之间(between)”和“在...上(on)”指的是这一层相对于其它层的相对位置。同样地，例如，被沉积或被放置于另一层的上方或下方的一层可以直接与另一层接触或者可以具有一个或多个中间层。此外，被沉积或被放置于层之间的一层可以直接与这些层接触或者可以具有一个或多个中间层。相比之下，在第二层“上”的第一层与该第二层接触。此外，提供了一层相对于其它层的相对位置(假设相对于起始基底进行沉积、修改和去除薄膜操作而不考虑基底的绝对定向)。
首先，请参考图1A和图1B，图1A示出了现有技术中所形成的超低K介质层的结构示意图，图1B示出了现有技术中超低K介质层的表面TEM图。本发明所提供的超低K介质层300系一种层间介质层，通常在在半导体器件的后段工艺中形成，起到后段金属层和/或金属线之间的绝缘作用。在如图1A所使出的实施例中，超低K介质层300形成在介质阻挡层200的上表面，介质阻挡层形成在金属层间层100的上表面，其中进一步的，金属通孔或金属线等后段的连接线(图中示出为W)形成在金属层间层100之中。
通过现有技术所形成的超低K介质层，其介质层表面310并不平整，具有0.1um-0.2um的凸起缺陷311，请进一步结合图1B所示出的。上述凸起缺陷311的存在影响了超低K介质层的性能，从而影响了半导体器件的整体性能，因此，本发明的实施例提供了一种超低K介质层及其制备方法。本发明所提供的制备方法所制备的超低K介质层表面平整，克服了超低K介质层原有的凸起缺陷，改进了超低K介质层的性能。本发明所提供的超低K介质层的制备方法通过在原有工艺中额外形成薄氧层作为保护层，并调整等离子净化步骤的工艺参数，使得所制备的超低K介质层表面平整，克服了原有的凸起缺陷，并且不会对超低K介质层的性能带来负面影响。本发明所提供的制备方法流程简单，与现有的超低K介质层的制备工艺兼容，具有可操作性。
具体地，请参考图2，图2示出了本发明提供的制备方法的一实施例流程图，本发明提供的超低K介质层的制备方法具体包括步骤210：在衬底上形成超低K介质层；步骤220：在超低K介质层上表面形成薄氧层；以及步骤230：采用氧气对形成薄氧层后的超低K介质层执行等离子体净化。
请进一步结合图3A-3E来理解本发明所提供的制备方法的具体实施情况。图3A-3E示出了根据本发明提供的制造方法制造过程中的结构示意图。首先，图3A示出了本发明制备的超低K介质层所依附的“衬底”。本领域技术人员应当明白，上述衬底是对于形成超低K介质层之前的半导体器件的统称，可以包括基板(Substrate)、基板上的各功能性器件、各功能层等等。如图3A所示出的，上述衬底指代金属层间层100和形成在金属层间层上表面的介质阻挡层200，用以用作金属通孔、金属导线或金属层的金属钨形成在上述金属层间层100中。广义上来说，上述衬底还应当包括形成金属层间层100之前的各种功能性器件、功能性层、基板等，虽然未在附图中示出，但并非意味着实际上不存在。
随后，请参考图3B，在介质阻挡层200的上表面形成超低K介质层300。具体的，本发明中所称超低K介质层300是指该介质层具有超低的介电常数，进一步地，本领域技术人员应当知道，一般认为超低的介电常数是指介电常数小于2.5。上述的超低K介质可以是有机硅基材料，例如氧化有机硅或氧化有机硅烷。现有技术中已经存在此类膜，例如AppliedMaterials公司的Black DiamondTMCVD有机硅酸盐玻璃(OSG)膜或者Novellus System提供的CoralTMCVD膜。
在一实施例中，本发明所提供的制备方法系通过化学气相沉积(CVD，ChemicalVapor Deposition)形成上述超低K介质层300。进一步的，采用二乙氧基甲基硅烷(DEMS)和α-松油烯(α-terpinene)通过离子轰击形成形成上述超低K介质层300。
更具体的，在一实施例中，形成上述超低K介质层300所采用的二乙氧基甲基硅烷(DEMS)流量为2400±10％SCCM，所采用的α-松油烯(α-terpinene)流量为3500±10％SCCM，所设定的反应温度为400摄氏度，用以形成厚度为850±10％埃的超低K介质层300。由于超低K介质层300系用作绝缘层，需要一定的厚度才能保证绝缘效果。
在此过程中，存在一些未反应完全的气体和材料额外反应造成了凸起缺陷311使得超低K介质层表面310并不平整，从而影响超低K介质层300本身的性质，亦影响后续膜层的形成，从而影响器件的整体性能。
在本发明中，通过后续步骤230：对上述超低K介质层进行等离子体净化(plasmapurge)，尤其采用氧气执行等离子体净化有助于将一些键合(bonding)键重组，从而能够解决一些未反应完全的残留气体，改善凸起缺陷的问题。等离子体净化与上述通过CVD工艺形成超低K介质层在同一腔体中进行，从而能够在上述凸起缺陷还未完全成形前被去除。并且，上述执行的等离子体净化步骤能够与前序工艺兼容，并不会增加工艺的复杂度，能够以简单的方法有效地起到去除凸起缺陷的效果。
上述的等离子体净化步骤需要持续2秒钟以上才能逐渐开始改善上述凸起缺陷。进一步地，上述等离子净化步骤的持续时间在4-20秒钟。当等离子净化步骤的持续时间在4-20秒钟，凸起缺陷的改善显著提高。在一实施例中，当对超低K介质层进行等离子体净化持续15秒钟，发现上述凸起缺陷能够被完全改善。
然而，本发明所提供的制备方法系用于制备超低K介质层，采用氧气进行等离子体净化虽然能够解决超低K介质层表面凸起缺陷的问题，但同时会侵蚀已经形成的超低K介质层，造成超低K介质层的过刻蚀，导致超低K介质层的性质发生变化，引起负面效果，因此即使解决了凸起缺陷的问题，仍然不能满足要求。
例如，在上述超低K介质层系采用二乙氧基甲基硅烷(DEMS)和α-松油烯(α-terpinene)形成的实施例中，最终的超低K介质层的材质具有如下化学分子结构式：
Figure BDA0002052612460000081
若对上述材质的超低K介质层进行采用氧气的等离子体净化，O会把上述结构中的C键置换出来，导致超低K介质层材质变化，从而影响超低K介质层的性能。
为了解决上述采用氧气对超低K介质层进行等离子体净化会对超低K介质层过刻蚀的问题，同时又能够通过等离子体净化改善凸起缺陷，本发明所提供的制备方法在对超低K介质层进行等离子净化的步骤230前，还包括执行步骤220：在上述超低K介质层300上表面形成薄氧层400，以该薄氧层400为保护层，避免采用氧气的等离子体净化对超低K介质层300造成影响。
具体的，在形成上述超低K介质层300后，由于后续需要在同一腔室中进行采用氧气的等离子体净化步骤，上述薄氧层400的形成亦在同一腔室中进行。
在一实施例中，为了能够兼容前序工艺，可以采用二乙氧基甲基硅烷(DEMS)、α-松油烯(α-terpinene)和氧气通过CVD工艺形成上述薄氧层400。如果所形成的薄氧层400在材质上更倾向于氧化硅材质，那么其中的含碳(C)量较少，不容易在后续等离子体净化的步骤230中被置换，从而能够起到保护下方的超低K介质层的作用。因此，希望所形成的薄氧层400的材质特性更为倾向于氧化硅，具体的，可以通过控制二乙氧基甲基硅烷(DEMS)和α-松油烯(α-terpinene)与氧气之间的流量来使所形成的薄氧层400在材质上更倾向于氧化硅。
具体的，形成薄氧层400所采用的二乙氧基甲基硅烷(DEMS)流量为400SCCM，所采用的α-松油烯(α-terpinene)流量为200SCCM，所采用的氧气流量为450SCCM。本领域技术人员应当知道，上述为形成性质更倾向于氧化硅的气体组合的具体流量的参数仅为示意，本领域技术人员在此基础上可以对上述气体组合的具体流量进行微调整，均应属于本发明的发明构思中。
上述形成薄氧层400的气体组合中所采用的二乙氧基甲基硅烷(DEMS)和α-松油烯(α-terpinene)的流量小于形成超低K介质层300所采用的二乙氧基甲基硅烷(DEMS)和α-松油烯(α-terpinene)的流量。一方面，通过小流量的二乙氧基甲基硅烷(DEMS)和α-松油烯(α-terpinene)组合能够使得形成的薄氧层400的材质更倾向于氧化硅材质。另一方面，是出于节省工艺成本的考量。再一方面，通过小流量的气体组合，能够有效、精确地控制薄氧层400的厚度。
由于本发明旨在形成超低K介质层300，虽然薄氧层400亦是绝缘材质，从器件功能上来看，薄氧层400的存在并不会对器件的性能造成负面影响，但出于器件尺寸、工艺成本的考虑，只需要所形成的薄氧层400其厚度能够起到保护下方超低K介质层300的作用即可，无需形成过厚的薄氧层400。
并且，在后续的步骤230：执行等离子体净化中，为了去除形成在超低K介质层300上表面的凸起缺陷，O2离子需要穿透薄氧层400，以到达超低K介质层300的上表面，因此，过厚的薄氧层400会导致为达到相同的清除效果，需要延长等离子体净化步骤的执行时间，增加了时间成本。
薄氧层400之所以称之为“薄”氧层，其厚薄系相对于超低K介质层300的厚度而言。更进一步地，在步骤220中，控制所形成的薄氧层400的厚度为10-100埃。在上述的一实施例中，所形成的超低K介质层300的厚度为850±10％埃，因此，相对于超低K介质层300，可以认为该氧化层为薄氧层。
更优地，由于薄氧层400主要起到保护下方超低K介质层300的作用，结合后续等离子体净化步骤的时间，可以控制所形成的薄氧层400的厚度为10埃或略大于10埃，从而能够更优地控制成本、控制器件尺寸。
在形成上述薄氧层400后，请参考图3D，对形成了薄氧层400后的超低K介质层采用氧气进行等离子体净化。如上所述，对上述表面具有凸起缺陷的超低K介质层进行等离子体净化(plasma purge)，尤其采用氧气执行等离子体净化有助于将一些键合(bonding)键重组，从而能够解决一些未反应完全的残留气体，改善凸起缺陷的问题。等离子体净化与上述通过CVD工艺形成超低K介质层300、薄氧层400在同一腔体中进行，从而能够在上述凸起缺陷还未完全成形前被去除。并且，上述执行的等离子体净化步骤能够与前序工艺兼容，并不会增加工艺的复杂度，能够以简单的方法有效地起到去除凸起缺陷的效果。
上述的等离子体净化步骤需要持续2秒钟以上才能逐渐开始改善上述凸起缺陷。进一步地，上述等离子净化步骤的持续时间在4-20秒钟。当等离子净化步骤的持续时间在4-20秒钟，凸起缺陷的改善显著提高。在一实施例中，等离子体净化持续15秒钟，发现上述凸起缺陷能够被完全改善。
虽然将等离子体净化步骤的时间调整为4-20秒钟(较优地，为15秒钟)，但由于在超低K介质层300的上表面形成了薄氧层400作为阻挡层，并且所形成的薄氧层400在材质上更倾向于氧化硅材质，其中的含碳(C)量较少，不容易在等离子体净化的步骤230中被置换，从而能够起到保护下方的超低K介质层300的作用。进一步的，控制薄氧层400的厚度使得O2离子能够穿过薄氧层400去除超低K介质层300上表面的凸起缺陷311的同时能够有效阻挡O2离子对超低K介质层300的过刻蚀，从而保证了超低K介质层300保有原先的电学特性，并且去除了凸起缺陷，表面平整。
在一实施例中，形成上述超低K介质层300所采用的二乙氧基甲基硅烷(DEMS)流量为2400SCCM，所采用的α-松油烯(α-terpinene)流量为3500SCCM，所设定的反应温度为400摄氏度，用以形成厚度为850埃的超低K介质层300。形成薄氧层400所采用的二乙氧基甲基硅烷(DEMS)流量为400SCCM，所采用的α-松油烯(α-terpinene)流量为200SCCM，所采用的氧气流量为450SCCM，用以形成厚度为10埃的薄氧层400。采用氧气进行等离子体净化的步骤持续15秒钟。
根据上述实施例提供的参数组合进行操作后的器件结构请参考图3E，根据上述参数组合形成的超低K介质层300上表面的凸起缺陷已经被完全去除，所形成的介质层薄膜表面平整，不会影响其本身的性质，不会对后续膜层的形成造成影响，因此，能够有效提高器件性能。
至此，已经描述了本发明所提供的制备方法的一实施例。根据本发明提供的制备方法所制备的超低K介质层表面平整，克服了超低K介质层原有的凸起缺陷，改进了超低K介质层的性能。本发明所提供的超低K介质层的制备方法通过在原有工艺中额外形成薄氧层作为保护层，并调整等离子净化步骤的工艺参数，使得所制备的超低K介质层表面平整，克服了原有的凸起缺陷，并且不会对超低K介质层的性能带来负面影响。本发明所提供的制备方法流程简单，与现有的超低K介质层的制备工艺兼容，具有可操作性。
本发明还提供了一种采用如上述制备方法所制备的超低K介质层，上述超低K介质层表面平整，不具有凸起缺陷，并且能够保证超低K介质层的特性，有效起到后段金属之间的绝缘作用。
本发明还提供了一种包含上述超低K介质层的半导体器件，上述半导体器件采用上述超低K介质层，有效起到后段金属之间的绝缘作用，并且能够有效减小互联电容，提高了器件的响应速度和性能。
至此，已经描述了超低K介质层及其制备方法的具体实施方式。尽管已经关于特定的示例性实施例描述了本公开，但将明显的是，可以对这些实施例做出各种修改和改变而不偏离本公开的更广泛的精神和范围。因此，本说明书和附图应被视为是说明性的含义而不是限制性的含义。
应当理解的是，本说明书将不用于解释或限制权利要求的范围或意义。此外，在前面的详细描述中，可以看到的是，各种特征被在单个实施例中组合在一起以用于精简本公开的目的。本公开的此方法不应被解释为反映所要求保护的实施例要求比在每个权利要求中明确列举的特征更多的特征的目的。相反，如所附权利要求所反映的，创造性主题在于少于单个所公开的实施例的所有特征。因此，所附权利要求据此并入详细描述中，其中每个权利要求独立地作为单独的实施例。
在该描述中提及的一个实施例或实施例意在结合该实施例描述的特定的特征、结构或特性被包括在电路或方法的至少一个实施例中。在说明书中各处出现的短语一个实施例不一定全部指的是同一实施例。

Claims (10)

1.一种超低K介质层的制备方法，所述制备方法包括：
在衬底上形成超低K介质层；
在所述超低K介质层上表面形成薄氧层；以及
采用氧气对形成所述薄氧层后的所述超低K介质层执行等离子体净化；其中
所述等离子体净化持续超过2秒钟；
控制所述薄氧层的厚度，以使得氧气离子能够穿过所述薄氧层去除所述超低K介质层上表面的凸起缺陷，并阻挡所述氧气离子对所述超低K介质层的过刻蚀。
2.如权利要求1所述的制备方法，其特征在于，所述等离子体净化持续4-20秒钟。
3.如权利要求2所述的制备方法，其特征在于，所述等离子体净化持续15秒钟。
4.如权利要求1所述的制备方法，其特征在于，所述薄氧层的厚度为10埃。
5.如权利要求1所述的制备方法，其特征在于，采用二乙氧基甲基硅烷、α-松油烯和氧气形成所述薄氧层。
6.如权利要求5所述的制备方法，其特征在于，采用二乙氧基甲基硅烷和α-松油烯形成所述超低K介质层；其中
形成所述薄氧层所采用的二乙氧基甲基硅烷和α-松油烯的流量小于形成所述超低K介质层所采用的二乙氧基甲基硅烷和α-松油烯的流量。
7.如权利要求6所述的制备方法，其特征在于，形成所述薄氧层所采用的二乙氧基甲基硅烷的流量为400sccm，所采用的α-松油烯的流量为200sccm，以及所采用的氧气的流量为450sccm。
8.如权利要求1所述的制备方法，其特征在于，形成所述超低K介质层、形成所述薄氧层以及执行所述等离子体净化的步骤在同一反应腔室中连续进行。
9.一种采用如权利要求1-8中任一项所述制备方法制备的超低K介质层。
10.一种包含如权利要求9所述的超低K介质层的半导体器件。
CN201910378715.3A 2019-05-08 2019-05-08 一种超低k介质层及其制备方法 Active CN110085512B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910378715.3A CN110085512B (zh) 2019-05-08 2019-05-08 一种超低k介质层及其制备方法
US16/868,540 US11309180B2 (en) 2019-05-08 2020-05-07 Ultra-low k dielectric layer and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910378715.3A CN110085512B (zh) 2019-05-08 2019-05-08 一种超低k介质层及其制备方法

Publications (2)

Publication Number Publication Date
CN110085512A CN110085512A (zh) 2019-08-02
CN110085512B true CN110085512B (zh) 2021-08-03

Family

ID=67419230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910378715.3A Active CN110085512B (zh) 2019-05-08 2019-05-08 一种超低k介质层及其制备方法

Country Status (2)

Country Link
US (1) US11309180B2 (zh)
CN (1) CN110085512B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070186953A1 (en) * 2004-07-12 2007-08-16 Savas Stephen E Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing
CN104134612A (zh) * 2014-08-20 2014-11-05 上海华力微电子有限公司 一种修复超低介质常数薄膜侧壁损伤的方法
CN104900580A (zh) * 2014-03-04 2015-09-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN104979272A (zh) * 2014-04-04 2015-10-14 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
US20160111373A1 (en) * 2014-10-15 2016-04-21 Applied Materials, Inc. Multi-layer dielectric stack for plasma damage protection
CN106910710A (zh) * 2015-12-23 2017-06-30 中芯国际集成电路制造(上海)有限公司 一种介电层及互连结构的制作方法、半导体器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1434493A (zh) * 2002-01-23 2003-08-06 联华电子股份有限公司 自生长疏水性纳米分子有机防扩散膜及其制备方法
US7008882B2 (en) * 2003-11-28 2006-03-07 United Microelectronics Corp. Method and structure for the adhesion between dielectric layers
US7601651B2 (en) * 2006-03-31 2009-10-13 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
US7598183B2 (en) * 2006-09-20 2009-10-06 Applied Materials, Inc. Bi-layer capping of low-K dielectric films

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070186953A1 (en) * 2004-07-12 2007-08-16 Savas Stephen E Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing
CN104900580A (zh) * 2014-03-04 2015-09-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN104979272A (zh) * 2014-04-04 2015-10-14 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN104134612A (zh) * 2014-08-20 2014-11-05 上海华力微电子有限公司 一种修复超低介质常数薄膜侧壁损伤的方法
US20160111373A1 (en) * 2014-10-15 2016-04-21 Applied Materials, Inc. Multi-layer dielectric stack for plasma damage protection
CN106910710A (zh) * 2015-12-23 2017-06-30 中芯国际集成电路制造(上海)有限公司 一种介电层及互连结构的制作方法、半导体器件

Also Published As

Publication number Publication date
US20200357632A1 (en) 2020-11-12
US11309180B2 (en) 2022-04-19
CN110085512A (zh) 2019-08-02

Similar Documents

Publication Publication Date Title
TWI604562B (zh) 選擇性氮化方法
TWI482219B (zh) 使用含氮前驅物的介電阻絕物的沉積方法
JP2009206472A (ja) 半導体装置の製造方法、半導体装置、電子機器、半導体製造装置及び記憶媒体
CN102165573A (zh) 用于形成钌金属覆盖层的方法
US20090140418A1 (en) Method for integrating porous low-k dielectric layers
TW200836261A (en) Method for selective removal of damaged multi-stack bilayer films
JP2001168193A (ja) バイア被毒を緩和しつつ金属ライン間にボイドフリー低ｋ誘電性材料を提供する集積回路構造のための低Ｋ誘電性複合材層
CN105762109A (zh) 半导体结构的形成方法
JP3015763B2 (ja) 半導体装置の製造方法
US8324061B2 (en) Method for manufacturing semiconductor device
WO2017062355A2 (en) Methods for depositing dielectric barrier layers and aluminum containing etch stop layers
CN105789111A (zh) 半导体结构的形成方法
US20100216305A1 (en) Method for fabricating semiconductor device
CN106158728B (zh) 接触孔栓塞的形成方法
KR19980018994A (ko) 반도체 디바이스 제조 방법 및 연마액(Fabrication Method of Semiconductor Device and Abrasive Liquid Used Therein)
JP2004193544A (ja) 半導体装置、および半導体装置の製造方法
JP2002141424A (ja) 半導体素子のキャパシタ製造方法
CN110085512B (zh) 一种超低k介质层及其制备方法
JP3768480B2 (ja) 半導体装置及びその製造方法
JP2002198426A (ja) 近接して離間した金属線の間に低誘電率材料を有する集積回路構造を形成する方法
TWI594370B (zh) 作爲先進互連之介電覆蓋障壁的含金屬膜
CN104505344B (zh) 形成多孔超低介电材料的方法
WO2013125449A1 (ja) 半導体装置の製造方法、記憶媒体及び半導体装置
TWI223393B (en) Method of filling bit line contact via
KR20090094363A (ko) 에칭 방법 및 기억 매체

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information

Inventor after: Gong Dieqi

Inventor before: Gong Daiqi

CB03 Change of inventor or designer information