CN104979272A - 互连结构及其形成方法 - Google Patents

Abstract

一种互连结构及其形成方法。其中，所述互连结构的形成方法包括：提供基底；在所述基底上形成超低K介质层；在所述超低K介质层上形成致密介质层；在所述致密介质层上形成掩膜层；从上到下依次蚀刻所述掩膜层、致密介质层和超低K介质层直至形成通孔；采用导电材料填充满所述通孔形成导电插塞。所述形成方法提高最终形成的互连结构的质量和可靠性，并且所述形成方法工艺过程简单，节省工艺步骤，节约成本。

Description

互连结构及其形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种互连结构及其形成方法。

背景技术

目前在半导体制造的后段工艺中，为了连接各个部件构成集成电路，通常需要制作互连结构。互连结构中，用于将半导体器件的有源区与其它集成电路连接起来的结构一般为导电插塞。现有导电插塞通常采用通孔工艺或双镶嵌工艺形成。

在现有互连结构形成过程中，通过蚀刻低K介质层形成通孔，然后于通孔中填充导电材料形成导电插塞。然而，当特征尺寸达到深亚微米以下工艺的时候，在制作互连结构时，为防止RC效应，须使用超低K介电材料作为介质层（所述超低K是指介电常数小于等于2.6）。

由于超低K介质层是非常疏松并且带有孔的介质膜层，因此，为了提高所形成的互连结构的可靠性，通常需要在所述超低K介质层上形成保护层。现有技术中，所述保护层通常采用BD（Black Diamond，黑钻石，主要包含SiCOH）层。

请参考图1和图2，示出了现有互连结构的形成方法各步骤对应的剖面结构示意图。

如图1所示，提供基底100，在基底100上依次形成刻第一低K介质层110、保护层120、硬掩膜层130、扩散阻挡层140和屏蔽氧化层150（screenoxide）。第一低K介质层110的材料为多孔低K介质材料，其K值通常在2.5左右。保护层120的作用是提高低K介质层与后续形成的硬掩膜层130之间的粘附性，更重要的是保护层120还能够防止后续工艺中（氧）等离子体等对低K介质层的表面进行轰击。

需要说明的是，图1中虽未显示，但是，基底100上可以制作有各半导体器件，形成半导体器件层，而且，在半导体器件层与第一低K介质层之间还可以包括衬垫氧化物和刻蚀停止层等各层。

如图2所示，从上到下对图1所示的屏蔽氧化层150、扩散阻挡层140、硬掩膜层130、保护层120和第一低K介质层110进行蚀刻，以形成通孔（未示出）。然后采用导电材料填充所述通孔形成导电插塞160。并进行平坦化工艺直至暴露保护层120上表面，导电插塞160上表面与保护层120上表面齐平。其中图2省略显示基底100、扩散阻挡层140和屏蔽氧化层150。

然而，在导电插塞160形成过程中，导电插塞160位于第一低K介质层110和保护层120交界面会形成外伸（overhang）现象，出现外伸现象的原因是：在叠层结构（包括第一低K介质层110、保护层120和硬掩膜层130）中形成所述通孔后，需要使用酸溶液对通孔进行酸洗工艺；酸洗工艺过程中，酸溶液对第一低K介质层110、保护层120和硬掩膜层130都具有一定蚀刻作用，并且酸溶液对第一低K介质层110、保护层120和硬掩膜层130的刻蚀速率依次增大，导致清洗之后，所述通孔在第一低K介质层110、保护层120和硬掩膜层130部分的宽度依次增大，即在保护层和第一低K介质层的交界处出现底切（undercut）现象，事实上，在硬掩膜层130和保护层120的交界处也出现底切现象；这种底切现象导致当采用导电材料填充所述通孔时，形成的导电插塞出现外伸现象。

外伸现象导致导电插塞形成过程中，导电插塞附近的层间介质层极易出现孔洞（void），造成互连结构的质量和可靠性下降。

为此需要一种新的互连结构的形成方法，以防止互连结构形成过程中，导电插塞出现外伸现象，从而防止导电插塞附近的层间介质层出现孔洞，进而防止互连结构的质量和可靠性下降。

发明内容

本发明解决的问题是提供一种互连结构的形成方法，以避免互连结构形成过程中导电插塞出现外伸现象，从而避免导电插塞附近的层间介质层出现孔洞，提高互连结构的质量和可靠性。

为解决上述问题，本发明提供一种互连结构的形成方法，包括：

提供基底；

在所述基底上形成超低K介质层；

在所述超低K介质层上形成致密介质层；

在所述致密介质层上形成掩膜层；

从上到下依次蚀刻所述掩膜层、致密介质层和超低K介质层直至形成通孔；

采用导电材料填充满所述通孔形成导电插塞。

可选的，所述超低K介质层的形成材料包括第一材料和第二材料，所述第一材料用作形成所述超低K介质层的基材，所述第二材料用于使所述超低K介质层内部产生孔洞。

可选的，在形成所述超低K介质层后，沿用形成所述超低K介质层的工艺条件，并通过仅减小所述第二材料的流量形成所述致密介质层。

可选的，所述第二材料包括α-松油烯，所述第一材料包括二乙氧基甲基硅烷。

可选的，形成所述超低K介质层时，所述第二材料的流量为2000mg/min～3500mg/min，形成所述致密介质层时，所述第二材料的流量减小至0～5mg/min。

可选的，所述第二材料流量的减小速率为每分钟减小500mg/min～800mg/min。

可选的，所述致密介质层的厚度为

可选的，在形成所述通孔之后，且在填充所述通孔之前，对所述致密介质层进行紫外光照处理，所述紫外光照处理采用的紫外光波长范围为200nm～400nm。

可选的，形成所述超低K介质层和致密介质层时，采用的射频功率为200w～2000w，采用的压强为5Torr～8Torr，采用的载气为氮气、氩气、氙气、氖气或者氦气的至少其中之一，采用的载气流量为1000sccm～5000sccm。

为解决上述问题，本发明还提供了一种互连结构，包括：

基底；

位于所述基底上的超低K介质层；

位于所述超低K介质层上的致密介质层；

导电插塞，所述导电插塞贯穿所述致密介质层和超低K介质层，并且所述导电插塞上表面与所述致密介质层上表面齐平。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，在超低K介质层上形成致密介质层，致密介质层本身具有保护作用，因此可以不必形成保护层。然后在致密介质层上形成掩膜层。之后从上到下依次蚀刻掩膜层、致密介质层和超低K介质层直至形成通孔。在形成通孔过程中，超低K介质层与致密介质层不存在明显交界，因此不会出现底切现象，防止后续形成的导电插塞等结构出现外伸现象，从而防止导电插塞等结构附近的层间介质层中出现孔洞，最终形成的互连结构的质量和可靠性均得到提高，并且所述形成方法工艺过程简单，节省工艺步骤，节约成本。

进一步，超低K介质层与致密介质层都采用第一材料和第二材料生成，并且两者的形成工艺条件中，仅有第二材料的流量不同，因此，可以在形成超低K介质层之后，直接沿相应的形成工艺条件，并通过只减小第二材料的流量，就能够在超低K介质层上继续形成致密介质层，简化了工艺，节约了成本。而且超低K介质层与致密介质层逐渐过渡，进一步消除界面的存在，防止界面间底切现象的出现。

进一步，所述致密介质层的厚度范围为如果所述致密介质层的厚度小于其无法将位于其下方的超低K介质层隔离，如果其厚度大于则会造成材料浪费、工艺难度增加和工艺成本升高等问题。

附图说明

图1和图2是现有互连结构的形成方法对应的剖面结构示意图；

图3至图7是本发明实施例提供的互连结构的形成方法各步骤对应的剖面结构示意图。

具体实施方式

正如背景技术所述，现有互连结构的形成过程中，存在导电插塞在各叠层结构中易出现外伸现象的问题，导致导电插塞形成过程中，导电插塞附近的层间介质层极易出现孔洞，造成互连结构的质量和可靠性下降。

本发明提供一种新的互连结构及其形成方法，所述形成方法在超低K介质层上形成致密介质层，致密介质层本身具有保护作用，因此可以不必形成保护层，然后在致密介质层上形成掩膜层，之后从上到下依次蚀刻掩膜层、致密介质层和超低K介质层直至形成通孔。在形成通孔过程中，超低K介质层与致密介质层交界处不会出现底切现象，防止后续形成的导电插塞等结构出现外伸现象，从而防止导电插塞等结构附近的层间介质层中出现孔洞，提高最终形成的互连结构的质量和可靠性。并且所述形成方法工艺过程简单，节省工艺步骤，节约成本。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例提供一种互连结构的形成方法，请结合参考图3至图7。

请参考图3，提供基底200，并在基底200上形成初始介质层210（initiallayer）。

本实施例中，所述基底200可以是半导体衬底，例如具体可以为单晶硅或硅锗，也可以是绝缘体上硅（Silicon on insulator，SOI）等，或者所述半导体衬底还可以包括其它适合的半导体材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓等。

本实施例中，初始介质层210可以采用化学气相沉积法或者物理气相沉积法生成，具体的，本实施例采用化学气相沉积法生成初始介质层210。

本实施例中，采用第一材料和第二材料形成初始介质层210。其中，所述第一材料用作形成初始介质层210的基材，所述第二材料用于使初始介质层210产生孔洞。第一材料可以包括二乙氧基甲基硅烷，第二材料可以包括α-松油烯（ATRP）。

本实施例中，形成初始介质层210采用的射频功率为200w～2000w，采用的压强为5Torr～8Torr，采用的载气为氮气、氩气、氙气、氖气或者氦气的至少其中之一，采用的载气流量为1000sccm～5000sccm。并且，形成初始介质层210时，第二材料的流量为0mg/min～500mg/min。

请继续参考图3，在初始介质层210上形成超低K介质层220。

本实施例中，超低K介质层220同样采用第一材料和第二材料形成。其中，所述第一材料用作形成超低K介质层220的基材，所述第二材料用于使超低K介质层220产生孔洞。第一材料可以包括二乙氧基甲基硅烷，第二材料可以包括α-松油烯。

需要说明的是，在本发明的其它实施例中，超低K介质层220的材料还可以是其它多孔低K介质材料，例如具体可以为有机硅氧烷聚合物（HOSP，K＝2.5）或SiOCH薄膜（K＝2.3～2.6）或者硅酸盐（Porous Silicate）等有机类高分子化合物。为了达到较低的介电常数，通常可以使用具有较低介电常数的材料，并在材料引入多孔性。由于空气的介电常数指定为1，因此其能够降低介电常数。可以通过多种方法在低K材料中引入了多孔性。

本实施例中，超低K介质层220可以采用化学气相沉积法或者物理气相沉积法生成。本实施例具体采用化学气相沉积法。

本实施例中，在形成超低K介质层220和致密介质层230时，采用的射频功率为200w～2000w，采用的压强为5Torr～8Torr，采用的载气为氮气、氩气、氙气、氖气或者氦气的至少其中之一，采用的载气流量为1000sccm～5000sccm。

需要说明的是，上述初始介质层210的材料与超低K介质层220的材料相同，并且形成初始介质层210与形成超低K介质层220采用相同的工艺条件。唯一不同的地方在于，形成超低K介质层220时，第二材料的流量较大。具体的，形成超低K介质层220时，第二材料的流量为2000mg/min～3500mg/min。

请继续参考图3，在超低K介质层220上形成致密介质层230（transitionlayer）。

本实施例中，在形成超低K介质层220后，沿用形成超低K介质层220的工艺条件，并通过仅减小第二材料的流量形成致密介质层230。即形成致密介质层230时，采用的射频功率仍然为200w～2000w，采用的压强仍然为5Torr～8Torr，采用的载气仍然为氮气、氩气、氙气、氖气或者氦气的至少其中之一，采用的载气流量仍然为1000sccm～5000sccm。但是，形成致密介质层230时，第二材料的流量减小至0～5mg/min。

本实施例中，第二材料的流量减小速率可以为每分钟减小500mg/min～800mg/min。在此条件下，致密介质层230与超低K介质层220不会形成明显界面。

本实施例中，所形成的致密介质层230的厚度为如果致密介质层230的厚度小于其无法对位于其下方的超低K介质层220进行隔离和保护，如果其厚度大于则会造成材料浪费、工艺难度增加和工艺成本升高等问题。

本实施例中，超低K介质层220与致密介质层230都采用第一材料和第二材料生成，并且两者的形成工艺条件中，仅有第二材料的流量不同。因此，可以在形成超低K介质层220之后，直接沿相应的形成工艺条件，并通过只减小第二材料的流量，就能够在超低K介质层220上继续形成致密介质层，简化了工艺，节约了成本。而且超低K介质层220与致密介质层230逐渐过渡，进一步消除界面的存在，防止界面间底切现象的出现。

从以上的工艺步骤可知，本实施例在形成初始介质层210、超低K介质层220和致密介质层230时，几乎采用相同的工艺条件，唯一不同的地方在于，第二材料的流量不同。由此可知，本实施例的形成方法工艺简单，节约了成本，并且形成了不同的介质层结构，它们起到不同的作用，保证所形成的互连结构性能较高。

请继续参考图3，在致密介质层230上形成掩膜层，本实施例中，所述掩膜层具体可以包括三层结构：硬掩模层240、扩散阻挡层250和屏蔽氧化层260。其中硬掩模层240的材料通常为二氧化硅，并且通常较多地采用TEOS形成，扩散阻挡层250作用是防止后续填充的导电（金属）材料发生扩散，而屏蔽氧化层260用于屏蔽扩散阻挡层250。

请参考图4，从上到下依次蚀刻屏蔽氧化层260、扩散阻挡层250、硬掩模层240、致密介质层230和超低K介质层220直至形成通孔201和通孔202，其中通孔201为大马士革双镶嵌结构通孔，即通孔201具有孔槽连接的大马士革通孔结构。

本实施例中，通孔201和通孔202的形成过程可以为：在屏蔽氧化层260上形成光刻胶（未示出），并采用光刻和显影工艺图案化所述光刻胶，再以所述光刻胶为掩膜，采用各向异性干法刻蚀工艺上到下依次蚀刻屏蔽氧化层260、扩散阻挡层250、硬掩模层240、致密介质层230和超低K介质层220，从而形成贯穿所述各层的通孔201和通孔202。

请参考图5，在形成通孔201和通孔202之后，对致密介质层230进行紫外光照处理。

本实施例中，紫外光照处理采用的紫外光UV波长范围为200nm～400nm。例如具体为200nm、210nm、215nm、220nm、225nm、230nm或240nm等，并且可以选用脉冲紫外光对致密介质层230进行辐射处理。

本实施例中，紫外光照处理可以在室温条件下进行，反应系统中的压力可以小于或者约等于大气压力。紫外光UV的功率可以控制在100w～2000w，在所述功率范围内，紫外光UV照射能够使致密介质层230会发生收缩，表面变得致密，最终使致密介质层230表面致密化渗透的程度最小化到小于20nm的厚度。

在经过紫外光照处理之后，后续的酸洗步骤对致密介质层230和超低K介质层220的蚀刻速率基本相同，防止在致密介质层230与超低K介质层220交界处出现底切现象，从而防止后续形成的插塞出现外伸现象。

本实施例中，致密介质层230的初始厚度范围为在经过紫外光照处理后，得到的致密介质层230的厚度缩小了8%～12%，即本实施例中，在紫外光照处理后，致密介质层230的厚度减小为致密介质层230的88%～92%。具体的过程中，可控制致密介质层230的厚度为致密介质层230的90%。在经过紫外光照处理之后，致密介质层230的结构更加紧致，并且其表面变得更加致密，达到能够抵抗（氧）等离子体等的轰击作用。

本实施例中，在对致密介质层230进行紫外光照处理之后，还可以采用氧等离子体对致密介质层230的表面进行轰击，去除致密介质层230表面的杂质，以获得平整洁净的低K介质层表面，进而提高致密介质层230与后续形成的位于其上表面的材料的粘附性。

在完成紫外光照处理之后，本实施例对通孔201和通孔202进行酸洗。可以采用氢氟酸溶液对通孔201和通孔202进行清洗，所述氢氟酸溶液中水和氢氟酸的体积比可以在300:1～1000:1的范围内。由于致密介质层230和超低K介质层220的组成基本相同，因此氢氟酸溶液对两者刻蚀速率比基本达到1:1，因此，在致密介质层230和超低K介质层220的交界处不会形成底切现象。

需要说明的是，上述实施例以氢氟酸溶液作为酸洗溶液，但是本发明并不限制于此，还可以是诸如磷酸溶液等的其他酸洗溶液。

在完成酸洗之后，本实施例可以在通孔201和通孔202的底部和侧壁形成扩散阻障层（未示出，diffusion barrier），扩散阻障层的材料可能为TiN或者TaN。

需要说明的是，本实施例中，紫外光照处理步骤可以选择在酸洗工艺之后进行，但是需要选择在扩散阻障层形成之前进行，以防止紫外光照处理对扩散阻障层造成不利影响。

请参考图6，在紫外光照处理之后，采用导电材料270填充满通孔201和通孔202。

本实施例中，导电材料270具体可以为Cu、Al或者W等金属，也可以是导电聚合物、金属硅化物或者掺杂多晶硅等。

请参考图7，平坦化导电材料270、屏蔽氧化层260、扩散阻挡层250和硬掩模层240，直至暴露致密介质层230表面。

本实施例中，可以采用化学机械研磨法（CMP）对所述各层进行平坦化。在平坦化后，在通孔201和通孔202中分别形成导电插塞271和导电插塞272，其中导电插塞271为大马士革双镶嵌结构，其包括底部的插塞部分和顶部的互连线部分。

本实施例中，在平坦化至暴露致密介质层230表面之后，后续工艺中，可以在导电插塞271、导电插塞272和致密介质层230三者的上表面上形成另一层扩散阻挡层，此扩散阻挡层的材料可以为氮掺杂的碳化硅层（Nitrogendoped Silicon Carbide，NDC）。此时，由于致密介质层230的组成与超低K介质层220的组成基本相同，因此，相对于现有保护层结构而言，致密介质层230还能够提高此扩散阻挡层与超低K介质层220的界面性能。

本实施例所提供的互连结构的形成方法中，在超低K介质层220上形成致密介质层230，致密介质层230本身具有保护作用，因此可以不必形成保护层，此后从上到下依次蚀刻掩膜层、致密介质层230和超低K介质层220直至形成通孔，在形成通孔之后，致密介质层230进行紫外光照处理，使致密介质层230厚度减小，变得更加致密，进一步加强致密介质层230的保护作用，在紫外光照处理之后，采用导电材料填充满通孔。在形成通孔过程中，超低K介质层220与致密介质层230不存在明显界面，因此它们的交界处不会出现底切现象，防止后续形成的插塞等结构出现外伸现象，从而防止插塞等结构附近的层间介质层中出现孔洞，提高最终形成的互连结构的质量和可靠性。并且所述形成方法工艺过程简单，节省工艺步骤，节约成本。

本发明实施例还提供一种互连结构，所述互连结构可以根据前述实施例的形成方法形成，因此，所述互连结构的结构及其对应的性质可以参考前述实施例相应内容。

本实施例所提供的互连结构具体可参考图7所示，其包括基底200，位于基底200上的初始介质层210，位于初始介质层210上的超低K介质层220，位于超低K介质层220上的致密介质层230，导电插塞271和导电插塞272，导电插塞271和导电插塞272贯穿致密介质层230和超低K介质层220，并且导电插塞上表面与致密介质层230上表面齐平。

本实施例中，致密介质层230的厚度可以为如果致密介质层230的厚度小于其无法对位于其下方的超低K介质层220进行隔离和保护，如果其厚度大于则会造成材料浪费、工艺难度增加和工艺成本升高等问题。

本实施例所提供的互连结构中，超低K介质层220与致密介质层230不存在明显界面，因此它们的交界处不会出现底切现象，导电插塞271和导电插塞272不出现外伸现象，因此各层间介质层中不出现孔洞，即所述互连结构的质量和可靠性提高，相应地提高了整个互连结构的质量和可靠性。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种互连结构的形成方法，其特征在于，包括：

提供基底；

在所述基底上形成超低K介质层；

在所述超低K介质层上形成致密介质层；

在所述致密介质层上形成掩膜层；

从上到下依次蚀刻所述掩膜层、致密介质层和超低K介质层直至形成通孔；

采用导电材料填充满所述通孔形成导电插塞。

2.如权利要求1所述的互连结构的形成方法，其特征在于，所述超低K介质层的形成材料包括第一材料和第二材料，所述第一材料用作形成所述超低K介质层的基材，所述第二材料用于使所述超低K介质层内部产生孔洞。

3.如权利要求2所述的互连结构的形成方法，其特征在于，在形成所述超低K介质层后，沿用形成所述超低K介质层的工艺条件，并通过仅减小所述第二材料的流量形成所述致密介质层。

4.如权利要求3所述的互连结构的形成方法，其特征在于，所述第二材料包括α-松油烯，所述第一材料包括二乙氧基甲基硅烷。

5.如权利要求4所述的互连结构的形成方法，其特征在于，形成所述超低K介质层时，所述第二材料的流量为2000mg/min～3500mg/min，形成所述致密介质层时，所述第二材料的流量减小至0～5mg/min。

6.如权利要求5所述的互连结构的形成方法，其特征在于，所述第二材料流量的减小速率为每分钟减小500mg/min～800mg/min。

7.如权利要求1所述的互连结构的形成方法，其特征在于，所述致密介质层的厚度为

8.如权利要求1所述的互连结构的形成方法，其特征在于，在形成所述通孔之后，且在填充所述通孔之前，对所述致密介质层进行紫外光照处理，所述紫外光照处理采用的紫外光波长范围为200nm～400nm。

9.如权利要求1所述的互连结构的形成方法，其特征在于，形成所述超低K介质层和致密介质层时，采用的射频功率为200w～2000w，采用的压强为5Torr～8Torr，采用的载气为氮气、氩气、氙气、氖气或者氦气的至少其中之一，采用的载气流量为1000sccm～5000sccm。

10.一种互连结构，包括：

基底；

位于所述基底上的超低K介质层；

其特征在于，还包括：

位于所述超低K介质层上的致密介质层；

导电插塞，所述导电插塞贯穿所述致密介质层和超低K介质层，并且所述导电插塞上表面与所述致密介质层上表面齐平。