JP2001168193A - バイア被毒を緩和しつつ金属ライン間にボイドフリー低ｋ誘電性材料を提供する集積回路構造のための低Ｋ誘電性複合材層 - Google Patents

バイア被毒を緩和しつつ金属ライン間にボイドフリー低ｋ誘電性材料を提供する集積回路構造のための低Ｋ誘電性複合材層

Info

Publication number
JP2001168193A
JP2001168193A JP2000319053A JP2000319053A JP2001168193A JP 2001168193 A JP2001168193 A JP 2001168193A JP 2000319053 A JP2000319053 A JP 2000319053A JP 2000319053 A JP2000319053 A JP 2000319053A JP 2001168193 A JP2001168193 A JP 2001168193A
Authority
JP
Japan
Prior art keywords
layer
low
silicon oxide
dielectric material
oxide dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000319053A
Other languages
English (en)
Other versions
JP2001168193A5 (ja
JP4731670B2 (ja
Inventor
Wilbur G Catabay
キャタベイ，ウィルバー・ジー
Richard Schinella
シネラ，リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JP2001168193A publication Critical patent/JP2001168193A/ja
Publication of JP2001168193A5 publication Critical patent/JP2001168193A5/ja
Application granted granted Critical
Publication of JP4731670B2 publication Critical patent/JP4731670B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 一層稠密化しつゝある集積回路構造の静電容
量を低下させるため金属ライン間に低い誘電率（低ｋ）
の酸化ケイ素誘電性材料の複合材層を形成する。 【解決手段】 低ｋ酸化ケイ素誘電性材料の複合材層
は、近接して間隔を空けて離れた金属ライン１４ａ，１
４ｂ，１４ｃ間の高アスペクト比領域においてボイドフ
リー堆積性を呈する低ｋ酸化ケイ素誘電性材料の第一の
層２４を、低ｋ酸化ケイ素誘電性材料の得られる堆積が
酸化物層上の金属ライン１４ａ，１４ｂ，１４ｃのトッ
プのレベルに達するまで堆積し、その後、第一の層２４
よりも速い堆積速度を有する低ｋ酸化ケイ素誘電性材料
の第二の層３０を、第一の層２４の上に、低ｋ酸化ケイ
素誘電性層の好適な厚み全体まで堆積する。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】本発明は、集積回路構造に関する。より
詳細には、本発明は、集積回路構造の金属ライン上及び
間に複合材低ｋ誘電性層を形成することに関する。
【０００２】
【関連技術の説明】集積回路構造における規模の継続的
な削減において、金属の相互連結又はラインの幅と、こ
のような相互連結のいずれの特定のレベルについてのこ
のような金属ライン間の水平間隔との両方が、次第に小
さくなってきている。その結果、水平静電容量がそのよ
うな伝導性要素間で増大してきている。この静電容量
（capacitance）における増大は、異なる層上の金属ラ
イン間に存在する垂直静電容量と共に、速度の損失及び
増大したクロストークをもたらす。その結果、このよう
な静電容量、特に水平静電容量、の削減は、多くの注目
を受けてきている。この高静電容量の問題を解決するた
めに提案されている１つの対策は、従来の酸化ケイ素
（ＳｉＯ2）誘電性材料（約４．０の誘電率（ｋ）を有
する）をより低い誘電率を有する別の誘電性材料で置き
換えて、これにより、静電容量を低下させることであ
る。
【０００３】"Pursuing the Perfect Low-K Dielectri
c"と題するL.Petersによる論文（Semiconductor Intern
ational, Volume 21, No.10, 1998年9月、６４〜７４
頁）において、多くのこのような別の誘電性材料が開示
され、検討されている。それら誘電性材料には、英国の
Gwent,Newportに所在するTrikon Technologiesによって
開発された化学的蒸着（ＣＶＤ）プロセスを使用して形
成される約３．０の誘電率を有する低ｋ誘電性材料の記
載が含まれている。Trikonプロセスは、メチルシラン
（ＣＨ3-ＳｉＨ3）と過酸化水素（Ｈ2Ｏ2）とを反応さ
せてモノシリシックアシッドを形成すると言われてい
る。モノシリシックアシッドは、冷却水上でコンデンス
し、アモルファスメチルドープ酸化ケイ素に変換され
る。このアモルファスメチルドープ酸化ケイ素は、４０
０℃でアニールされて湿分を除去する。この論文は、更
に、メチルシランを超えて、研究が、Trikonプロセスに
おいてジメチルシランを使用して２．７５の最大ｋを示
すことを述べている。Petersの論文は、更に、高密度プ
ラズマＣＶＤ（ＨＤＰ-ＣＶＤ）において、メチルシラ
ン又はジメチルシラン及びＯ2から形成される誘電性材
料は、２．７５もの低いｋを与えることができること、
及び、トリメチルシラン（Dow Corningから入手でき
る）が低ｋ（２．６）誘電性フィルムを堆積することに
使用され得ることを述べている。
【０００４】この種の低ｋ材料の使用は、従来の酸化ケ
イ素の誘電率よりも低い誘電率を有する誘電性材料によ
る、平行な、近接して間隔を空けて離れた金属ライン間
の高アスペクト比領域におけるボイドフリー充填の形成
をもたらし、これにより、同じ金属配線レベル上のその
ような隣接した金属ライン間の水平静電容量の実質的低
下をもたらすことが見出されている。
【０００５】しかしながら、従来の酸化ケイ素絶縁をこ
のような低ｋ誘電性材料に置換することは、それ自体問
題がないというものではない。Trikonプロセスによる低
ｋ炭素ドープ誘電性材料の形成は、従来のドープされな
い酸化ケイ素誘電性材料の形成よりもかなり遅い。例え
ば、単一のウェハー上にTrikonプロセスにより低ｋ誘電
性材料の層を形成するのにかかる時間内には、５枚もの
ウェハー上に同じ厚さの従来の誘電性材料を堆積するこ
とが可能となるであろう。
【０００６】しかしながら、より重要なことは、そのよ
うな低ｋ誘電性材料を通じてその下の伝導部（例えば、
金属ライン）、即ちアクティブデバイス上の接点、への
バイア、即ち接点開口、の連続的な形成は、バイア被毒
（via poisoning；この場合、続いてバイア内に堆積さ
れる充填材料（例えば、窒化チタンライナー及びタング
ステン充填材料）は、バイア表面に接着しない。）とし
て知られる現象に寄与することができる。明らかに、Tr
ikonプロセスにより形成される低ｋ誘電性材料において
炭素の存在は、その材料を、続く構造の製造の間の損傷
に対してより影響されやすくする。例えば、接点開口、
即ちバイア、は、通常、レジストマスクを通じて誘電性
層内にエッチングされる。レジストマスクが次にアッシ
ングプロセスによって除去されるとき、損傷は低ｋ材料
の新たに形成されたバイア表面に起こり得、このような
バイア被毒をもたらす。
【０００７】Petersの論文で上述したように、高密度プ
ラズマ（ＨＤＰ）は、また、ボイドフリー低ｋ誘電性材
料を形成することにも使用されてきている。このプロセ
スでは、高密度プラズマは、メチルシラン又はジメチル
シラン及びＯ2と共に使用され、２．７５と低いと言わ
れる誘電率を有する低ｋ酸化ケイ素誘電性層を形成す
る。しかしながら、ＨＤＰ低ｋ誘電性材料の堆積速度
は、Trikonプロセスのものと同様であり、低ｋ誘電性材
料の層を形成するためには経済的に魅力的でないものと
なっている。
【０００８】他のプロセス（例えば、シラン、Ｏ2及び
アルゴンガスの混合物と共に、ＣＨ4及び／又はＣ4Ｆ8
及び／又は四弗化珪素（ＳｉＦ4）を使用したプラズマ
エンハンスド化学的蒸着（ＰＥＣＶＤ））によって、低
ｋ酸化ケイ素誘電性材料を堆積することも提案されてい
る。プラズマエンハンスド化学的蒸着は、"Silicon Pro
cessing for the VSLI Era"（Process Technology(198
6)、第１巻、１７１〜１７４頁）中に、Wolf及びTauber
によって、より詳しく記載されている。
【０００９】ＰＥＣＶＤによる低ｋ酸化ケイ素誘電性材
料の形成は、Trikonプロセス又はＨＤＰ-ＣＶＤプロセ
スによる同じ厚さの低ｋ酸化ケイ素誘電性層の形成より
も非常に速い（即ち、従来の酸化ケイ素の堆積速度に迫
る速度である）。その一方、ＰＥＣＶＤにより堆積され
る低ｋ酸化ケイ素誘電性材料は、高アスペクト比領域に
おける乏しい充填特性を有しており、このような構造中
の近接して間隔を空けて離れた金属ライン（closely sp
aced apart metal lines）間のスペースにおいて、ＰＥ
ＣＶＤにより堆積される誘電性材料中にボイドを形成す
ることとなる。
【００１０】「バイア充填材料との改善された適合性を
有する、集積回路構造のための、低誘電率の酸化ケイ素
に基づく誘電性層、及びその製造方法」と題する共係属
出願（Docket No.Ａ3-4318）は、本願と同じ日に、他の
者と共に我々の内の一人によって出願され、本願と同じ
譲受人に対して譲渡されている。Docket No.Ａ3-4318の
実体的事項は、ここに、レファレンスによって挿入され
る。その出願の一態様において、高い炭素ドープレベル
を有する低ｋ酸化ケイ素誘電性材料が、近接して間隔を
空けて離れた金属ライン間の高アスペクト領域に形成さ
れ、その後、より低い炭素含量を有する低ｋ酸化ケイ素
誘電性材料を含む第二の層が第一の層及び金属ラインの
上に堆積される。しかしながら、両層は、Trikonプロセ
スによって形成されるので、堆積速度は、根本的に変わ
っていない。
【００１１】「低誘電率の材料を有し且つ近接して間隔
を空けて離れた金属ライン上にシリコンオキシナイトラ
イドのキャップを有する集積回路構造」と題する共係属
出願（Docket No.99-060）も、本願と同じ日に、他の者
と共に我々の内の一人によって出願され、本願と同じ譲
受人に対して譲渡されている。Docket No.99-060の実体
的事項は、ここに、レファレンスによって挿入される。
その出願において、シリコンオキシナイトライド（Ｓｉ
ＯＮ）の層が金属ラインのトップ表面上に形成され、ア
ンチ反射被覆（ＡＲＣ）、金属ラインの形成のためのハ
ードマスク及びケミカルメカニカル研磨（ＣＭＰ）のた
めの緩衝層として寄与する。高い炭素ドーピングレベル
を有する低ｋ酸化ケイ素誘電性材料は、その後、シリコ
ンオキシナイトライドのレベルまで、近接して間隔を空
けて離れた金属ライン間の高アスペクト領域に形成され
る。ＣＭＰは、その後、エッチストップ（etch stop）
としてのＳｉＯＮ層を使用して、低ｋ炭素ドープ酸化ケ
イ素誘電性層の上面を平坦化（planarize）するため
に、即ち、ＳｉＯＮ層のトップと共に、ボイドフリー低
ｋ酸化ケイ素誘電性層のレベルをもたらすために、適用
される。酸化ケイ素誘電性材料の従来の（非-低ｋ）層
は、その後、プラズマエンハンスド化学的蒸着（ＰＥＣ
ＶＤ）によって、低ｋ層及びＳｉＯＮ層上に堆積され
る。バイアが、その後、第二の誘電性層及びＳｉＯＮを
通って金属ラインのトップまで貫通する。バイアは決し
て金属ライン間の低ｋ層と接触しないので、バイアによ
る低ｋ層の露出によるバイア被毒は起こらない。
【００１２】しかしながら、続いて低ｋ誘電性材料中に
形成されるバイア被毒を緩和しつつ且つ堆積装置内でス
ループット（throughput）の減少が少ない、近接して間
隔を空けて離れた金属ライン間の高アスペクト比領域の
ためのボイドフリー充填特性を有する低ｋ誘電性材料の
複合材層を形成することができ、そのような複合材層を
形成するためのすべての工程が同じ減圧プロセッシング
装置において行われ得るようなプロセスを使用する、低
ｋ誘電性層を有する構造及びその製法を提供することが
非常に好ましいであろう。即ち、堆積工程は、例えば、
同様な減圧装置内の多数の区画（station）又は多数の
チャンバーで行うことができ、堆積材料の汚染を低減し
並びに設備投資及び要求される空間を含めたプロセス経
済を改善する。
【００１３】
【発明の概要】本発明によれば、低ｋ酸化ケイ素誘電性
材料の複合材層が、近接して間隔を空けて離れた金属ラ
インを有する半導体基板上の集積回路構造の酸化物層上
に形成される。この低ｋ酸化ケイ素誘電性材料の複合材
層は、近接して間隔を空けて離れた金属ライン間の高ア
スペクト比領域においてボイドフリー堆積性、標準ｋ酸
化ケイ素に匹敵する他の領域における堆積速度、及び低
減されたバイア被毒特性を呈する。該低ｋ酸化ケイ素誘
電性材料の複合材層は、酸化物層上に及び近接して間隔
を空けて離れた金属ライン間の高アスペクト比領域に、
ボイドフリー堆積性を呈する低ｋ酸化ケイ素誘電性材料
の第一の層を、低ｋ酸化ケイ素誘電性材料の得られる堆
積が前記酸化物層上の金属ラインのトップのレベルに達
するまで堆積することによって形成される。その後、前
記第一の層よりも速い堆積速度を有する低ｋ酸化ケイ素
誘電性材料の第二の層は、前記第一の層の上に、該低ｋ
酸化ケイ素誘電性層の好適な厚み全体まで堆積される。
好適な態様では、低ｋ酸化ケイ素誘電性材料の得られる
複合材層を形成する工程は、すべて単一の減圧プロセッ
シング装置において、前記半導体基板を該減圧装置から
移動することなく行われる。
【００１４】
【発明の実施の形態】最も幅広い形態では、本発明は、
集積回路構造の酸化物層上に形成された低ｋ酸化ケイ素
誘電性材料の複合材層を含む。この低ｋ酸化ケイ素誘電
性材料の複合材層は、近接して間隔を空けて離れた金属
ライン間の高アスペクト比領域においてボイドフリー堆
積性、標準ｋ酸化ケイ素に比する他の領域における堆積
速度、及び低減されたバイア被毒特性を呈する。該低ｋ
酸化ケイ素誘電性材料の複合材層は、近接して間隔を空
けて離れた金属ライン間の高アスペクト比領域において
ボイドフリー堆積性を呈する低ｋ酸化ケイ素誘電性材料
の第一の層を、酸化物層及び金属ラインの上に、低ｋ酸
化ケイ素誘電性材料の得られる堆積が前記酸化物層上の
金属ラインのトップのレベルに達するまで堆積すること
によって形成される。その後、前記第一の層よりも速い
堆積速度を有する低ｋ酸化ケイ素誘電性材料の第二の層
は、前記第一の層の上に、該低ｋ酸化ケイ素誘電性層の
好適な厚み全体（desired overall thickness）まで堆
積される。
【００１５】本明細書で使用する「低ｋ」との用語は、
３．５以下の誘電性材料の誘電率（dielectric constan
t）を定義することを意図する。好ましくは、「低ｋ」材
料の誘電率は、３．０以下である。
【００１６】金属ライン間の高アスペクト領域中に形成
される低ｋ誘電性材料の第一の層においてボイド（void
s）が存在しないことを記載するために本明細書で使用
する「ボイドフリー」との用語は、走査型電子顕微鏡（Ｓ
ＥＭ）を使用して断面中に認識できるボイドが存在しな
い材料を定義することを意図する。
【００１７】さて、図１〜４を参照して、本発明の好適
なプロセスを説明する。図１は、集積回路構造２上に形
成された絶縁層１０（例えば、酸化物層（例えば、酸化
ケイ素））と共に半導体基板（図示せず）上及び内に形
成された、予め形成された集積回路構造２を示す。絶縁
層１０は、集積回路構造２の一部を形成する金属相互連
結（金属ライン）の下地層の上に形成されてもよいし、
また、絶縁層１０は、半導体基板内に形成されたデバイ
ス（例えば、ＭＯＳトランジスター）上に直接に形成さ
れてもよい。絶縁層１０上に形成された、いくつかの平
行な及び近接して間隔を空けて離れた金属ライン１４ａ
〜１４ｃが、示されている。金属ライン１４ａ〜１４ｃ
は、通常、金属及び金属化合物の伝導層のスタック（例
えば、チタンの底層、窒化チタンの層、アルミニウム
（又はアルミニウム／銅）の主層及び窒化チタンのキャ
ッピング層を含むスタック）を含む。各層は、特定の目
的に寄与し、そのスタックは、集積回路構造のある部分
と別の部分との電気的接続のために集合的に機能する。
実施例として、金属ライン１４ａは、図１に示されてお
り、これら金属ラインは、伝導性材料（例えば、タング
ステン）で満たされたバイア（即ち接点開口）１８によ
って下部の集積回路構造２に接続されている。
【００１８】図２には、金属ライン１４ａ〜１４ｃ及び
絶縁層１０が示されており、これらは、プラズマエンハ
ンスド化学的蒸着（ＰＥＣＶＤ）によって堆積された従
来の（標準ｋ）酸化ケイ素の薄層などの絶縁の薄いコン
フォーマルバリアー層２０で覆われている。バリアー層
２０は、下部の酸化物層１８及び金属ライン１４ａ〜１
４ｃからバリアー層２０上に適用されることになる第一
の低ｋ誘電性層を分離するために寄与する。基層は、約
５０ナノメーター（ｎｍ）の最小厚さ（好適な冶金分離
を提供するのに十分な厚さ）から約５００ナノメーター
（ｎｍ）の最大厚さまでの厚さの範囲を有する。バリア
ー層２０は、より厚くしてもよいが、バリアー層２０
は、低誘電性材料を含まないので、酸化物層１８及び金
属ライン１４ａ〜１４ｃを第一の低ｋ誘電性層から分離
するのに必要な最小厚みよりも大きな厚みの使用が、構
造の全体の静電容量についての不利な効果を有すると認
められるであろう。
【００１９】酸化物層１８及び金属ライン１４ａ〜１４
ｃ上にバリアー層２０を堆積した後、低ｋ酸化ケイ素誘
電性材料の第一の層２４は、近接して間隔を空けて離れ
た金属ライン１４ａ〜１４ｃ間の高アスペクト比領域に
おいてそれぞれボイドフリー低ｋ誘電性材料２４ａ及び
２４ｂを形成するために、構造上に堆積される。これら
領域を満たすために使用される低ｋ誘電性材料及びプロ
セスは、少なくとも２．５の高アスペクト比を有する開
口中に３以下の誘電率を有するボイドフリー誘電性材料
を形成できなければならない。
【００２０】このようなボイドフリー低ｋ酸化ケイ素誘
電性材料は、過酸化水素と炭素置換シラン（例えば、Do
bson 米国特許第5,874,367号（この米国特許の実体的事
項はリファレンスによりここに挿入される）に記載され
ていようなメチルシラン）との反応によって堆積されて
もよい。ボイドフリー低ｋ酸化ケイ素誘電性材料は、ま
た、マイルドな酸化剤（例えば、過酸化水素）と炭素置
換シラン材料（Aronowitzらによる 1999年３月２２日に
出願され、本願の譲受人に譲渡された出願番号第09/27
4,457号（この出願の実体的事項もリファレンスにより
ここに挿入される）に開示されたもの）との反応によっ
て堆積されてもよい。
【００２１】一方、ボイドフリー低ｋ誘電性材料は、高
密度プラズマ（ＨＤＰ−ＣＶＤ）プロセスを使用するこ
とによって、形成されてもよい。ＨＤＰ−ＣＶＤプロセ
スでは、酸素（Ｏ2）は、シラン及びアルゴン及び炭素
置換シランの混合物あるいはシラン及びアルゴン及びフ
ッ素化シランの混合物のいずれか一方と反応する。高密
度プラズマ化学的蒸着（ＨＤＰ−ＣＶＤ）は、低周波数
パワー（例えば、４００ｋＨｚ）で行われるプラズマ堆
積プロセス及び高周波数（例えば、１３．５６ＭＨｚ）
で行われるスパッタエッチングプロセスの上位に位置
し、ボイドフリー堆積を与える。
【００２２】近接して間隔を空けて離れた金属ライン間
の高アスペクト比領域にボイドフリー低ｋ酸化ケイ素誘
電性材料を形成できる全ての他の堆積プロセスは、上述
したプロセスのために置きかえることができる。
【００２３】使用されるプロセスにかかわらず、本発明
によれば、ボイドフリー低ｋ酸化ケイ素誘電性材料は、
低ｋ酸化ケイ素誘電性材料の層２４が金属ライン１４ａ
〜１４ｃの高さに達するまで堆積される。この点で、堆
積プロセスは、不自由である。この終了点は、経験的に
決定されてもよい。十分な低ｋ誘電性材料を、金属ライ
ン１４ａ〜１４ｃのトップに達するために堆積できない
と、誘電性材料中にボイドが存在しないか、或いは、隣
接する金属ライン間に水平に発達された静電容量のいず
れか一方について、負の衝撃が存在することになるだろ
う。一方、金属ライン１４ａ〜１４ｃの高さを超えて堆
積されたボイドフリー低ｋ酸化ケイ素誘電性材料の過剰
量によっては、バイア被毒について不利な効果がもたら
され並びに構造を形成するためのスループット時間全体
を小さくすることとなり得るであろう。しかしながら、
図３に示されるように、２４ｃ〜２４ｅで、金属ライン
１４ａ〜１４ｃのトップ上に、ボイドフリー低ｋ誘電性
材料のやや過剰な堆積があるが、避け難いものでもよ
い。一般に、堆積されたボイドフリー低ｋ誘電性層の高
さは、金属ラインの高さの約±５０ｎｍであるべきであ
る。
【００２４】さて、図４にもどって、低ｋ誘電性材料の
第二の層３０は、複合材誘電性層の好適な厚みまで全構
造上に堆積される。この低ｋ誘電性材料の第二の層は、
少なくとも第一の層の堆積速度よりも速い速度で、好適
には、従来の（非−低ｋ）誘電性材料の堆積速度に匹敵
する堆積速度で、堆積されることができる低ｋ誘電性材
料を含む。例えば、低ｋ炭素及び／又はフッ素ドープ酸
化ケイ素誘電性層は、低ｋ酸化ケイ素誘電性層を非−低
ｋ誘電性材料に匹敵する堆積速度で低ｋ酸化ケイ素誘電
性層を堆積するＰＥＣＶＤプロセス中で、ＣＨ4及び／
又はＣ4Ｆ8及び／又は四弗化ケイ素（ＳｉＦ4）を添加
剤又はドーパントとして、シラン、Ｏ2及びアルゴンガ
スの混合物に添加することにより形成されてもよい。
【００２５】第二の誘電性層３０の総厚さは、複合材層
中の低ｋ誘電性材料（低ｋ誘電性層２４及び低ｋ誘電性
層３０）の好適な総厚さに依存する。多くの半導体の誘
電性用途は、約１．８マイクロメートル（μｍ）の厚い
誘電性フィルムが初期に形成され、その後、ＣＭＰによ
り約７００ｎｍ（７ｋオングストローム）まで研磨され
て、金属ラインの次の層のために所望の平滑な表面が提
供されることを要求する。こうして、金属ライン１４ａ
〜１４ｃの高さ（及び、それゆえ、誘電性材料の第一の
低ｋ誘電性層２４）が、５６０ｎｍ（５．６ｋオングス
トローム）であり、層２４及び層３０を含む複合材低ｋ
誘電性層の好適な総高さは、１８００ｎｍ（１８ｋオン
グストローム）であり、第二の低ｋ誘電性層３０の高さ
又は厚みは、約１２４０ｎｍ（１２．４ｋオングストロ
ーム）となる。通常、複合材低ｋ誘電性層の総厚みは、
約１６００ｎｍ（１６ｋオングストローム）〜約３００
０ｎｍ（３０ｋオングストローム）の範囲であり、金属
ラインの高さは、約５００ｎｍ（５ｋオングストロー
ム）〜約１２００ｎｍ（１２ｋオングストローム）の範
囲であり、第二の低ｋ誘電性層３０の厚みは、約１００
０ｎｍ（１０ｋオングストローム）〜約２４００ｎｍ
（２４ｋオングストローム）の範囲である。
【００２６】第二の低ｋ酸化ケイ素誘電性層３０を形成
した後、バイアは、第二の層３０を貫通して下の金属ラ
インへと達する（例えば、図４には、層３０を貫通して
金属ライン１４ｂへと達する充填されたバイア３４が示
されている）。第一の低ｋ誘電性層２４の高さが金属ラ
イン１４ａ〜１４ｃの高さをやや上回るとき、第二の低
ｋ誘電性層３０を貫通するバイア（例えばバイア３４）
は、第一の低ｋ誘電性層２４（金属ライン１４ａ〜１４
ｃより上である）の部分（例えば、２４ｃ〜２４ｅ）を
貫通することは、注目されるであろう。金属ライン１４
ａ〜１４ｃより上であるこの低ｋ誘電性層２４の部分が
薄い（即ち、１００ｎｍ（１０００オングストローム）
未満である）場合、バイアの形成による第一の低ｋ誘電
性層２４のこの部分の露出に起因するすべての不利なバ
イア被毒効果が最小であるべきである。
【００２７】図１〜４で説明され示された好適な態様に
おいて、得られた低ｋ酸化ケイ素誘電性材料の複合材層
を形成する工程は、多数の区画又は多数の減圧チャンバ
ーを有する単一の減圧プロセッシング装置において、全
て行われてもよい。これにより、複合材低ｋ誘電性層を
形成するプロセス全体が、ウェハーを該減圧装置から移
動することなく行われる。これにより、スループットを
増大させることができるので、プロセス経済における利
点がもたらされ、単一の減圧装置を使用するのみなの
で、設備投資及び床スペースの節約が与えられる。ま
た、単一の減圧装置内で全ての工程を行うことによっ
て、大気に露出することによる汚染が低減され、フィル
ム特性及び粒子汚染についてこのような大気による汚染
の効果の打撃を最小化する。
【００２８】図５は、プロセスの工程が単一の減圧装置
内で行われるときに使用してもよい、典型的な、市販さ
れた、多チャンバー減圧装置（例えば、Applied Materi
als,Inc. から入手できるEndura 多チャンバー減圧装
置）を示す。減圧プロセス装置（その中心部は、通常、
４０で示される）は、減圧ポンプ１１０によってポート
１００を通じて減圧下に維持される。半導体基板（既
に、酸化物層上に金属ラインを有する）は、第一のロー
ドロック５０を通じて減圧装置内に導入される。中央減
圧チャンバー６０内のロボットアーム５４は、中央チャ
ンバー６０を通じてロードロック５０から半導体基板
を、スリットバルブ６４を通じて第一減圧プロセスチャ
ンバー６２へと移動する。第一減圧プロセスチャンバー
６２は、例えば、ＰＥＣＶＤにより基板上の金属ライン
及び酸化物層上にベース誘電性層２０を堆積するため
に、使用されることができるだろう。バリアー層２０の
堆積の後、スリットバルブ６４を開けて、ロボットアー
ム５４が被覆された基板を中央減圧チャンバー６０へと
もどす。第二減圧プロセスチャンバー７２上のスリット
バルブ７４は、その後、開かれ、基板は、ロボットアー
ム５４により第二プロセスチャンバー内に配置される。
このチャンバーでは、ボイドフリー低ｋ誘電性材料が堆
積され、近接して間隔を空けて離れた金属ライン間のス
ペースを満たす。
【００２９】この特定の堆積工程は、より多くのプロセ
ス時間を要するので、次の減圧プロセスチャンバー８２
は、また、金属ライン間にボイドフリー低ｋ材料を堆積
することに使用されてもよい。即ち、チャンバー７２及
び８２は、同時に、好ましくは、ずれているが重複して
いる時間で、二つの異なる基板を製造するために、平行
なプロセスチャンバーとして使用することができるだろ
う。ロボットアーム５４は、その後、チャンバー７２か
らスリットバルブ７４を通じて、或いは、チャンバー８
２からスリットバルブ８４を通じて、基板を移動させ、
スリットバルブ９４を通じて減圧プロセスチャンバー９
２へと基板を挿入する。低ｋ誘電性材料の第二の層は、
その後、例えば、ＰＥＣＶＤによって、基板上の金属ラ
イン上に及び金属ライン間の低ｋ誘電性材料のボイドフ
リーな第一の層上に、複合材層の好適な厚みが達成され
るまで、堆積される。この基板は、その後、チャンバー
９２から移動されるが、その後、更なるプロセス（例え
ば、複合材層を通じたバイアの形成、及び複合材層の上
に形成される更なる層又は金属相互連結のレベルの形
成、のための準備におけるＣＭＰ工程を含んでもよい）
のための減圧装置から移動されてもよい。
【００３０】こうして、バリアー層２０、ボイドフリー
の第一の低ｋ誘電性層２４及び第二の低ｋ誘電性層３０
の形成は、全て同じ減圧装置の多チャンバー内で行われ
ることができ、その結果、プロセス経済性及びプロセス
の質の両方において改善がみられる。
【００３１】単一の減圧チャンバー内において複合材低
ｋ誘電性層を形成する堆積工程が全て行われることが好
ましいと考えられる一方で、いくつかの用途では、金属
ラインのトップ上のボイドフリー層のすべての部分を除
去して、その結果、続いて金属ラインに下りて形成され
るバイアが、第一の（ボイドフリー）低ｋ誘電性層を全
く貫通しないようにすることが好ましいことも認識され
るべきである。図６及び７にもどって、これら図には、
この態様が示されている。図６において、平坦化工程
（例えば、ＣＭＰ工程）の後の図３の構造が示されてい
る。この平坦化工程は、ボイドフリー部分２４ａ’及び
２４ｂ’を残して、ボイドフリーの第一の低ｋ誘電性層
２４’の一部分２４ｃ〜２４ｅを、上部金属ライン１４
ａ〜１４ｃから除去する。もちろん、これは、ボイドフ
リーの第一の低ｋ誘電性層２４’を形成する工程の後、
減圧堆積装置から基板を取り出すことを要求する。しか
しながら、図７に示すように、続く第二の低ｋ誘電性層
３０’の堆積、及び満たされたバイア３４’として示さ
れているようなそれを通じるバイアの形成は、ボイドフ
リーの第一の誘電性層２４’のいずれの部分をも通過し
ないバイアをもたらす。層２４’（バイアの側壁の一部
として）の露出に起因するバイア被毒が、こうして、こ
の態様においては全く生じることがない。もちろん、こ
の態様は、平坦化工程を要求するにもかかわらず、ボイ
ドフリーの低ｋ誘電性層２４’を堆積するとき、第一の
工程において堆積されるボイドフリー低ｋ誘電性材料の
形成のための堆積速度に比べて低ｋ誘電性材料の第二の
層のより急速な堆積の第一の態様の利点をまだ享受す
る。
【００３２】以下の記載は、本発明を更に説明すること
に寄与するだろう。
【００３３】
【実施例】酸化物層上に形成された金属ラインと共に酸
化物層を有する半導体基板（５６０ｎｍ（５．６ｋオン
グストローム）の金属ライン厚さ（高さ）及び約２７０
ｎｍの金属ライン間の平均水平間隔）が提供されること
ができる。この基板は、第一プラズマＣＶＤ５リットル
減圧堆積チャンバー内に配置されたとき、〜３５０ｍＴ
ｏｒｒの圧力及び３５０℃の温度で維持される。１５０
ｓｃｃｍのシランガス、３５００ｓｃｃｍのＮ2Ｏ、及
び１５００ｓｃｃｍのＮ2ガスを、チャンバー内に流
し、プラズマをチャンバー内に約１００ワットのパワー
レベルで発生させることができる。堆積は、約５００オ
ングストロームの厚さの酸化ケイ素のコンフォーマルベ
ース層が金属ライン及び酸化物層の上に形成されるま
で、約１１秒間続けてもよい。
【００３４】その後、被覆された基板は、同じ減圧装置
内で（基板を周囲大気に露出することなく）第二の５リ
ットル減圧堆積チャンバーに移すことができる。このチ
ャンバーでは、７０ｓｃｃｍのメチルシラン、１９ｓｃ
ｃｍのシラン、及び０．７５グラム／分の過酸化水素
が、このチャンバーに流される。このチャンバーは、９
００ｍＴｏｒｒ及び〜５℃の温度で維持される。この堆
積は、〜４０秒間行われ、近接して間隔を空けて離れた
金属ライン間の高アスペクト比領域がボイドフリー低ｋ
炭素ドープ酸化ケイ素誘電性材料で満たされる。
【００３５】その後、基板は、減圧装置内で（再び、被
覆された基板を周囲に露出することなく）第三の減圧チ
ャンバーに移される。このチャンバーでは、更なる低ｋ
酸化ケイ素誘電性材料が、ＰＥＣＶＤによって、１５０
ｓｃｃｍのテトラメチルシラン及び５００ｓｃｃｍのＯ
2を、１０００ｍＴｏｒｒの圧力及び〜１７℃の温度で
維持された５リットル減圧堆積チャンバーに流すことに
よって、前に堆積されたボイドフリーの低ｋ炭素ドープ
された酸化ケイ素誘電性材料の上に堆積される。プラズ
マをチャンバー内に発生させ、堆積の間、〜１０００ワ
ットのパワーで維持する。この堆積は、６０秒間行うこ
とができ、約１４００ｎｍ（１４ｋオングストローム）
の第二の低ｋ誘電性層が提供される。
【００３６】被覆された基板は、その後、減圧チャンバ
ーから取り出され、ＣＭＰにより平坦化されることがで
き、その後、バイアは、複合材低ｋ層を通って金属材料
に下りて形成されてもよい。基板は、その後、バイア充
填の完了のために、即ち、バイア被毒の量を確かめるた
めに、試験されてもよい。実質的には、バイアの全てが
充填されていることが判明し、低ｋ酸化ケイ素誘電性材
料の第二の層を通じてバイアの形成が、即ち、ＰＥＣＶ
Ｄにより堆積された層が、バイア被毒に寄与しないこと
を示している。基板を区分した後、ＳＥＭを使用した第
一の低ｋ酸化ケイ素誘電性層の試験を行うことにより、
近接して間隔を空けて離れた金属ライン間の高アスペク
ト比領域中に堆積されたボイドフリー低ｋ酸化ケイ素誘
電性材料の形成が確認されるべきである。
【００３７】こうして、本発明は、低ｋ酸化ケイ素誘電
性材料の複合材層を提供する。本発明では、近接して間
隔を空けて離れた金属ライン間の高アスペクト比領域に
堆積される複合材低ｋ酸化ケイ素誘電性材料の部分がボ
イドフリーである。一方、第一の部分の上に堆積された
複合材低ｋ酸化ケイ素誘電性材料の第二の部分が、非常
に速い堆積速度で堆積されることができるが、複合材層
を通じて形成されたバイアの被毒に寄与することが今だ
に明らかでない。
【図面の簡単な説明】
【図１】 酸化物層上に形成された金属ラインと共に集
積回路構造上に形成された該酸化物層を有する集積回路
構造の断片的な垂直断面図である。
【図２】 酸化物層及び金属ラインの上に堆積された誘
電性材料の基礎層を有した後の図１の構造の断片的な垂
直断面図である。
【図３】 金属ラインの高さにまで低ｋ誘電性材料の第
一の層を堆積した後の図２の構造の断片的な垂直断面図
である。
【図４】 低ｋ誘電性材料の第一の層上に低ｋ誘電性材
料の第二の層を堆積した後の図３の構造の断片的な垂直
断面図であり、この図は更に、金属ラインの内の１つの
トップにまで下がった第二誘電性層を貫通するバイアを
示している。
【図５】 本発明の実施に有用な多チャンバー減圧装置
の上部断面図である。
【図６】 本発明の第二の態様に従った、酸化物層及び
金属ラインの上に堆積された低ｋ誘電性材料の第一の層
のケミカルメカニカル研磨（ＣＭＰ）の後の図３の構造
の断片的な垂直断面図である。
【図７】 低ｋ誘電性材料の研磨された第一の層上に低
ｋ誘電性材料の第二の層を堆積した後の図６の構造の断
片的な垂直断面図であり、この図は更に、金属ラインの
内の１つのトップにまで下がった第二誘電性層を貫通す
るバイアを示している。
【図８】 本発明のプロセスを示すフローシートであ
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シネラ，リチャード アメリカ合衆国カリフォルニア州95070, サラトガ，ヴィスタ・アロヨ・コート 12206

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 近接して間隔を空けて離れた金属ライン
    を有する半導体基板上の集積回路構造の酸化物層上に低
    ｋ酸化ケイ素誘電性材料の複合材層を形成するための方
    法であって、 該低ｋ酸化ケイ素誘電性材料の複合材層は、近接して間
    隔を空けて離れた金属ライン間の高アスペクト比領域に
    おいてボイドフリー堆積性、及び標準ｋ酸化ケイ素に匹
    敵する他の領域における堆積速度を呈し、バイア被毒特
    性を呈することがなく、 下記工程： ａ）前記酸化物層及び前記金属ラインの上に、前記近接
    して間隔を空けて離れた金属ライン間の高アスペクト比
    領域においてボイドフリー堆積性を呈する低ｋ酸化ケイ
    素誘電性材料の第一の層を形成する工程、及び ｂ）前記第一の層よりも高い堆積速度で、前記第一の層
    の上に、低ｋ酸化ケイ素誘電性材料の第二の層を形成す
    る工程、を含む方法。
  2. 【請求項２】 低ｋ酸化ケイ素誘電性材料の複合材層を
    形成する前記工程が、すべて単一の減圧プロセッシング
    装置において、前記半導体基板を該減圧装置から移動す
    ることなく行われる請求項１に記載の方法。
  3. 【請求項３】 前記第二の層が複合材低ｋ酸化ケイ素誘
    電性層の好適な厚み全体まで堆積される請求項２に記載
    の方法。
  4. 【請求項４】 高アスペクト比領域においてボイドフリ
    ー堆積性を呈する低ｋ酸化ケイ素誘電性材料の前記第一
    の層が、炭素置換シランとマイルドな酸化剤との反応に
    よって形成される請求項２に記載の方法。
  5. 【請求項５】 前記マイルドな酸化剤が、過酸化水素を
    含む請求項４に記載の方法。
  6. 【請求項６】 前記炭素置換シランが、モノメチルシラ
    ン、ジメチルシラン及びトリメチルシランからなる群よ
    り選ばれる請求項４に記載の方法。
  7. 【請求項７】 前記炭素置換シランが、炭素原子に結合
    した一級水素のみを有し且つ式：ＳｉＨx（（Ｃ）y（Ｃ
    Ｈ3）z）(4-x)（ここで、ｘは１〜３の範囲であり、ｙ
    は分岐アルキル基のための１〜４の整数及び環状アルキ
    ル基のための３〜５の整数であり、ｚは分岐アルキル基
    のための２ｙ＋１及び環状アルキル基のための２ｙ−１
    である）を有する炭素置換シランを含む請求項４に記載
    の方法。
  8. 【請求項８】 高アスペクト比領域においてボイドフリ
    ー堆積性を呈する低ｋ酸化ケイ素誘電性材料の前記第一
    の層が、酸素と、炭素置換シラン、フッ素置換シラン又
    はこれらの混合物のいずれかとの高密度プラズマにおけ
    る反応によって形成される請求項２に記載の方法。
  9. 【請求項９】 低ｋ酸化ケイ素誘電性材料の前記第二の
    層が、前記第一の層の上に、ＰＥＣＶＤプロセスにおけ
    るシラン、Ｏ2、及びＣＨ4、Ｃ4Ｆ8及びＳｉＦ 4からな
    る群より選ばれる１以上の反応物の反応によって形成さ
    れ、これにより、低ｋ酸化ケイ素誘電性材料の第二の層
    が第一の層より高い堆積速度で堆積される請求項２に記
    載の方法。
  10. 【請求項１０】 半導体基板上の集積回路構造の酸化物
    層上に低ｋ炭素ドープ酸化ケイ素誘電性材料の複合材層
    を形成するための方法であって、 該低ｋ炭素ドープ酸化ケイ素誘電性材料の複合材層は、
    近接して間隔を空けて離れた金属ライン間の高アスペク
    ト比領域においてボイドフリー堆積性、及び非炭素ドー
    プ酸化ケイ素に匹敵する堆積速度を呈し、バイア被毒特
    性を呈することがなく、 下記工程： ａ）前記近接して間隔を空けて離れた金属ライン間の高
    アスペクト比領域においてボイドフリー堆積性を呈する
    低ｋ酸化ケイ素誘電性材料を形成するために、炭素置換
    シラン反応物と過酸化水素とを、低ｋ炭素ドープ酸化ケ
    イ素誘電性材料の反応生成物の得られる堆積が該酸化物
    層上の該金属ラインのトップのレベルに達するまで反応
    させることにより、前記酸化物層及び前記金属ラインの
    上に、低ｋ炭素ドープ酸化ケイ素誘電性材料の第一の層
    を形成する工程、及び ｂ）炭素ドープ低ｋ酸化ケイ素誘電性材料の第二の層
    を、前記第一の層の上に、該低ｋ炭素ドープ酸化ケイ素
    誘電性層の好適な厚み全体まで、プラズマエンハンスド
    化学蒸着（ＰＥＣＶＤ）によって形成し、これにより、
    前記第一の層よりも高い堆積速度で、低ｋ酸化ケイ素誘
    電性材料の前記第二の層が堆積される工程、を含む方
    法。
  11. 【請求項１１】 低ｋ酸化ケイ素誘電性材料の複合材層
    を形成する前記工程が、すべて単一の減圧プロセッシン
    グ装置において、前記半導体基板を該減圧装置から移動
    することなく行われる請求項１０に記載の方法。
  12. 【請求項１２】 低ｋ酸化ケイ素誘電性材料の前記第二
    の層が、前記第一の層の上に、ＰＥＣＶＤプロセスにお
    いて、シラン、Ｏ2、及びＣＨ4、Ｃ4Ｆ8及びＳｉＦ4か
    らなる群より選ばれる１以上の反応物の反応によって形
    成される請求項１１に記載の方法。
  13. 【請求項１３】 前記近接して間隔を空けて離れた金属
    ライン間の高アスペクト比領域においてボイドフリー堆
    積性を呈する低ｋ酸化ケイ素誘電性材料の第一の層を形
    成する前記工程の後に、前記第一の層が、低ｋ酸化ケイ
    素誘電性材料の第二の層を形成する前記工程に先だっ
    て、平坦化される請求項１に記載の方法。
  14. 【請求項１４】 低ｋ酸化ケイ素誘電性材料の前記第一
    の層を平坦化する前記工程が、更に、ケミカルメカニカ
    ル研磨（ＣＭＰ）工程を含む請求項１３に記載の方法。
  15. 【請求項１５】 集積回路構造の酸化物層上の低ｋ酸化
    ケイ素誘電性材料の複合材層であって、 該低ｋ酸化ケイ素誘電性材料の複合材層は、高アスペク
    ト比領域においてボイドフリー堆積性、及び標準ｋ酸化
    ケイ素に匹敵する他の領域における堆積速度を呈し、バ
    イア被毒特性を呈することがなく、 下記： ａ）低ｋ酸化ケイ素誘電性材料が前記酸化物層上の金属
    ラインのトップのレベルに達するまで堆積される、高ア
    スペクト比領域においてボイドフリー堆積性を呈する低
    ｋ酸化ケイ素誘電性材料の第一の層；及び ｂ）前記第一の層の堆積速度よりも速い堆積速度で、前
    記第一の層の上に、該低ｋ炭素ドープ酸化ケイ素誘電性
    材料の複合材層の好適な厚み全体まで堆積される、低ｋ
    酸化ケイ素誘電性材料の第二の層；を含む複合材層。
  16. 【請求項１６】 低ｋ酸化ケイ素誘電性材料の複合材層
    を含む前記第一及び第二の層が、すべて単一の減圧プロ
    セッシング装置において、前記半導体基板を該減圧装置
    から移動することなく形成される請求項１５に記載の低
    ｋ酸化ケイ素誘電性材料の複合材層。
  17. 【請求項１７】 半導体基板の集積回路構造の酸化物層
    上の低ｋ酸化ケイ素誘電性材料の複合材層であって、 該低ｋ酸化ケイ素誘電性材料の複合材層は、高アスペク
    ト比領域においてボイドフリー堆積性、及び非炭素ドー
    プ酸化ケイ素に匹敵する堆積速度を呈し、バイア被毒特
    性を呈することがなく、 下記： ａ）炭素置換シラン反応物と過酸化水素との反応によっ
    て、低ｋ炭素ドープ酸化ケイ素誘電性材料反応生成物の
    得られる堆積が前記酸化物層上の金属ラインのトップの
    レベルに達するまで形成される、低ｋ炭素ドープ酸化ケ
    イ素誘電性材料の第一の層；及び ｂ）前記第一の層の上に、プラズマエンハンスド化学蒸
    着（ＰＥＣＶＤ）によって、該低ｋ炭素ドープ酸化ケイ
    素誘電性層の好適な厚み全体まで形成される、炭素ドー
    プ低ｋ酸化ケイ素誘電性材料の第二の層；を含む複合材
    層。
JP2000319053A 1999-10-22 2000-10-19 バイア被毒を緩和しつつ金属ライン間にボイドフリー低ｋ誘電性材料を提供する集積回路構造のための低Ｋ誘電性複合材層 Expired - Fee Related JP4731670B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/426,056 US6391795B1 (en) 1999-10-22 1999-10-22 Low k dielectric composite layer for intergrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
US09/426056 1999-10-22

Publications (3)

Publication Number Publication Date
JP2001168193A true JP2001168193A (ja) 2001-06-22
JP2001168193A5 JP2001168193A5 (ja) 2007-11-22
JP4731670B2 JP4731670B2 (ja) 2011-07-27

Family

ID=23689100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000319053A Expired - Fee Related JP4731670B2 (ja) 1999-10-22 2000-10-19 バイア被毒を緩和しつつ金属ライン間にボイドフリー低ｋ誘電性材料を提供する集積回路構造のための低Ｋ誘電性複合材層

Country Status (3)

Country Link
US (2) US6391795B1 (ja)
EP (1) EP1094508B1 (ja)
JP (1) JP4731670B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1035569B1 (en) * 1997-11-27 2006-10-11 Tokyo Electron Limited Method for forming plasma films
US6268274B1 (en) * 1999-10-14 2001-07-31 Taiwan Semiconductor Manufacturing Company Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry
US6156743A (en) * 1999-10-18 2000-12-05 Whitcomb; John E. Method of decreasing fatigue
US6762132B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Compositions for dissolution of low-K dielectric films, and methods of use
US6858195B2 (en) 2001-02-23 2005-02-22 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material
US6572925B2 (en) * 2001-02-23 2003-06-03 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon containing silicon oxide dielectric material
DE10134099A1 (de) * 2001-07-13 2002-10-17 Infineon Technologies Ag Bedeckung von Leiterbahnen einer integrierten Halbleiterschaltung durch zwei Deckschichten
GB0118417D0 (en) * 2001-07-28 2001-09-19 Trikon Holdings Ltd A method of depositing a dielectric film
US6632735B2 (en) * 2001-08-07 2003-10-14 Applied Materials, Inc. Method of depositing low dielectric constant carbon doped silicon oxide
US20040033371A1 (en) * 2002-05-16 2004-02-19 Hacker Nigel P. Deposition of organosilsesquioxane films
US6974762B2 (en) * 2002-08-01 2005-12-13 Intel Corporation Adhesion of carbon doped oxides by silanization
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
DE10249649A1 (de) * 2002-10-24 2004-05-13 Infineon Technologies Ag Verfahren zur Herstellung einer flachen Grabenisolation
EP1435657A1 (en) * 2002-12-30 2004-07-07 STMicroelectronics S.r.l. Non-volatile memory cell and manufacturing process
US20040248400A1 (en) * 2003-06-09 2004-12-09 Kim Sun-Oo Composite low-k dielectric structure
CN100373530C (zh) * 2004-05-11 2008-03-05 中芯国际集成电路制造(上海)有限公司 多孔膜的处理方法
US7015150B2 (en) * 2004-05-26 2006-03-21 International Business Machines Corporation Exposed pore sealing post patterning
KR100519170B1 (ko) * 2004-07-13 2005-10-05 주식회사 하이닉스반도체 반도체 소자의 패시베이션막 형성방법 및 반도체 소자의패시베이션막 구조
US20060038293A1 (en) * 2004-08-23 2006-02-23 Rueger Neal R Inter-metal dielectric fill
US7393789B2 (en) * 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US9245792B2 (en) * 2008-07-25 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming interconnect structures
US20100276764A1 (en) * 2009-05-04 2010-11-04 Yi-Jen Lo Semiconductor structure with selectively deposited tungsten film and method for making the same
US8759234B2 (en) 2011-10-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Deposited material and method of formation
EP2662884B1 (en) * 2012-05-09 2015-04-01 Nxp B.V. Group 13 nitride semiconductor device and method of its manufacture
US9230854B2 (en) 2013-04-08 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN110148624A (zh) * 2019-05-30 2019-08-20 上海华虹宏力半导体制造有限公司 半导体器件及其形成方法
US11373947B2 (en) * 2020-02-26 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming interconnect structures of semiconductor device

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04213829A (ja) * 1990-02-02 1992-08-04 Applied Materials Inc 半導体ウエハの段状表面にボイドを含まない酸化物層を形成する二段階法
JPH07288253A (ja) * 1994-04-18 1995-10-31 Kawasaki Steel Corp 絶縁膜の平坦化方法
JPH0869999A (ja) * 1994-08-17 1996-03-12 Texas Instr Inc <Ti> 平面化相互接続層を構成する方法と半導体装置
JPH09237785A (ja) * 1995-12-28 1997-09-09 Toshiba Corp 半導体装置およびその製造方法
JPH1041382A (ja) * 1996-04-29 1998-02-13 Texas Instr Inc <Ti> 集積回路レベル間絶縁構造
JPH1056009A (ja) * 1996-06-03 1998-02-24 Nec Corp 半導体装置および半導体装置の製造方法
JPH1064899A (ja) * 1996-08-16 1998-03-06 Nec Corp プラズマｃｖｄ絶縁膜およびその形成方法
JPH10242143A (ja) * 1997-02-27 1998-09-11 Mitsubishi Electric Corp 半導体装置、半導体装置の製造方法及び半導体装置の絶縁膜形成方法
JPH1116904A (ja) * 1997-06-26 1999-01-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH1197533A (ja) * 1997-09-22 1999-04-09 Hitachi Ltd 半導体集積回路及びその製造方法
JPH11204642A (ja) * 1998-01-19 1999-07-30 Nec Corp 半導体装置およびその製造方法
JPH11243147A (ja) * 1998-02-26 1999-09-07 Matsushita Electric Ind Co Ltd 配線構造体及びその形成方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3012861A (en) 1960-01-15 1961-12-12 Du Pont Production of silicon
US3178392A (en) 1962-04-09 1965-04-13 Rohm & Haas Heterocyclic and linear siliconmethylene and polysiloxane compounds containing siliconmethylene units and their preparation
US3652331A (en) 1968-03-22 1972-03-28 Shumpei Yamazaki Process for forming a film on the surface of a substrate by a gas phase
US3920865A (en) 1969-03-29 1975-11-18 Degussa Process of hydrophorizing highly dispersed metal or metalloid oxides
US3832202A (en) 1972-08-08 1974-08-27 Motorola Inc Liquid silica source for semiconductors liquid silica source for semiconductors
US4771328A (en) 1983-10-13 1988-09-13 International Business Machine Corporation Semiconductor device and process
JPS633437A (ja) 1986-06-23 1988-01-08 Sony Corp 半導体装置の製造方法
US4705725A (en) 1986-11-28 1987-11-10 E. I. Du Pont De Nemours And Company Substrates with sterically-protected, stable, covalently-bonded organo-silane films
JP2874297B2 (ja) 1989-12-18 1999-03-24 東ソー株式会社 逆相クロマトグラフィー用充填剤及びその製造方法
JPH0677402A (ja) 1992-07-02 1994-03-18 Natl Semiconductor Corp <Ns> 半導体デバイス用誘電体構造及びその製造方法
CA2137928C (en) 1992-07-04 2002-01-29 Christopher David Dobson A method of treating a semiconductor wafer
US5580429A (en) 1992-08-25 1996-12-03 Northeastern University Method for the deposition and modification of thin films using a combination of vacuum arcs and plasma immersion ion implantation
US5376595A (en) 1992-08-28 1994-12-27 Allied-Signal Inc. Silicon carboxide ceramics from spirosiloxanes
US5302233A (en) * 1993-03-19 1994-04-12 Micron Semiconductor, Inc. Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP)
US5364800A (en) 1993-06-24 1994-11-15 Texas Instruments Incorporated Varying the thickness of the surface silicon layer in a silicon-on-insulator substrate
US5470801A (en) 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
JP3391410B2 (ja) 1993-09-17 2003-03-31 富士通株式会社 レジストマスクの除去方法
US5558718A (en) 1994-04-08 1996-09-24 The Regents, University Of California Pulsed source ion implantation apparatus and method
US5559367A (en) 1994-07-12 1996-09-24 International Business Machines Corporation Diamond-like carbon for use in VLSI and ULSI interconnect systems
US5625232A (en) 1994-07-15 1997-04-29 Texas Instruments Incorporated Reliability of metal leads in high speed LSI semiconductors using dummy vias
JPH08172132A (ja) * 1994-09-15 1996-07-02 Texas Instr Inc <Ti> マルチレベル相互接続部の容量および性能を最適化する素子および方法
JPH08162528A (ja) * 1994-10-03 1996-06-21 Sony Corp 半導体装置の層間絶縁膜構造
US5821621A (en) * 1995-10-12 1998-10-13 Texas Instruments Incorporated Low capacitance interconnect structure for integrated circuits
KR100209365B1 (ko) 1995-11-01 1999-07-15 김영환 에스.오.아이 반도체 웨이퍼의 제조방법
US5882489A (en) 1996-04-26 1999-03-16 Ulvac Technologies, Inc. Processes for cleaning and stripping photoresist from surfaces of semiconductor wafers
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
KR100205318B1 (ko) 1996-10-11 1999-07-01 구본준 자유전율의 절연막 제조방법
JP3402972B2 (ja) * 1996-11-14 2003-05-06 東京エレクトロン株式会社 半導体装置の製造方法
US5953635A (en) * 1996-12-19 1999-09-14 Intel Corporation Interlayer dielectric with a composite dielectric stack
US5913140A (en) * 1996-12-23 1999-06-15 Lam Research Corporation Method for reduction of plasma charging damage during chemical vapor deposition
US5818111A (en) * 1997-03-21 1998-10-06 Texas Instruments Incorporated Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials
US5858879A (en) 1997-06-06 1999-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for etching metal lines with enhanced profile control
US5915203A (en) * 1997-06-10 1999-06-22 Vlsi Technology, Inc. Method for producing deep submicron interconnect vias
US6037248A (en) 1997-06-13 2000-03-14 Micron Technology, Inc. Method of fabricating integrated circuit wiring with low RC time delay
DE19804375B4 (de) * 1997-06-26 2005-05-19 Mitsubishi Denki K.K. Verfahren zur Herstellung eines Zwischenschichtisolierfilmes
US6025263A (en) 1997-07-15 2000-02-15 Nanya Technology Corporation Underlayer process for high O3 /TEOS interlayer dielectric deposition
US5904154A (en) 1997-07-24 1999-05-18 Vanguard International Semiconductor Corporation Method for removing fluorinated photoresist layers from semiconductor substrates
US6207005B1 (en) 1997-07-29 2001-03-27 Silicon Genesis Corporation Cluster tool apparatus using plasma immersion ion implantation
US5874745A (en) 1997-08-05 1999-02-23 International Business Machines Corporation Thin film transistor with carbonaceous gate dielectric
US6348421B1 (en) * 1998-02-06 2002-02-19 National Semiconductor Corporation Dielectric gap fill process that effectively reduces capacitance between narrow metal lines using HDP-CVD
US6051073A (en) 1998-02-11 2000-04-18 Silicon Genesis Corporation Perforated shield for plasma immersion ion implantation
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
JP3189781B2 (ja) 1998-04-08 2001-07-16 日本電気株式会社 半導体装置の製造方法
US6066574A (en) 1998-11-06 2000-05-23 Advanced Micro Devices, Inc. Hot plate cure process for BCB low k interlevel dielectric
JP4454713B2 (ja) 1999-03-17 2010-04-21 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US6303047B1 (en) 1999-03-22 2001-10-16 Lsi Logic Corporation Low dielectric constant multiple carbon-containing silicon oxide dielectric material for use in integrated circuit structures, and method of making same
US6204192B1 (en) 1999-03-29 2001-03-20 Lsi Logic Corporation Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
US6028015A (en) 1999-03-29 2000-02-22 Lsi Logic Corporation Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption
US6232658B1 (en) 1999-06-30 2001-05-15 Lsi Logic Corporation Process to prevent stress cracking of dielectric films on semiconductor wafers
US6114259A (en) 1999-07-27 2000-09-05 Lsi Logic Corporation Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage
US6147012A (en) 1999-11-12 2000-11-14 Lsi Logic Corporation Process for forming low k silicon oxide dielectric material while suppressing pressure spiking and inhibiting increase in dielectric constant

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04213829A (ja) * 1990-02-02 1992-08-04 Applied Materials Inc 半導体ウエハの段状表面にボイドを含まない酸化物層を形成する二段階法
JPH07288253A (ja) * 1994-04-18 1995-10-31 Kawasaki Steel Corp 絶縁膜の平坦化方法
JPH0869999A (ja) * 1994-08-17 1996-03-12 Texas Instr Inc <Ti> 平面化相互接続層を構成する方法と半導体装置
JPH09237785A (ja) * 1995-12-28 1997-09-09 Toshiba Corp 半導体装置およびその製造方法
JPH1041382A (ja) * 1996-04-29 1998-02-13 Texas Instr Inc <Ti> 集積回路レベル間絶縁構造
JPH1056009A (ja) * 1996-06-03 1998-02-24 Nec Corp 半導体装置および半導体装置の製造方法
JPH1064899A (ja) * 1996-08-16 1998-03-06 Nec Corp プラズマｃｖｄ絶縁膜およびその形成方法
JPH10242143A (ja) * 1997-02-27 1998-09-11 Mitsubishi Electric Corp 半導体装置、半導体装置の製造方法及び半導体装置の絶縁膜形成方法
JPH1116904A (ja) * 1997-06-26 1999-01-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH1197533A (ja) * 1997-09-22 1999-04-09 Hitachi Ltd 半導体集積回路及びその製造方法
JPH11204642A (ja) * 1998-01-19 1999-07-30 Nec Corp 半導体装置およびその製造方法
JPH11243147A (ja) * 1998-02-26 1999-09-07 Matsushita Electric Ind Co Ltd 配線構造体及びその形成方法

Also Published As

Publication number Publication date
EP1094508A2 (en) 2001-04-25
US6800940B2 (en) 2004-10-05
US6391795B1 (en) 2002-05-21
JP4731670B2 (ja) 2011-07-27
EP1094508B1 (en) 2019-01-30
US20020123243A1 (en) 2002-09-05
EP1094508A3 (en) 2001-07-11

Similar Documents

Publication Publication Date Title
JP4731670B2 (ja) バイア被毒を緩和しつつ金属ライン間にボイドフリー低ｋ誘電性材料を提供する集積回路構造のための低Ｋ誘電性複合材層
US6417092B1 (en) Low dielectric constant etch stop films
US6423630B1 (en) Process for forming low K dielectric material between metal lines
US7226853B2 (en) Method of forming a dual damascene structure utilizing a three layer hard mask structure
JP3083934B2 (ja) 表面感受性を低減したオゾン／ｔｅｏｓ酸化シリコン膜の堆積方法
US6211040B1 (en) Two-step, low argon, HDP CVD oxide deposition process
KR100407012B1 (ko) 반도체 장치 및 그 제조 방법
US7439174B2 (en) Multilayer hardmask scheme for damage-free dual damascene processing of SiCOH dielectrics
US6291334B1 (en) Etch stop layer for dual damascene process
US7309514B2 (en) Electron beam modification of CVD deposited films, forming low dielectric constant materials
US8669181B1 (en) Diffusion barrier and etch stop films
US20020048969A1 (en) Method of forming film, method of manufacturing semiconductor device, and film forming apparatus
CN110648961B (zh) 半导体结构及其形成方法
EP1037276B1 (en) Method for forming a porous silicon dioxide film
KR100292393B1 (ko) 반도체장치및그제조방법
US9177918B2 (en) Apparatus and methods for low k dielectric layers
JP3532830B2 (ja) 半導体装置及びその製造方法
US6492731B1 (en) Composite low dielectric constant film for integrated circuit structure
US6143673A (en) Method for forming gap filling silicon oxide intermetal dielectric (IMD) layer formed employing ozone-tEOS
US6562735B1 (en) Control of reaction rate in formation of low k carbon-containing silicon oxide dielectric material using organosilane, unsubstituted silane, and hydrogen peroxide reactants
US20060115980A1 (en) Method for decreasing a dielectric constant of a low-k film
JPH07161705A (ja) 半導体装置の多層配線層間絶縁膜の形成方法
US20060166491A1 (en) Dual damascene interconnection having low k layer and cap layer formed in a common PECVD process
US6472307B1 (en) Methods for improved encapsulation of thick metal features in integrated circuit fabrication
US11728299B2 (en) Semiconductor device with tilted insulating layers and method for fabricating the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110308

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees