JP2008186849A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008186849A
JP2008186849A JP2007016778A JP2007016778A JP2008186849A JP 2008186849 A JP2008186849 A JP 2008186849A JP 2007016778 A JP2007016778 A JP 2007016778A JP 2007016778 A JP2007016778 A JP 2007016778A JP 2008186849 A JP2008186849 A JP 2008186849A
Authority
JP
Japan
Prior art keywords
film
organic siloxane
porous
organosiloxane
siloxane film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007016778A
Other languages
English (en)
Other versions
JP5142538B2 (ja
Inventor
Hideaki Masuda
秀顯 増田
Hideshi Miyajima
秀史 宮島
Tsutomu Shimayama
努 島山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Sony Corp
Original Assignee
Toshiba Corp
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Sony Corp filed Critical Toshiba Corp
Priority to JP2007016778A priority Critical patent/JP5142538B2/ja
Priority to TW097102948A priority patent/TWI375272B/zh
Priority to US12/020,353 priority patent/US7569498B2/en
Publication of JP2008186849A publication Critical patent/JP2008186849A/ja
Application granted granted Critical
Publication of JP5142538B2 publication Critical patent/JP5142538B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】良質の多孔性有機シロキサン膜を得ることが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板上に、炭素を主成分とするポロジェン成分を有する多孔性有機シロキサン膜２１ｂを形成する工程と、多孔性有機シロキサン膜上に、多孔性有機シロキサン膜とは膜密度又は膜組成が異なる上層絶縁膜２２を形成する工程と、多孔性有機シロキサン膜及び上層絶縁膜に電子線又は紫外線を照射して、多孔性有機シロキサン膜中のポロジェン成分の重合反応を促進させる工程とを備える。
【選択図】 図３

Description

本発明は、半導体装置の製造方法に関する。
半導体装置の高速化のためには、配線間容量の低減、すなわち絶縁膜の低誘電率化が重要である。低誘電率絶縁膜としては有機シロキサン膜が広く用いられているが、より一層の低誘電率化のために、膜中に微細な空孔を有する多孔性絶縁膜の採用が提案されている（例えば、特許文献１参照）。
しかしながら、多孔性絶縁膜は膜密度が低いため、ドライエッチングの際にエッチングガスが膜中に浸透しやすい。多孔性絶縁膜として多孔性有機シロキサン膜を用いた場合には、エッチングガスによって膜中のＳｉ−Ｏ結合やＳｉ−ＣＨ3結合が破壊され、膜質が劣化するという問題が生じる。このような膜質の劣化に起因して多孔性有機シロキサン膜の吸湿性が増大し、半導体装置の特性悪化の大きな要因となる。
このように、低誘電率絶縁膜として多孔性有機シロキサン膜が提案されているが、従来は良質の多孔性有機シロキサン膜を得ることが困難であった。
特表２００４−５０９４６８号公報
本発明は、良質の多孔性有機シロキサン膜を得ることが可能な半導体装置の製造方法を提供することを目的としている。
本発明の一視点に係る半導体装置の製造方法は、半導体基板上に、炭素を主成分とするポロジェン成分を有する多孔性有機シロキサン膜を形成する工程と、前記多孔性有機シロキサン膜上に、前記多孔性有機シロキサン膜とは膜密度又は膜組成が異なる上層絶縁膜を形成する工程と、前記多孔性有機シロキサン膜及び前記上層絶縁膜に電子線又は紫外線を照射して、前記多孔性有機シロキサン膜中のポロジェン成分の重合反応を促進させる工程と、を備える。
本発明によれば、良質の多孔性有機シロキサン膜を得ることが可能となる。
以下、本発明の実施形態を図面を参照して説明する。
図１〜図５は、本発明の実施形態に係る半導体装置の製造工程を模式的に示した断面図である。
まず、図１に示すように、層間絶縁膜１２、銅配線１３及び拡散防止膜１４を含む下地領域１１を形成する。拡散防止膜１４は、銅配線１３中の銅の拡散を防止するために用いられ、例えばＳｉＣ膜で形成されている。なお、図示はしないが、下地領域１１の下には、ＭＩＳトランジスタ等の半導体素子が形成された半導体基板が存在する。
次に、下地領域１１上に、シリコン、酸素及び炭素を主成分とする主骨格成分と、炭素を主成分とするポロジェン成分とを有する有機シロキサン膜２１ａを形成する。この有機シロキサン膜２１ａは、主骨格成分形成用の有機シリコンガス（有機シランガス）と、炭化水素を主成分とするポロジェン成分形成用ガスとを用いたＰＥ−ＣＶＤ（plasma enhanced chemical vapor deposition）法によって形成される。以下、この有機シロキサン膜２１ａの形成方法を具体的に説明する。
図６は、有機シロキサン膜２１ａの形成に用いる反応装置（ＰＥ−ＣＶＤ装置）の構成を模式的に示した図である。１１０は図１に示した下地領域１１を有するウェハ、１１１はチャンバ、１１２は加熱機構を有する下部電極、１１３は上部電極である。
まず、１０Torr以下の高真空状態を維持可能なチャンバ１１１内にウェハ１１０を搬入し、ウェハ１１０を下部電極１１２上に載置する。ウェハ１１０は、下部電極１１２に設けられた加熱機構により２５０℃程度に加熱される。
続いて、メチルジエトキシシラン（Methyl-Di-Ethoxy-Silane）、アルファターピネン（Alpha-Terpinene）、Ｏ2及びＨｅを含んだ混合ガスをチャンバ１１１内に導入する。メチルジエトキシシランは主骨格成分形成用のガスであり、アルファターピネンはポロジェン成分形成用ガスである。チャンバ１１１内の圧力を一定に維持した状態で、下部電極１１２及び上部電極１１３に高周波電力を供給し、プラズマを発生させる。これにより、ウェハ１１０の表面に有機シロキサン膜２１ａが形成される。このとき、混合ガスに含まれるアルファターピネンがプラズマによって重合し、有機高分子が形成される。この有機高分子がポロジェンであり、有機シロキサン膜２１ａ中に均一に取り込まれる。
なお、主骨格成分形成用の有機シリコンガスとしては、ジメチルシラン（Di-Methyl-Silane）、トリメチルシラン（Tri-Methyl-Silane）、テトラメチルシラン（Tetra-Methyl-Silane）、ジメチルフェニルシラン（Di-Methyl-Phenyl-Silane）、トリメチルシリルアセチレン（Tri-Methyl-Silyl-Acetylene）、モノメチルジエトキシシラン（Mono-Methyl-Di-Ethoxy-Silane）、ジメチルジエトキシシラン（Di-Methyl-Di-Ethoxy-Silane）、テトラメチルシクロテトラシロキサン（Tetra-Methyl-Cyclo-Tetra-Siloxane）、及びオクタメチルシクロテトラシロキサン（Octa-Methyl-Cyclo-Tetra-Siloxane）の少なくとも１つを用いることができる。
また、ポロジェン成分形成用ガスとしては、メタン（Methane）、エチレン（Ethylene）、プロピレン（Propylene）、アルファターピネン（Alpha-Terpinene）、ガンマターピネン（Gamma-Terpinene）、及びリモーネン（Limonene）の少なくとも１つを用いることができる。
次に、図２に示すように、有機シロキサン膜２１ａに電子線又は紫外線を照射して、ポロジェン成分の一部を除去する。これにより、シリコン、酸素及び炭素を主成分とする主骨格成分と、炭素を主成分とするポロジェン成分とを有する多孔性有機シロキサン膜２１ｂが得られる。すなわち、多数の空孔を有する有機シロキサン膜２１ｂが得られる。以下、この多孔性有機シロキサン膜２１ｂの形成方法を具体的に説明する。なお、本実施形態では、有機シロキサン膜２１ａに電子線を照射する場合について説明する。
図７は、多孔性有機シロキサン膜２１ｂの形成に用いる電子線照射装置の構成を模式的に示した図である。１２０は図１或いは図２に示した構成を有するウェハ、１２１はチャンバ、１２２は加熱機構を有するウェハステージ、１２３は電子線発生部である。
まず、チャンバ１２１内にウェハ１２０を搬入し、ウェハ１２０をウェハステージ１２２上に載置する。ウェハ１２０は、ウェハステージ１２２に設けられた加熱機構により３５０℃程度に加熱される。続いて、チャンバ１２１内にＡｒガスを導入する。チャンバ１２１内の圧力を一定に維持した状態で、電子線発生部１２３から電子線をウェハ１２０に照射する。これにより、有機シロキサン膜２１ａからポロジェン成分の一部が除去され、多孔性有機シロキサン膜２１ｂが得られる。すなわち、ポロジェン成分が除去されることで空孔が発生し、多孔性有機シロキサン膜２１ｂが得られる。また、有機シロキサン膜２１ａからポロジェン成分の一部が除去されるだけであるため、多孔性有機シロキサン膜２１ｂ中にはポロジェン成分が残存している。
上述したように、本実施形態では、多孔性有機シロキサン膜２１ｂ中にはポロジェン成分の一部が残存している。このように、多孔性有機シロキサン膜２１ｂ中にポロジェン成分の一部を残存させるためには、図１の有機シロキサン膜２１ａの成膜条件や、図２の電子線照射の条件を調整する。有機シロキサン膜２１ａの成膜条件には、成膜ガスの種類、成膜ガスの流量、高周波電力、ウェハの加熱温度、等が含まれる。電子線照射の条件には、照射電子のドーズ量、照射電子のドーズレート、照射電子の加速電圧、ウェハの加熱温度、等が含まれる。本実施形態では、電子線照射時のウェハ加熱温度を３５０℃程度に設定することで、多孔性有機シロキサン膜２１ｂ中にポロジェン成分の一部を残存させている。なお、電子線照射の変わりに紫外線照射を行う場合には、紫外線照射の条件を調整することで、多孔性有機シロキサン膜２１ｂ中にポロジェン成分の一部を残存させることができる。紫外線照射の条件には、紫外線の光量、紫外線の光度、紫外線の波長スペクトル分布、ウェハの加熱温度、等が含まれる。
図８は、図２の電子線照射後のポロジェン成分の残存量を示すための図である。具体的には、電子線照射後の多孔性有機シロキサン膜のＦＴ−ＩＲスペクトルを示した図である。本実施形態では電子線照射時のウェハ加熱温度が３５０℃程度であり、比較例では電子線照射時のウェハ加熱温度が４００℃程度である。図８に示すように、本実施形態では、ポロジェンに起因する波数（wave number）２８００〜３２００ｃｍ-1付近のピーク面積が大きくなっている。なお、本実施形態の多孔性有機シロキサン膜の比誘電率は２．４０程度、比較例の多孔性有機シロキサン膜の比誘電率は２．３５程度であった。
次に、図３に示すように、多孔性有機シロキサン膜２１ｂ上に、上層絶縁膜として、多孔性有機シロキサン膜２１ｂとは膜密度が異なる有機シロキサン膜２２を形成する。有機シロキサン膜２２の膜密度の方が多孔性有機シロキサン膜２１ｂの膜密度よりも高いことが好ましい。有機シロキサン膜２２には、シリコン、酸素及び炭素を主成分とする主骨格成分が含まれているが、ポロジェン成分は含まれていてもよいし含まれていなくてもよい。また、有機シロキサン膜２２の膜密度の方が、図１の工程で形成した有機シロキサン膜２１ａの膜密度よりも高いことが好ましい。
有機シロキサン膜２２は多孔性有機シロキサン膜２１ｂよりも薄いことが好ましい。例えば、有機シロキサン膜２２の厚さは多孔性有機シロキサン膜２１ｂの厚さの１／１０程度に設定する。
有機シロキサン膜２２は、ＰＥ−ＣＶＤ法によって形成される。有機シロキサン膜２２の形成に用いる反応装置（ＰＥ−ＣＶＤ装置）の構成は、図６に示した反応装置の構成と同様である。主骨格成分形成用の有機シランガスには、図１の工程で述べた有機シランガスを用いることができる。ポロジェン成分形成用ガスについても、図１の工程で述べたポロジェン成分形成用ガスを用いることができる。本実施形態では、メチルジエトキシシラン（Methyl-Di-Ethoxy-Silane）、Ｏ2及びＨｅを含んだ混合ガスを用いて有機シロキサン膜２２を形成している。
次に、図４に示すように、多孔性有機シロキサン膜２１ｂ及び有機シロキサン膜（上層絶縁膜）２２に電子線又は紫外線を照射する。これにより、多孔性有機シロキサン膜２１ｂは多孔性有機シロキサン膜２１ｃとなる。
電子線又は紫外線を照射する際に、多孔性有機シロキサン膜２１ｂ上には密度の高い有機シロキサン膜２２が形成されているため、有機シロキサン膜２２がキャップ膜として機能する。そのため、多孔性有機シロキサン膜２１ｂに含まれているポロジェン成分の離脱を、有機シロキサン膜２２によって抑制することができる。その結果、多孔性有機シロキサン膜２１ｂ中でのポロジェン成分の重合反応が促進される。具体的には、電子線又は紫外線を照射することで、ポロジェン成分どうしの重合反応や、ポロジェン成分と主骨格成分との重合反応が促進される。このように重合反応が促進されるため、その後のドライエッチング工程での多孔性有機シロキサン膜２１ｃの膜質の劣化を防止することができる。その結果、多孔性有機シロキサン膜２１ｃの吸湿性が増大するという問題を防止することができ、半導体装置の特性悪化を効果的に防止することができる。
本実施形態では、図７に示したような電子線照射装置を用い、ウェハ加熱温度を４００℃程度に設定して、多孔性有機シロキサン膜２１ｂ及び有機シロキサン膜２２に電子線を照射している。なお、ウェハ加熱温度は３００℃以上であることが好ましい。
図９は、図４の電子線照射後のポロジェン成分の残存量を示すための図である。具体的には、電子線照射後の多孔性有機シロキサン膜のＦＴ−ＩＲスペクトルを示した図である。本実施形態では有機シロキサン膜２２が形成されているが、比較例では有機シロキサン膜２２は形成されていない。図９に示すように、本実施形態では、電子線照射後に、ポロジェンに起因する波数（wave number）２８００〜３２００ｃｍ-1付近のピーク面積の減少がほとんどない。多孔性有機シロキサン膜２１ｂからのポロジェン成分の離脱を、有機シロキサン膜２２によって効果的に抑制しているためである。
なお、図４の工程で電子線又は紫外線を照射した後、有機シロキサン膜２２の膜密度が多孔性有機シロキサン膜２１ｃの膜密度よりも高いことが望ましい。具体的には、図４の工程の後、有機シロキサン膜２２の膜密度が１．２ｇ／ｃｍ3以上であることが好ましい。また、図４の工程の後、多孔性有機シロキサン膜２１ｃの比誘電率は２．５０以下であることが好ましい。
次に、図５に示すように、拡散防止膜１４、多孔性有機シロキサン膜２１ｃ及び有機シロキサン膜２２をドライエッチングによって加工し、ヴィアホール及び配線溝を形成する。すでに述べた理由により、本ドライエッチング工程での多孔性有機シロキサン膜２１ｃの膜質の劣化は防止される。続いて、ヴィアホール及び配線溝を銅で埋め、ヴィアプラグ２４及び銅配線２５を形成する。さらに、有機シロキサン膜２２及び銅配線２５上に、拡散防止膜２６としてＳｉＣ膜を形成する。
このようにして得られた半導体装置を評価したところ、ヴィアプラグ２４の抵抗上昇や、ストレスマイグレーションによる電気特性の劣化は見られなかった。上述した方法を用いることで、良質の多孔性有機シロキサン膜２１ｃが形成されるためである。
以上のように、本実施形態では、図４の工程で電子線又は紫外線を照射する際に、有機シロキサン膜２２がキャップ膜として機能する。そのため、多孔性有機シロキサン膜２１ｂからのポロジェン成分の離脱を抑制することができ、多孔性有機シロキサン膜２１ｂ中でのポロジェン成分の重合反応が促進される。その結果、ドライエッチング工程等での多孔性有機シロキサン膜２１ｃの膜質の劣化を効果的に防止することができる。また、多孔性有機シロキサン膜２１ｃ中には多数の空孔が存在するため、多孔性有機シロキサン膜２１ｃの低誘電率性は維持することができる。したがって、本実施形態によれば、良質の多孔性有機シロキサン膜２１ｃを得ることができ、信頼性及び特性に優れた半導体装置を形成することが可能である。
なお、上述した実施形態では、ＰＥ−ＣＶＤ法によって有機シロキサン膜２１ａ及び有機シロキサン膜２２を形成したが、塗布法によって有機シロキサン膜２１ａ及び有機シロキサン膜２２を形成してもよい。例えば、塗布法によって有機シロキサン膜２１ａを形成する場合には、シリコン、酸素及び炭素を主成分とする主骨格成分形成用ポリマーと、炭素を主成分とするポロジェン成分形成用ポリマーとを含有した溶液を塗布すればよい。また、炭素を主成分とするポロジェン成分を置換基として有する主骨格成分形成用ポリマー（シリコン、酸素及び炭素を主成分とする主骨格成分形成用ポリマー）を含有した溶液を塗布するようにしてもよい。このように、塗布法によって有機シロキサン膜２１ａ及び有機シロキサン膜２２を形成した場合にも、上述した実施形態の効果と同様の効果を得ることが可能である。
また、上述した実施形態では、多孔性有機シロキサン膜２１ｂ上に形成する上層絶縁膜２２として、多孔性有機シロキサン膜２１ｂとは膜密度が異なる有機シロキサン膜を形成したが、上層絶縁膜２２として、多孔性有機シロキサン膜２１ｂとは膜組成が異なる絶縁膜を用いてもよい。例えば、上層絶縁膜２２として、無機シロキサン膜、ＳｉＣＨ膜、ＳｉＣＮＨ膜、或いはポリアリーレン膜を用いることが可能である。この場合にも、上層絶縁膜２２がキャップ膜として機能するため、多孔性有機シロキサン膜２１ｂからのポロジェン成分の離脱を防止することができ、上述した実施形態の効果と同様の効果を得ることが可能である。
また、上述した実施形態において、図２の工程で多孔性有機シロキサン膜２１ｂを形成した後、多孔性有機シロキサン膜２１ｂ中にポロジェン成分を導入するようにしてもよい。例えば、多孔性有機シロキサン膜２１ｂの表面を、ポロジェン成分を含有したガス雰囲気に晒し、ガス雰囲気から多孔性有機シロキサン膜２１ｂ中にポロジェン成分を導入する。或いは、多孔性有機シロキサン膜２１ｂの表面に、ポロジェン成分を含有した溶液を塗布し、この溶液から多孔性有機シロキサン膜２１ｂ中にポロジェン成分を導入するようにしてもよい。
また、多孔性有機シロキサン膜２１ｂ中にポロジェン成分を導入する場合には、以下のような製造方法を適用することもできる。上述した実施形態では、図２の工程で多孔性有機シロキサン膜２１ｂを形成する際に、有機シロキサン膜２１ａ中のポロジェン成分の一部を除去するようにしたが、図２の工程で多孔性有機シロキサン膜２１ｂを形成する際に、有機シロキサン膜２１ａ中のポロジェン成分のほぼ全てを除去し、その後、多孔性有機シロキサン膜２１ｂ中にポロジェン成分を導入してもよい。
すなわち、多孔性有機シロキサン膜２１ｂ中にポロジェン成分を導入する方法を用いる場合には、少なくとも主骨格成分を有する予備的な多孔性有機シロキサン膜にポロジェン成分を導入すればよく、予備的な多孔性有機シロキサン膜にはポロジェン成分が含有されていてもよいし含有されていなくてもよい。このように、多孔性有機シロキサン膜２１ｂ中にポロジェン成分を導入する方法を用いた場合にも、上述した実施形態の効果と同様の効果を得ることが可能である。
また、上述した実施形態の方法は、図１０に示すような配線構造の形成に適用することも可能である。図１０に示した構造では、拡散防止膜１４、多孔性有機シロキサン膜２１ｃ及び有機シロキサン膜２２に設けられたヴィアホール内にヴィアプラグ２４が形成され、有機絶縁膜２８に設けられた配線溝内に銅配線２５が形成されている。銅配線２５及び有機絶縁膜２８上には、拡散防止膜２９としてＳｉＣ膜が形成されている。本構造では、ポロジェン成分の重合反応を促進させるための電子線又は紫外線照射を、有機シロキサン膜２２の形成後且つ有機絶縁膜２８の形成前に行ってもよいが、有機絶縁膜２８を形成した後に電子線又は紫外線照射を行ってもよい。このように、有機絶縁膜２８を形成した後に電子線又は紫外線を照射した場合にも、上述した実施形態で述べた効果と同様の効果を得ることが可能である。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 有機シロキサン膜の形成に用いる反応装置の構成を模式的に示した図である。 多孔性有機シロキサン膜の形成に用いる電子線照射装置の構成を模式的に示した図である。 ポロジェン成分の残存量を示すための図である。 ポロジェン成分の残存量を示すための図である。 本発明の実施形態の変更例に係る半導体装置の構成を模式的に示した断面図である。
符号の説明
１１…下地領域 １２…層間絶縁膜
１３…銅配線 １４…拡散防止膜
２１ａ…有機シロキサン膜 ２１ｂ、２１ｃ…多孔性有機シロキサン膜
２２…有機シロキサン膜（上層絶縁膜）
２４…ヴィアプラグ ２５…銅配線 ２６…拡散防止膜
２８…有機絶縁膜 ２９…拡散防止膜
１１０…ウェハ １１１…チャンバ
１１２…下部電極 １１３…上部電極
１２０…ウェハ １２１…チャンバ
１２２…ウェハステージ １２３…電子線発生部

Claims (5)

  1. 半導体基板上に、炭素を主成分とするポロジェン成分を有する多孔性有機シロキサン膜を形成する工程と、
    前記多孔性有機シロキサン膜上に、前記多孔性有機シロキサン膜とは膜密度又は膜組成が異なる上層絶縁膜を形成する工程と、
    前記多孔性有機シロキサン膜及び前記上層絶縁膜に電子線又は紫外線を照射して、前記多孔性有機シロキサン膜中のポロジェン成分の重合反応を促進させる工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記多孔性有機シロキサン膜を形成する工程は、
    シリコン、酸素及び炭素を主成分とする主骨格成分と、炭素を主成分とするポロジェン成分とを有する有機シロキサン膜を形成する工程と、
    前記有機シロキサン膜に電子線又は紫外線を照射して、前記ポロジェン成分の一部を除去する工程と、
    を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記多孔性有機シロキサン膜を形成する工程は、
    シリコン、酸素及び炭素を主成分とする主骨格成分を有する予備的な多孔性有機シロキサン膜を形成する工程と、
    前記予備的な多孔性有機シロキサン膜中に炭素を主成分とするポロジェン成分を導入する工程と、
    を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記上層絶縁膜は、前記電子線又は紫外線を照射した後の膜密度が１．２ｇ／ｃｍ3以上の有機シロキサン膜からなる
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記上層絶縁膜は、無機シロキサン膜、ＳｉＣＨ膜、ＳｉＣＮＨ膜、又はポリアリーレン膜からなる
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
JP2007016778A 2007-01-26 2007-01-26 半導体装置の製造方法 Active JP5142538B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007016778A JP5142538B2 (ja) 2007-01-26 2007-01-26 半導体装置の製造方法
TW097102948A TWI375272B (en) 2007-01-26 2008-01-25 Manufacturing method of semiconductor device
US12/020,353 US7569498B2 (en) 2007-01-26 2008-01-25 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007016778A JP5142538B2 (ja) 2007-01-26 2007-01-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008186849A true JP2008186849A (ja) 2008-08-14
JP5142538B2 JP5142538B2 (ja) 2013-02-13

Family

ID=39686216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007016778A Active JP5142538B2 (ja) 2007-01-26 2007-01-26 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7569498B2 (ja)
JP (1) JP5142538B2 (ja)
TW (1) TWI375272B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171081A (ja) * 2009-01-20 2010-08-05 Toshiba Corp 半導体装置及びその製造方法
JP2017534173A (ja) * 2014-10-15 2017-11-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマ損傷保護のための多層誘電体スタック

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3068561B1 (en) 2013-11-11 2019-08-14 United Technologies Corporation Refractory metal core finishing technique
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004274052A (ja) * 2003-03-04 2004-09-30 Air Products & Chemicals Inc Ｕｖ照射による高密度及び多孔質有機ケイ酸塩材料の機械的強化
JP2006190962A (ja) * 2004-12-09 2006-07-20 Fujitsu Ltd 半導体装置の製造方法
JP2006237349A (ja) * 2005-02-25 2006-09-07 Toshiba Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004509468A (ja) 2000-09-13 2004-03-25 シップレーカンパニー　エル　エル　シー 電子デバイスの製造
TW550642B (en) 2001-06-12 2003-09-01 Toshiba Corp Semiconductor device with multi-layer interconnect and method fabricating the same
JP2004274020A (ja) 2002-09-24 2004-09-30 Rohm & Haas Electronic Materials Llc 電子デバイス製造
US7208389B1 (en) * 2003-03-31 2007-04-24 Novellus Systems, Inc. Method of porogen removal from porous low-k films using UV radiation
US20040197474A1 (en) 2003-04-01 2004-10-07 Vrtis Raymond Nicholas Method for enhancing deposition rate of chemical vapor deposition films
JP4257252B2 (ja) 2004-04-01 2009-04-22 株式会社東芝 半導体装置の製造方法
US7332445B2 (en) 2004-09-28 2008-02-19 Air Products And Chemicals, Inc. Porous low dielectric constant compositions and methods for making and using same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004274052A (ja) * 2003-03-04 2004-09-30 Air Products & Chemicals Inc Ｕｖ照射による高密度及び多孔質有機ケイ酸塩材料の機械的強化
JP2006190962A (ja) * 2004-12-09 2006-07-20 Fujitsu Ltd 半導体装置の製造方法
JP2006237349A (ja) * 2005-02-25 2006-09-07 Toshiba Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171081A (ja) * 2009-01-20 2010-08-05 Toshiba Corp 半導体装置及びその製造方法
JP2017534173A (ja) * 2014-10-15 2017-11-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマ損傷保護のための多層誘電体スタック

Also Published As

Publication number Publication date
TWI375272B (en) 2012-10-21
US20080194117A1 (en) 2008-08-14
TW200901319A (en) 2009-01-01
US7569498B2 (en) 2009-08-04
JP5142538B2 (ja) 2013-02-13

Similar Documents

Publication Publication Date Title
JP4667165B2 (ja) 半導体装置の製造方法
TWI339417B (en) Method of improving interlayer adhesion
US9029272B1 (en) Method for treating SiOCH film with hydrogen plasma
JP4723565B2 (ja) 低誘電率ナノ細孔性膜の多段階硬化
US7485582B2 (en) Hardmask for improved reliability of silicon based dielectrics
US6358804B2 (en) Semiconductor device and method for the fabrication thereof
KR100954258B1 (ko) 실리콘 및 유기 전구체를 이용하여 ｐｅｃｖｄ 공정에서의가스상 반응을 감소시켜 결함이 없는 초기 층을 증착하는방법
JP5065054B2 (ja) 制御された二軸応力を有する超低誘電率膜および該作製方法
JP2008010877A (ja) 還元性雰囲気下における絶縁膜の硬化
JP2007036291A (ja) 低誘電率材料、その製造方法、およびそれを含む相互接続構造、電子デバイス
JP2010093235A (ja) 半導体装置および半導体装置の製造方法
JP2008527757A5 (ja)
JP5142538B2 (ja) 半導体装置の製造方法
US20040266216A1 (en) Method for improving uniformity in deposited low k dielectric material
JP2010153824A (ja) 多孔質絶縁膜の製造方法、半導体装置の製造方法、及び半導体装置
JP3486155B2 (ja) 層間絶縁膜の形成方法
CN110776639B (zh) 用于形成热稳定有机硅聚合物膜的方法
JP2009289996A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091208

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5142538

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350