JP5065054B2 - 制御された二軸応力を有する超低誘電率膜および該作製方法 - Google Patents

制御された二軸応力を有する超低誘電率膜および該作製方法 Download PDF

Info

Publication number
JP5065054B2
JP5065054B2 JP2007557020A JP2007557020A JP5065054B2 JP 5065054 B2 JP5065054 B2 JP 5065054B2 JP 2007557020 A JP2007557020 A JP 2007557020A JP 2007557020 A JP2007557020 A JP 2007557020A JP 5065054 B2 JP5065054 B2 JP 5065054B2
Authority
JP
Japan
Prior art keywords
film
low
dielectric
ppm
ultra
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007557020A
Other languages
English (en)
Other versions
JP2008527757A5 (ja
JP2008527757A (ja
Inventor
ディミトラコプロス、ディミトリオス、クリストス
ゲイツ、マコネル、ステファン
グリル、アルフレッド
レイン、ウェイン、マイケル
リニガー、ジェラルド、エリック
リウ、フー、シャオ
クエン、バン、ソン
ノイメイヤー、アン、デボラー
ショウ、マッカロール、トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2008527757A publication Critical patent/JP2008527757A/ja
Publication of JP2008527757A5 publication Critical patent/JP2008527757A5/ja
Application granted granted Critical
Publication of JP5065054B2 publication Critical patent/JP5065054B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/249969—Of silicon-containing material [e.g., glass, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249978—Voids specified as micro
    • Y10T428/249979—Specified thickness of void-containing component [absolute or relative] or numerical cell dimension

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、一般に、低誘電率または超低誘電率（低ｋまたは超低ｋ）を有する誘電体層中の二軸応力のレベルを制御するための方法と、そのような誘電体層の作製を可能にするツール設計と、そのような誘電体層を含む電子デバイスとに関する。より詳しくは、本発明は、超大規模集積回路（「ＵＬＳＩ」）後工程（ＢＥＯＬ）配線構造体中のレベル内誘電体またはレベル間誘電体として用いる低応力超低ｋ膜を作製するための方法と、そのような方法によって形成した電子構造体とに関する。
ＵＬＳＩ回路中で用いられる電子デバイスの近年の絶え間ない微細化の結果、後工程金属（メタライゼーション）の抵抗が増加した。配線のキャパシタンスは、層内誘電体と層間誘電体とによって増加する。この複合効果によって、ＵＬＳＩ電子デバイス中の信号遅延が増加する。将来のＵＬＳＩ回路のスイッチング性能を改善するために、キャパシタンスを減らす低誘電率（ｋ）絶縁体、特に、シリコン酸化物より著しく低いｋを有する絶縁体が必要である。ＵＬＳＩデバイス中での利用の検討の対象となった低ｋ誘電体材料（すなわち低ｋ誘電体）には、メチルシロキサン、メチルシルセスキオキサンおよびその他の有機および無機重合体など、Ｓｉ、Ｃ、ＯおよびＨの元素を含む材料が含まれる。そのような材料は、スピン・コーティング法またはプラズマ促進化学的気相堆積法（ＰＥＣＶＤ）によって堆積することができる。
これらの材料を後工程相互接続配線構造体中に集積化するときに遭遇する問題の一つは、特に高湿度環境中で亀裂（クラック）が発生しやすいことである。亀裂発生の推進力は、低ｋ誘電体層中に存在する二軸応力の二乗に比例する。二軸応力を減らすことは、低ｋ誘電体層中の亀裂発生をできるだけ少なくするために非常に重要である。
低ｋ誘電体材料および超低ｋ誘電体材料に関する長年の研究にもかかわらず、低ｋ誘電体層および超低ｋ誘電体層中の二軸応力を制御し、減らすための方法を開発することと、室温とそのような層からなる目的のデバイスの動作温度とで、低く、制御可能な二軸応力を有する低ｋ誘電体層および超低ｋ誘電体層を作製するためのツールを設計することと、が常に要求されている。
本発明は、低ｋ誘電体層および超低ｋ誘電体層中の二軸応力を制御し、低下させるための方法と、室温と電子デバイスなど目的の構造体の動作温度とで低く、制御可能な二軸応力を有する低ｋ誘電体層および超低ｋ誘電体層を作製するためのツールの設計と、低く、制御可能な二軸応力を有する低ｋ誘電体層および超低ｋ誘電体層を用いて設計され、作製されたチップ上の相互接続配線体などの構造体と、を提供する。
本発明は、さらに、半導体チップまたは電子デバイスの後工程（ＢＥＯＬ）配線構造体中のレベル内誘電体またはレベル間誘電体として絶縁材料の層を組み込む電子構造体を提供する。電子構造体の少なくとも２つの絶縁材料層は、本発明に記載の方法を用いて応力を制御した超低ｋ材料を含む。
さらに、本発明は、後工程（ＢＥＯＬ）配線構造体中のレベル内誘電体またはレベル間誘電体として、本発明に記載の方法を用いて応力を制御した本発明の超低ｋ材料の層を含み、反応性イオン・エッチング（「ＲＩＥ」）停止層、化学機械的研磨停止層または拡散障壁として機能する少なくとも１つの誘電体キャップ層をさらに含む、電子構造体を提供する。
本発明によれば、本発明に記載の方法を用いて応力を制御し、Ｓｉ、Ｃ、ＯおよびＨ原子ならびに原子レベルのナノ多孔体を含む共有結合によるランダム三次元ネットワークまたはマトリックス（Ｍａｔｒｉｘ）を有する熱的に安定な誘電体層を作製するための方法を提供する。
第１の実施態様では、誘電体材料は、制御された二軸応力を有し、基本的にＳｉ、Ｃ、ＯおよびＨからなる共有結合によるランダム三次元ネットワークまたはマトリックスを有する。
本発明は、さらに、後工程（ＢＥＯＬ）配線構造体中で用いるレベル内誘電体またはレベル間誘電体として絶縁材料層を有する電子構造体（すなわち基板）を提供する。絶縁材料は、本発明に記載の方法を用いて応力を制御した本発明の超低ｋ膜であるとよい。
第２の実施態様では、プラズマ促進化学的気相堆積法（「ＰＥＣＶＤ」）反応器を準備する工程と、電子構造体（すなわち基板）を反応器中に置く工程と、Ｓｉ、Ｃ、ＯおよびＨの原子を含む第１のシリコン含有前駆体ガスを反応器中に流す工程と、Ｃ、Ｈおよび任意選択としてＯ、ＦおよびＮの原子を含む第２の有機物含有前駆体混合ガスを反応器の中に流す工程と、超低ｋ膜を基板の上に堆積する工程と、基板を酸化性雰囲気（例えば１００ｐｐｍ、好ましくは１０ｐｐｍより多い濃度の酸素を含む雰囲気）に暴露するか、またはウエハを次のプロセス工程（例えば硬化）の領域へ移動する前に、基板を酸化性雰囲気（例えば、１００ｐｐｍ、好ましくは１０ｐｐｍより多い濃度の酸素を含む雰囲気）に暴露することなく、基板を室温へ冷却する工程と、任意選択として、１つまたは２つ以上の工程において、堆積後の膜を非酸化性雰囲気（例えば、１００ｐｐｍ、好ましくは１０ｐｐｍより多い濃度の酸素を含む雰囲気）の中で硬化する工程と、を含む熱的に安定な超低ｋ膜を作製するための方法を提供する。
第３の実施態様では、Ｓｉ、Ｃ、ＯおよびＨの原子を含む材料を含む溶液をスピン・コーティングすることによって超低ｋ膜を基板の上に堆積する工程と、任意選択として、１つまたは２つ以上の工程において、堆積後の膜を、非酸化性雰囲気（例えば、１０ｐｐｍより少ない濃度の酸素を含む雰囲気）中で硬化する工程とを含む、熱的に安定な超低ｋ膜を作製するための方法を提供する。
硬化する、と言う場合、本発明の堆積膜を、非酸化性雰囲気（例えば、１０ｐｐｍ未満の濃度の酸素を含む雰囲気）中、約３００℃以上の温度で少なくとも約０．２５時間熱処理してもよいものとする。あるいは、本発明の堆積膜を、非酸化性雰囲気（例えば約１０ｐｐｍ未満の濃度の酸素を含む雰囲気）中で紫外線（ＵＶ）放射、電子線（ＥＢ）またはレーザで処理してもよい。
熱処理工程は、さらに、約３００℃以下の温度で第１の時間、次に約３８０℃以上の温度で第２の時間実行してもよい。第２の時間は第１の時間より長い。第２の時間は、第１の時間の約１０倍であるとよい。任意選択として、ＵＶ放射または電子線へ曝露して、熱処理後の膜を処理してもよい。上記に記載した工程は、すべて非酸化性雰囲気（例えば、約１０ｐｐｍ未満の濃度の酸素を含む雰囲気）中で実行する。
第４の実施態様では、本発明の方法は、さらに、無酸素環境中で実行される１回または２回以上のアニール工程を含んでもよい。本明細書で用いる言葉「無酸素環境」は、誘電体膜を処理するための環境を意味する。前記環境はＮ２、Ａｒ、Ｈｅ、Ｘｅ、またはそれらの混合物などの不活性ガスを含み、１０ｐｐｍ未満の濃度のＯ２を含むガスである。
第５の実施態様では、本発明の方法は、さらに、Ｏ２が１０ｐｐｍ未満の無酸素環境中でＵＶ放射または電子線で膜を処理する工程を含んでもよい。
第６の実施態様では、本発明の方法は、代替としてまたは追加として、マイクロ波またはＲＦ電力をウエハに照射する工程を含んでもよい。この工程は、Ｏ２が１０ｐｐｍ未満の無酸素環境中で実行する。
第７の実施態様では、本発明は、予備プロセス加工済みの半導体基板を含み、後工程（ＢＥＯＬ）相互接続配線構造体中のレベル内誘電体またはレベル間誘電体として、本発明に記載の方法を用いて応力を制御した絶縁材料の層を有する電子構造体を目的とする。電子構造体は、第１の絶縁材料層中に埋め込まれた第１の金属領域と、Ｓｉ、Ｃ、ＯおよびＨならびに複数のナノメートル・サイズの細孔（ｐｏｒｅ）とを含み、約２．８以下の誘電率を有する本発明の超低ｋ誘電体である第２の絶縁材料層中に埋め込まれた第１の導体領域とを有する。第２の絶縁材料層は第１の絶縁材料層と密接に接触し、第１の導体領域は第１の金属領域と電気的に連通し、第２の導体領域は第１の導体領域と電気的に連通し、本発明の超低ｋ誘電体を含む第３の絶縁材料層中に埋め込まれ、第３の絶縁材料層は第２の絶縁材料層と密接に接触している。電子構造体は、さらに、第２の絶縁材料層と第３の絶縁材料層との間に配置された第１の誘電体キャップ層を含んでもよい。電子構造体は、さらに、第２の絶縁材料層と第３の絶縁材料層との間に第２の誘電体キャップ層、第３の絶縁材料層の上に第３の誘電体キャップ層を含んでもよい。
第１の誘電体キャップ材料は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、シリコンカーボン窒化物（ＳｉＣＮ）、シリコンカーボン酸窒化物（ＳｉＣＯＮ）、耐熱金属シリコン窒化物（耐熱金属は、Ｔａ、Ｚｒ、ＨｆおよびＷからなる群から選ぶ）、シリコン炭化物、炭素をドーピングした酸化物またはＳｉＣＯＨおよび以上のものの水素化化合物から選ぶとよい。第２の誘電体キャップ層および第３の誘電体キャップ層は、同じ誘電体材料の群から選ぶとよい。第１の絶縁材料層は、シリコン酸化物またはシリコン窒化物、あるいはリン・シリケートガラス（「ＰＳＧ」）またはボロン・リン・シリケートガラス（「ＢＰＳＧ」）など、これらの材料のドーピングした変形でもよい。電子構造体は、さらに、第２の絶縁材料層および第３の絶縁材料層の少なくとも一つの上に堆積した誘電体材料の拡散障壁層を含んでもよい。電子構造体は、さらに、第２の絶縁材料層の上に誘電体を含んでもよい。この誘電体は、反応性イオン・エッチング（「ＲＩＥ」）ハード・マスクおよび研磨停止層として機能してもよく、誘電体ＲＩＥハード・マスクおよび研磨停止層の上に誘電体拡散障壁層があってもよい。
電子構造体は、さらに、第２の絶縁材料層の上に第１の誘電体ＲＩＥハード・マスク／研磨停止層、第１の誘電体研磨停止層の上に第２の誘電体ＲＩＥハード・マスク／拡散障壁層、第３の絶縁材料層の上に第２の誘電体ＲＩＥハード・マスク／研磨停止層、および第２の誘電体研磨停止層の上に第２の誘電体拡散障壁層を含んでもよい。電子構造体は、さらに、超低ｋ誘電体のレベル間誘電体と超低ｋ誘電体のレベル内誘電体との間に、上記で述べた同じ材料の誘電体キャップ層を含んでもよい。
上記の本発明の目的、特徴および利点を、以下の詳細な説明と添付の図面とによって明らかにする。
本発明は、超低ｋ（誘電率）、すなわち約２．８以下の誘電率を有し、後工程配線構造体中の集積化に適し、本発明に記載の手段を用いて二軸応力を制御した層を調製するための方法を提供する。本発明による超低誘電率（ｋ）膜は、Ｓｉ、Ｃ、ＯおよびＨの原子を含み、共有結合による三次元ネットワーク構造体と、２．８以下の誘電率と直径０．５ｎｍ乃至３０ｎｍの分子スケールの空洞を有する多孔体とを有する。この空洞は５％乃至４０％の体積を占める。二軸応力は４６ＭＰａ未満に制御される。より好ましくは、本発明の超低ｋ膜の誘電率は１．５から２．８、最も好ましくは、誘電率は１．８から２．２５である。
堆積プロセスでは、Ｓｉ、Ｃ、ＯおよびＨの原子を含む少なくとも第１の前駆体（液体、ガスまたは蒸気）と、ＨｅまたはＡｒなどの不活性キャリアとを反応器の中に供給する工程であって、好ましくは、反応器はＰＥＣＶＤ反応器である工程と、次に、ＳｉＣＯＨ誘電体材料を形成する際に有効な条件を利用して、前記第１の前駆体から誘導される膜を適当な基板の上に堆積する工程と、によってＳｉＣＯＨ誘電体材料を形成する。さらに、第１の前駆体をＯ２、ＣＯ２またはそれらの組み合わせなどの酸化剤と混合し、それによって、反応器中の反応体を安定化し、基板上に堆積する誘電体膜の均一性を改善する。誘電体膜の二軸応力は、堆積後の未硬化の膜の応力プラス５ＭＰａ以下であり、好ましくは４０ＭＰａ以下である。
第１の前駆体に加えて、Ｃ、Ｈ、および任意選択としてＯ、ＦおよびＮの原子を含む第２の前駆体（ガス、液体または蒸気）を用いてもよい。任意選択として、Ｇｅを含む第３の前駆体（ガス、液体またはガス）も用いてよい。
好ましくは、第１の前駆体は、１，３，５，７‐テトラメチルシクロテトラシロキサン（「ＴＭＣＴＳ」または「Ｃ４Ｈ１６Ｏ４Ｓｉ４」）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ジエトキシメチルシラン（ＤＥＭＳ）、ジメチルジメトキシシラン（ＤＭＤＭＯＳ）、ジエチルメトキシシラン（ＤＩＤＭＯＳ）および関連する環状および非環状シラン、シロキサンおよび類似化合物などのＳｉＣＯＨ成分を含む環構造を有する有機分子から選ばれる。
用いてもよい第２の前駆体は、炭化水素分子である。任意の炭化水素分子を用いてもよいが、好ましくは第２の前駆体は、環構造を有する、好ましくは分子中に２つ以上の環が存在するか、または環に結合した分枝鎖を有する炭化水素分子からなる群から選ばれる。特に有用なのは、縮合環（ｆｕｓｅｄ ｒｉｎｇ）を含み、縮合環の少なくとも１つがヘテロ原子、好ましくは酸素を含む化学種（ｓｐｅｃｉｅｓ）である。これらの化学種の中で、最も適しているのは、著しい環歪みを発生するサイズの環、すなわち３原子または４原子または７原子以上あるいはこれらの組合せの環を含むものである。特に魅力的なのは、シクロペンテンオキシド（「ＣＰＯ」または「Ｃ５Ｈ８Ｏ」）など、含酸素二環化合物として知られる種類の化合物の種類である。炭化水素環に結合した分岐形ターシャリーブチル（ｔ‐ブチル）およびイソプロピル（ｉ‐プロピル）基を含む分子も有用である。環は飽和であっても不飽和（Ｃ＝Ｃ二重結合を含む）であってもよい。第３の前駆体は、水素化ゲルマン（ｇｅｒｍａｎｅ）または原料Ｇｅを含む他の任意の反応体から形成してもよい。
本発明の方法は、さらに、約８５ｃｍ２と約７５０ｃｍ２との間の基板チャックの導電体面積と、約１ｃｍと約１２ｃｍとの間の基板と上部電極の間のギャップとを有する平行板反応器を準備する工程を含んでもよい。約０．４５ＭＨｚと約２００ＭＨｚとの間の周波数の高周波ＲＦ電力を電極の一つに印加する。任意選択として、別の低周波電力を電極の一つに印加してもよい。
堆積工程で用いる条件は、ＳｉＣＯＨ誘電体材料の所望の最終的な誘電率によって変化することがある。大まかに、約２．８以下の誘電率、４６ＭＰａ未満の引張り応力、約２から約１５ＧＰａの弾性モジュラス、約０．２から約２ＧＰａの硬度を有するＳｉ、Ｃ、Ｏ、Ｈの元素を含む安定な誘電体材料を準備するために用いる条件は、約３００℃と約４２５℃との間の基板温度設定、約０．１Ｗ／ｃｍ２と約１．５Ｗ／ｃｍ２との間の高周波ＲＦ電力密度設定、約１００ｍｇ／分と約５０００ｍｇ／分との間の第１の液状前駆体流速設定、任意選択として、約５０ｍｇ／分から約１０，０００ｍｇ／分の間の第２の液状前駆体流速設定、任意選択として、約２５ｍｇ／分から約４０００ｍｇ／分の間の第３の液状前駆体流速設定、任意選択として、約５０ｓｃｃｍから約５０００ｓｃｃｍの間のヘリウム（またはアルゴンあるいはこれらの両方）などの不活性キャリアガス流速設定、約１０００ｍＴｏｒｒ（１．３３×１０５パスカル）と約７０００ｍＴｏｒｒ（９．３３×１０５パスカル）との間の圧力の反応器圧力設定、約７５Ｗと約１０００Ｗとの間の高周波ＲＦ電力設定を含む。任意選択として、約３０Ｗと約４００Ｗとの間の超低周波数電力をプラズマに印加してもよい。基板チャックの導電面積がＸ倍に変化すると、基板チャックに印加されるＲＦ電力もＸ倍に変化する。
酸化剤を使用するとき、約１０ｓｃｃｍから約１０００ｓｃｃｍの間の流速で酸化剤をＰＥＣＶＤ反応器の中に流す。
上記のプロセスでは液状前駆体を用いるが、当分野では、有機シリコンガス前駆体（トリメチルシランなど）を堆積に用いてもよいことが知られている。
上記のプロセスの結果として得られる膜を、本明細書では「堆積後（ａｓ‐ｄｅｐｏｓｉｔｅｄ）の膜」と呼ぶ。
本発明の範囲内では、堆積後のＳｉＣＯＨ膜の熱、ＵＶ、ＥＢ、レーザまたはＲＦ処理の雰囲気は、Ｎ２、Ｈ２、Ａｒ、Ｈｅ、Ｘｅまたはその他の希ガスなどの不活性ガスまたは炭化水素ガスあるいはそれらの混合物を含む環境中とされ、０から１００ｐｐｍ、好ましくは１０ｐｐｍの範囲の濃度のＯ２を含む。
非酸化性（無酸素）環境は、硬化後のシリコンの酸素からのダングリングボンドなどの反応性部位を不動態化し、ＳｉＣＯＨおよび多孔質ＳｉＣＯＨ膜酸化を減らすために、好ましくは、二重結合基を有し、１００ｐｐｍ、好ましくは１０ｐｐｍ未満の酸素レベルを有する炭化水素雰囲気を含むとよい。二重結合基を有する炭化水素雰囲気は、エチレンまたは１，３‐ブタジエンを含むとよい。
詳しくは、任意選択として、膜を安定化させ、その特性（電気的、機械的、接着）を改善し、結果として最終的な最適の膜とするために、エネルギー源を用いて堆積後の膜を処理してもよい。適当なエネルギー源は、熱、化学、紫外（ＵＶ）光、深紫外（ＤＵＶ）光、電子線（ｅ‐ビーム）、マイクロ波およびプラズマを含む。上記エネルギー源の組み合わせを用いてもよい。本発明において使用されるエネルギー源は、堆積後の誘電体のＳｉ‐Ｏ結合ネットワークを変化させ、材料中の他の結合を変化させ、より多くのＳｉ‐Ｏ架橋を起こさせ、場合によっては、炭化水素相（ｐｈａｓｅ）を除去するために利用される。これらの変化のすべての結果として、より高い弾性モジュラス、より高い硬度、より低い二軸応力、または前記特性の組み合わせが得られる。他のすべてのパラメータが同じなら、より高い弾性モジュラスまたはより低い応力のどちらかもしくはこれらの両方の結果、水分存在下で測定して、より低い亀裂伝播速度が得られる。従って、より高い弾性モジュラスとより低い応力との組み合わせは、エネルギー処理の好ましい結果である。
熱エネルギー源は、例えば、堆積後の誘電体材料を約３００℃から約５００℃の温度に加熱することができる加熱素子またはランプなど、任意のエネルギー源を含む。より好ましくは、熱エネルギー源は、堆積後の誘電体材料を約３５０℃から約４３０℃の温度に加熱することができる。この熱処理プロセスは、さまざまな時間実行することができ、約１分から約３００分の時間が典型的である。熱処理工程は、典型的には、ＨｅおよびＡｒなど、不活性ガスの存在下で実行される。熱処理工程は、アニール工程と呼んでもよく、急速熱アニール、ファーネス・アニール、レーザ・アニールまたはスパイク・アニール条件を使用する。
ＵＶ光処理工程は、ウエハ温度を２５℃から５００℃に維持しながら、約５００ｎｍから約１５０ｎｍの波長を有する光を発生することができる光源を利用して基板を照射するために実行され、３００℃から４５０℃の温度が好ましい。３７０ｎｍより大きな波長を有する放射は、Ｓｉ‐ＣＨ３およびＳｉ−Ｈなどの重要な結合を解離させるかまたは活性化させるのにエネルギーが不十分であり、そのため１５０から３７０ｎｍの範囲の波長が好ましい範囲である。本発明者らは、文献データと堆積後の膜で測定した吸光度スペクトルとを用いて、１７０ｎｍより小さな波長を有する放射エネルギーはＳｉＣＯＨ膜を劣化させることがあるので好ましくないこことを見いだした。さらに、３１０から３７０ｎｍの範囲の波長を有する放射エネルギーは、３１０から３７０ｎｍの範囲の波長の光子あたりのエネルギーが比較的低いため、１５０から３１０ｎｍの範囲の波長を有する放射エネルギーより有用性が低い。１５０から３１０ｎｍの波長範囲内で、最適波長は、堆積後の膜の吸光度スペクトルと重なり、任意選択として、膜の特性（疎水性など）の劣化が最も少なくなるように、ＳｉＣＯＨの特性を変えるための最も効果的なＵＶスペクトルの領域を選んでもよい。
電子線処理工程は、ウエハ温度を２５℃から５００℃の範囲に維持しながら、０．５から２５ｋｅＶのエネルギーと０．１から１００マイクロアンペア／ｃｍ２（好ましくは１から５マイクロアンペア／ｃｍ２）の電流密度とを有する一様な電子流束をウエハの表面の上に発生させる能力のある電子線源を利用して実行され、３００℃から４５０℃の範囲の温度が好ましい。電子線処理工程で用いられる好ましい電子の照射量は、５０から５００マイクロクーロン／ｃｍ２の範囲内であり、１００から３００マイクロクーロン／ｃｍ２（すなわちμＣ／ｃｍ２）の電子の照射量がもっとも好ましい。
さらに集積化プロセス処理を施す前に、堆積後の膜を安定化する。安定化した膜は、堆積後の膜の中の蒸気成分を追い出した膜である。安定化プロセスは、ファーネス・アニール工程において、約３００℃から約４３０℃で約０．５時間から約４時間実行するとよい。安定化プロセスは、急速熱アニールプロセスにおいて、約３００℃より高い温度で実行してもよい。安定化プロセスは、３００℃より高い温度でＵＶまたは電子線チャンバ中で実行してもよい。本発明によって得られる膜の誘電率は、約２．８より低い。非酸化性雰囲気、すなわち１０ｐｐｍ未満のＯ２中で本発明によって得た膜の熱安定性範囲は、室温以下から少なくとも約４３０℃の温度である。熱安定性を有する膜は、室温以下から約４３０℃までの温度で組成も特性も変化しない膜である。
本発明によって形成される電子デバイスのいくつかの断面図を図１〜４に示す。図１〜４に示したデバイスは、本発明による例として示したにすぎず、本発明によって無数の他のデバイスも形成することができる点に注意すべきである。
図１は、シリコン基板またはシリコン含有基板３２の上に構築した電子デバイス３０の断面図を示す。シリコン基板またはシリコン含有基板３２の上に絶縁材料層３４を形成し、第１の金属領域３６を絶縁材料層３４の中に埋め込む。第１の金属領域３６に化学機械的研摩（「ＣＭＰ」）プロセスを実行した後、第１の絶縁材料層３４と第１の金属領域３６との上に超低ｋ膜３８などの膜を堆積する。任意選択として、層３４と層３８との間に別の誘電体キャップ層（図に示していない）を追加してもよい。第１の絶縁材料層３４は、シリコン酸化物、シリコン窒化物、これらの材料をドーピングした変形、または他の任意の適当な絶縁材料で適宜形成するとよい。フォトリソグラフィー・プロセスによって超低ｋ膜３８をパターン形成し、そこに導体層４０を形成する。第１の導体層４０にＣＭＰプロセスを実行した後、プラズマ促進化学的気相堆積法（「ＰＥＣＶＤ」）プロセスによって、第２の超低ｋ膜層４４を第１の超低ｋ膜３８と第１の導体層４０との上に堆積する。導体層４０は、金属導電材料で形成しても非金属導電材料で形成してもよい。例えば、アルミニウムまたは銅の金属導電材料、あるいは窒化物またはポリシリコンなどの非金属材料を利用してもよい。第１の導体４０は、第１の金属領域３６と電気的に連通している。
第２の超低ｋ膜層４４にフォトリソグラフィー・プロセスを実行した後、第２の導体領域５０を形成し、続いて、第２の導体材料の堆積プロセスを行う。第２の導体５０も、第１の導体層４０を形成する際に用いたものと同様な金属材料または非金属材料で形成するとよい。第２の導体領域５０を、第１の導体領域４０と電気的に連通させ、第２の超低ｋ絶縁体層４４の中に埋め込む。超低ｋ膜の第２の層４４を、絶縁材料の第１の層３８と緊密に接触させる。この特定の例では、絶縁材料の第１の層３８は、本発明による超低ｋ材料であり、レベル内誘電体材料として働くが、第２の絶縁材料層、すなわち超低ｋ膜４４は、レベル内誘電体とレベル間誘電体との両方として働く。超低ｋ膜の低い誘電率によって、第１の絶縁層３８と第２の絶縁層４４とで非常に優れた絶縁特性を実現することができる。
図２は、本発明による電子デバイス６０の断面図を示す。この断面図は、図１に示した電子デバイス３０の断面図と同様であるが、第１の絶縁材料層３８と第２の絶縁材料層４４との間に堆積した別の誘電体キャップ層６２を有する。誘電体キャップ層６２は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、シリコン炭化物、シリコン炭窒化物（ＳｉＣＮ）、シリコン炭酸化物（ＳｉＣＯ）、改質超低ｋおよび以上のものの水素化化合物ならびに耐熱金属シリコン窒化物などの材料で適切に形成するとよい。耐熱金属は、Ｔａ、Ｚｒ、ＨｆおよびＷからなる群から選ばれる。さらに、誘電体キャップ層６２は、第１の導体層４０の第２の絶縁材料層４４またはそれより下にある層、特に層３４および３２への拡散を防ぐための拡散障壁層として機能する。
図３は、本発明による電子デバイス７０の別の代替実施態様の断面図を示す。電子デバイス７０では、ＲＩＥマスクおよびＣＭＰ（化学機械的研磨）研磨停止層として働く２つの別の誘電体キャップ層７２および７４を用いる。第１の絶縁材料層３８の上に第１の誘電体キャップ層７２を堆積する。誘電体層７２の機能は、第１の導体層４０を平坦化する際に利用されるＣＭＰプロセスの終点を準備することである。層７２は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、シリコン炭化物、シリコン炭酸化物（ＳｉＣＯ）、シリコン炭窒化物（ＳｉＣＮ）、改質超低ｋおよびそれらの水素化化合物ならびに耐熱金属シリコン窒化物などの適当な誘電体材料で堆積するとよい。耐熱金属は、Ｔａ、Ｚｒ、ＨｆおよびＷからなる群から選ばれる。誘電体層７２の上面は、第１の導体層４０と同じレベルにある。同じ目的で、第２の絶縁材料層４４の上に第２の誘電体層７４を追加してもよい。
図４は、本発明による電子デバイス８０のさらに別の代替実施態様の断面図を示す。この代替実施態様では、別の誘電体層８２を堆積し、従って、第２の絶縁材料層４４を二つの別々の層８４と８６とに分割する。従って、図３に示したレベル内およびレベル間誘電体層４４を、層間誘電体層８４とレベル内誘電体層８６とに分割する。相互接続部９２と相互接続部９４との間には、誘電体８２とレベル内誘電体層８６との界面と同一平面（共面）の境界があってもよい。さらに、上部誘電体層７４の上に別の拡散障壁層９６を堆積する。電子デバイス８０のこの代替実施態様によって提供される別の利点は、誘電体層８２がＲＩＥエッチング停止層として働き、非常に優れた相互接続部９４の深さ制御、ひいては、非常に優れた導体抵抗の制御を提供する点である。
本発明による超低ｋ誘電体膜の作製法を例示し、同時に、本発明による超低ｋ誘電体膜の作製法から得ることができる利点を実証するために、以下の実施例を提示する。
本実施例では、２種類のＳｉＣＯＨ膜をＳｉウエハの上に堆積した。第１の種類のＳｉＣＯＨ膜は、ＰＥＣＶＤによって堆積した超低ｋ誘電体膜であり、堆積後の状態では、前駆体ジエトキシメチルシラン（ＤＥＭＳ）と、エネルギー源によって後で除去して膜を安定化し、膜の特性（電気的、機械的、接着）を改善し、その結果、最終的な最適の膜にすることができる有機相とによるマトリックスを含んだ。適当なエネルギー源は、熱、化学、紫外（ＵＶ）光、深紫外（ＤＵＶ）光、ＥＢ、ＲＦ、マイクロ波およびプラズマを含む。本発明では、上記のエネルギー源の組み合わせを用いてもよい。本発明の範囲内では、熱、ＵＶ光、ＤＵＶ光、ＥＢ、レーザまたはＲＦ（高周波）処理のための雰囲気は、Ｎ２、Ｈ２、Ａｒ、Ｈｅ、Ｘｅまたはその他の希ガスなどの不活性ガスまたは炭化水素ガスあるいはそれらの混合物を含み、０から１０ｐｐｍの範囲の濃度のＯ２を含む環境とする。
第２の種類のＳｉＣＯＨ膜は、溶液からのスピン・コーティングによってＳｉ基板上に堆積したメチルシルセスキオキサン（ＭＳＱ）と水素シルセスキオキサン（ＨＳＱ）との混合物による膜であった。この膜をエネルギー源によって処理して膜を安定化し、膜の特性（電気的、機械的、接着）を改善し、その結果、最終的な最適の膜を得てもよい。適当なエネルギー源は、熱、化学、紫外（ＵＶ）光、ＥＢ、ＲＦ、マイクロ波およびプラズマを含む。本発明では、上記のエネルギー源の組み合わせを用いてもよい。本発明の範囲内では、熱、ＵＶ、ＥＢ、レーザまたはＲＦ処理のための雰囲気は、Ｎ２、Ｈ２、Ａｒ、Ｈｅ、Ｘｅまたはその他の希ガスなどの不活性ガスまたは炭化水素ガスあるいはそれらの混合物を含み、０から１０ｐｐｍの範囲の濃度のＯ２を含む環境とされる。
ＰＥＣＶＤによって形成したＳｉＣＯＨ膜（第１の種類の膜）の試料と、スピン・コーティングしたＭＳＱとＨＳＱとの混合物によって形成したＳｉＣＯＨ膜（第２の種類の膜）からの試料とを、さまざまな量の酸素を含むさまざまなガス中４００℃でアニールした。図５は、アニール工程時のガス環境中の酸素含量に対する膜の二軸応力のプロットを示す。ガス環境中の酸素含量が高いほど、アニール後に結果として得られる膜の二軸応力が高く、これは、ＰＥＣＶＤ法膜と溶液プロセスによってスピン・コーティングした膜との両方のＳｉＣＯＨ膜に当てはまる。図５で、縦軸は室温での二軸応力を表し、横軸は硬化時のガス環境中の酸素濃度を表す。図５で、データ点１０１〜１０４をプロットすると曲線１０５は直線となり、ＰＥＣＶＤ法ＳｉＣＯＨ膜に対応し、一方、データ点１０６〜１１０と直線となる曲線１１１とは、溶液プロセスによってスピン・コーティングしたＳｉＣＯＨ膜に対応する。
ＰＥＣＶＤ法ＳｉＣＯＨ膜の堆積後の膜は、表１と図５とに示すように、３１ＭＰａ（この二軸応力測定の誤差バーは５ＭＰａである）の二軸応力を有する。
Figure 0005065054
アニール後のＳｉＣＯＨ膜の二軸応力は、膜を４０００ｐｐｍの酸素を含む雰囲気中でアニールすると、７６ＭＰａまで増加する。表２は、ＰＥＣＶＤ法ＳｉＣＯＨ膜を含む再現実験の結果を示す。
Figure 0005065054
表２に示した再現実験の結果は、表１に示した最初の実験の結果と一致する。
溶液プロセスによってスピン・コーティングしたＳｉＣＯＨ膜の堆積後の膜は、表３と図５とに示すように、３３ＭＰａの二軸応力（この応力測定の誤差バーは９ＭＰａである）を有する。
Figure 0005065054
アニール後のスピン・コーティングしたＳｉＣＯＨ膜の室温での二軸応力は、ＳｉＣＯＨ膜を４０００ｐｐｍの酸素を含む雰囲気中でアニールすると、４６ＭＰａまで増加する。ＳｉＣＯＨ膜は５乃至４０原子パーセントのＳｉと、５乃至４５原子パーセントのＣと、０乃至５０原子パーセントのＯと、１０乃至５５原子パーセントのＨとを含む。
図６は、データ点１１４〜１１６と曲線１１７とを示し、アニール後のＰＥＣＶＤ法ＳｉＣＯＨ膜中の室温での二軸応力を示す。図６で、縦軸は二軸応力を表し、横軸は空気中の時間を表す。図６では、空気中１５０℃で最大約５０時間アニールした後の堆積後のＰＥＣＶＤ法ＳｉＣＯＨ膜の試料からデータを得た。図６の曲線１１７によって示したように、二軸応力は、空気中のアニールの時間とともに単調に増加する。図６は、堆積後のＰＥＣＶＤ法ＳｉＣＯＨ膜をＯ２の存在下でアニールすると、結果として、ＰＥＣＶＤ法ＳｉＣＯＨ膜の二軸応力が増加することを示す。
図７の（Ａ）および（Ｂ）は、図１に示した第１の実施態様で取り込んだ超低ｋＳｉＣＯＨ膜のＦＴＩＲスペクトルを示す。図７の（Ａ）は、図７の（Ｂ）の拡大版である。図７の（Ａ）は、ＤＥＭＳと有機前駆体との混合物から調製した３つのＰＥＣＶＤ法超低ｋＳｉＣＯＨ膜のアニール前のＦＴＩＲスペクトルの曲線１１７〜１１９を示す。曲線１２１〜１２３は、さまざまなＯ２含量を有するガス環境または雰囲気中のアニールの後の、堆積後のＰＥＣＶＤ法超低ｋＳｉＣＯＨ膜の３つの試料のそれぞれのＦＴＩＲスペクトルを示す。これらの３つの試料は、曲線１１７〜１１９で示したアニールの前のＦＴＩＲスペクトルを測定した同じものである。
以下の３つのアニール条件を用いた。
１．フォーミング・ガス・アニール、４００℃、１４時間。
２．１０ｐｐｍのＯ２を有するＮ２ガス・アニール、４００℃、１４時間。
３．３００ｐｐｍのＯ２を有するＮ２ガス・アニール、４００℃、１４時間。
図７の（Ａ）および（Ｂ）で、縦軸は吸光度を表し、横軸はＦＴＩＲスペクトルの波数（ｃｍ−１）を表す。図７の（Ａ）および（Ｂ）で、曲線１２１〜１２３で示したデータは、用いた３つのアニール環境によって、膜構造を構成する化学結合が異なることを示す。曲線１２１は、上記アニール条件１、すなわちフォーミング・ガス・アニールの場合である。曲線１２２は、上記アニール条件２、すなわち１０ｐｐｍのＯ２を有するＮ２ガス・アニールの場合である。曲線１２３は、上記アニール条件３、すなわち３００ｐｐｍのＯ２を有するＮ２ガス・アニールの場合である。図７の（Ｂ）の６つのスペクトル（３つの堆積後の膜と３つの異なるアニール処理後の同じ膜）は、すべて９８０と１２５０ｃｍ−１との間の複合体Ｓｉ‐Ｏ吸収バンドを示す。図７の（Ａ）および（Ｂ）の６つのスペクトル（３つの堆積後の膜と３つの異なるアニール処理後の同じ膜）は、すべて約１２６８ｃｍ−１のＳｉ‐ＣＨ３吸収ピークおよび約２８００〜３０５０ｃｍ−１の重なり合うＣＨｘ吸収ピークを示す。これらのスペクトル中に存在する他の関連吸収帯は、以下の化学的部分の属性によると考えられる。
・１７００〜１８００ｃｍ−１の領域の１つまたは２つ以上のピークはさまざまな隣接原子を有するＣ＝Ｏによる。
・１６０７ｃｍ−１のピークはＣ＝Ｃによる。
・１４６０ｃｍ−１のピークはＳｉから離れたＣＨ２による。
・１４１１ｃｍ−１のピークはＳｉＭｅｘのＣＨ３による。
・１３７８ｃｍ−１のピークはＳｉＣＨ２ＳｉのＣＨ２による。
・２２４１および２１７２ｃｍ−１のピークはそれぞれＨＳｉＯ３およびＨＳｉＯ２Ｓｉによる。
曲線１２１〜１２３によって図７の（Ｂ）に示した超低ｋＳｉＣＯＨ膜のＦＴＩＲスペクトルの１つの特徴は、３つの異なるアニール条件１〜３について図８の（Ｂ）、図９の（Ｂ）および図１０の（Ｂ）（図８の（Ｂ）、条件１、フォーミング・ガス・アニール、４００℃、１４時間、図９の（Ｂ）、条件２、１０ｐｐｍのＯ２を有するＮ２ガス・アニール、４００℃、１４時間、図１０の（Ｂ）、条件３、３００ｐｐｍのＯ２を有するＮ２ガス・アニール、４００℃、１４時間）に詳しく例を示したように、Ｓｉ‐Ｏピークを、約１１４１ｃｍ−１、１０６４ｃｍ−１および１０３０ｃｍ−１に中心がある３つのピークに分解することができることである。図８の（Ａ）、図８の（Ｂ）、図９の（Ａ）、図９の（Ｂ）、図１０の（Ａ）および図１０の（Ｂ）で、縦軸は吸光度を表し、横軸は波数（ｃｍ−１）を表す。
Ｓｉ‐ＯのピークのＦＴＩＲスペクトルを、図８の（Ａ）の曲線１２５および１２９、図８の（Ｂ）の曲線１３１および１３５、図９の（Ａ）の曲線１３７および１４１、図９の（Ｂ）の曲線１４５および１４９、図１０の（Ａ）の曲線１５５および１５９、ならびに図１０の（Ｂ）の曲線１６１および１６５によって示す。
Ｓｉ‐Ｏピークを分解した結果、形成された３つのピークは、大体１１４１ｃｍ−１、１０６４ｃｍ−１および１０３０ｃｍ−１に中心があり、図８の（Ａ）では曲線１２５〜１２８、図８の（Ｂ）では曲線１３１〜１３４、図９の（Ａ）では曲線１３７〜１４０、図９の（Ｂ）では曲線１４５〜１４８、図１０の（Ａ）では曲線１５５〜１５８、図１０の（Ｂ）では曲線１６１〜１６４によって示す。
さまざまな環境下でアニールした膜の中の大体１１４１ｃｍ−１、１０６４ｃｍ−１および１０３０ｃｍ−１に中心があるこれらの３つのピークのさまざまな比を用いてこれらのＰＥＣＶＤ法超低ｋＳｉＣＯＨ膜の構造に関する結論を導く。
ＦＴＩＲスペクトルからの全体としての結論は、以下の記述を含む。
・条件１〜３でアニールすると、
ｏ膜の中のＣＨｘ含量は減少し、細孔源（ｐｏｒｏｇｅｎ）の減少を示す。
ｏＳｉＯＳｉ結合全含量は増加し、架橋が増加したことを示す。
ｏＳｉＣＨ３変角振動（ｂｅｎｄ）の強度は増加し、多孔度（多孔率）が増加し、その結果、振動の遮蔽が減少したことを意味する。
・条件１、フォーミング・ガス中、４００℃、１４時間、または条件２、１０ｐｐｍのＯ２を有するＮ２ガス中、４００℃、１４時間、でアニールすると
ｏネットワーク・ピーク強度はほとんど同じであった。これは、ＳｉＯＳｉ結合含量が保持されることを意味する。
ｏ亜酸化物（ｓｕｂｏｘｉｄｅ）ピーク強度は増加した。これは、Ｓｉ‐Ｓｉ架橋形成によって説明される。
ｏＳｉＨピーク強度は減少した。これは、この部分がＳｉ‐Ｓｉ架橋反応に関与することを意味する。
ｏＣ＝Ｏピーク強度は減少した。これは、細孔源の損失が起こり、Ｃ＝Ｏ結合が減少したことを意味する。
ｏＣＨ２（無Ｓｉ）ピーク強度は減少した。これは、細孔源の損失が起こったことを意味する。
ｏＳｉＣＨ２Ｓｉは消失した。これは、Ｓｉ‐Ｓｉ架橋形成によって失われることを意味する。
・条件３、３００ｐｐｍのＯ２を有するＮ２ガス中、４００℃、１４時間、でアニールすると、
ｏＳｉＯＳｉネットワーク・ピーク強度は増加した。これは、より多くのＳｉＯＳｉ結合が形成されたことを意味する。
ｏＳｉＯＳｉ亜酸化物ピーク強度は減少した。これは、これらのアニールによってより多くのＳｉＯＳｉ結合が形成され、Ｏ以外のＸを有するＳｉＸ結合が除去されたことを意味する。
ｏ全ＳｉＨピーク強度は減少し、一方、ＨＳｉＯ２Ｓｉによるピークは完全に消失した。これは、新しいＳｉＯＳｉ架橋結合の生成に結びつけることができる。
ｏＣ＝Ｏピーク強度は増加した。これは、ＳｉＣＯＨ中の有機成分の酸化が起こったことを意味する。
ｏＣＨ２（無Ｓｉ）ピーク強度は増加した。これは、細孔源が膜の中に捕捉されたことを意味する
ｏＳｉＣＨ２Ｓｉピーク強度は保持された。
・条件３、３００ｐｐｍのＯ２を有するＮ２ガス中、４００℃、１４時間、または条件２、１０ｐｐｍのＯ２を有するＮ２ガス中、４００℃、１４時間、でアニールすると、おそらく炭酸塩形成によって、Ｃ＝Ｃピーク強度は増加する。これとは反対に、条件１、純フォーミング・ガス中、４００℃、１４時間、でアニールした膜の中では、Ｃ＝Ｃピークは同じままであるか、または減少する。
図１１は、ＳｉＣＨ３変角ピーク強度に対して規格化したさまざまなピークの強度を示す。図１１で、縦軸はＳｉＣＨ３変角ピーク面積に対するさまざまなピーク面積の比を表す。横軸は、フォーミング・ガス、Ｎ２ガス１０ｐｐｍＯ２、およびＮ２ガス３００ｐｐｍＯ２中でアニールしたＳｉＣＯＨ膜を表す。
曲線１７０、１８０、１９０および２００は、ＳｉＣＨ３変角ピーク面積に対する堆積後のＣＨｘのピーク面積の比を表す。曲線１７１、１８１、１９１および２０１は、ＳｉＣＨ３変角ピーク面積に対するアニール後のＣＨｘのピーク面積の比を表す。曲線１７２、１８２、１９２および２０２は、ＳｉＣＨ３変角ピーク面積に対する堆積後の全ＳｉＯＳｉのピーク面積の比を表す。曲線１７３、１８３、１９３および２０３は、ＳｉＣＨ３変角ピーク面積に対するアニール後の全ＳｉＯＳｉのピーク面積の比を表す。曲線１７４、１８４、１９４および２０４は、ＳｉＣＨ３変角ピーク面積に対する堆積後のケージ（ｃａｇｅ）のピーク面積の比を表す。曲線１７５、１８５、１９５および２０５は、ＳｉＣＨ３変角ピーク面積に対するアニール後のケージのピーク面積の比を表す。曲線１７６、１８６、１９６および２０６は、ＳｉＣＨ３変角ピーク面積に対する堆積後のネットワークのピーク面積の比を表す。曲線１７７、１８７、１９７および２０７は、ＳｉＣＨ３変角ピーク面積に対するアニール後のネットワークのピーク面積の比を表す。曲線１７８、１８８、１９８および２０８は、ＳｉＣＨ３変角ピーク面積に対する堆積後の亜酸化物のピーク面積の比を表す。曲線１７９、１８９、１９９および２０９は、ＳｉＣＨ３変角ピーク面積に対するアニール後の亜酸化物のピーク面積の比を表す。
曲線１７０〜１７９は、フォーミング・ガス中でアニールしたＳｉＣＯＨ膜の場合である。曲線１８０〜１８９は、フォーミング・ガス中でアニールした別のＳｉＣＯＨ膜の場合である。曲線１９０〜１９９は、１０ｐｐｍのＯ２を有するＮ２ガス中でアニールしたＳｉＣＯＨ膜の場合である。曲線２００〜２０９は、３００ｐｐｍのＯ２を有するＮ２ガス中でアニールしたＳｉＣＯＨ膜の場合である。図１１の曲線１７０〜２０９によって、ＳｉＣＯＨ膜アニール条件の関数として相対ピーク強度変化を定量化し、これらの曲線によって、上記の結論を導いた。全ＳｉＯＳｉピーク強度に対して規格化すると、ＳｉＣＨ３変角ピーク強度は、図１２の曲線２１２、２１３、２２２、２２３、２３２、２３３、２４２および２４３に示すようにアニールの前後で一定のままであったので、ＳｉＣＨ３変角ピーク強度を基準強度として選んだ。
図１２で、縦軸はＳｉＯＳｉピーク面積に対するさまざまなピーク面積の比を表す。横軸は、フォーミング・ガス、Ｎ２ガス、１０ｐｐｍのＯ２およびＮ２ガス、３００ｐｐｍのＯ２中でアニールしたＳｉＣＯＨ膜を表す。
曲線２１０、２２０、２３０および２４０は、ＳｉＯＳｉ全ピーク面積に対する堆積後のＣＨｘのピーク面積の比を表す。曲線２１１、２２１、２３１および２４１は、ＳｉＯＳｉ全ピーク面積に対するアニール後のＣＨｘのピーク面積の比を表す。曲線２１２、２２２、２３２および２４２は、ＳｉＯＳｉ全ピーク面積に対する堆積後のＳｉＣＨ３のピーク面積比を表す。曲線２１３、２２３、２３３および２４３は、ＳｉＯＳｉ全ピーク面積に対するアニール後のＳｉＣＨ３のピーク面積の比を表す。曲線２１４、２２４、２３４および２４４は堆積直後のケージのＳｉＯＳｉ全ピーク面積に対する堆積後のケージのピーク面積の比を表す。曲線２１５、２２５、２３５および２４５は、ＳｉＯＳｉ全ピーク面積に対するアニール後のケージのピーク面積比を表す。曲線１１６、２２６、２３６および２４６は、ＳｉＯＳｉ全ピーク面積に対する堆積後のネットワークのピーク面積の比を表す。曲線２１７、２２７、２３７および２４７は、ＳｉＯＳｉ全ピーク面積に対するアニール後のネットワークのピーク面積の比を表す。曲線２１８、２２８、２３８および２４８は、ＳｉＯＳｉ全ピーク面積に対する堆積後の亜酸化物のピーク面積の比を表す。曲線２１９、２２９、２３９および２４９は、ＳｉＯＳｉ全ピーク面積に対するアニール後の亜酸化物のピーク面積の比を表す。
曲線２１０〜２１９は、フォーミング・ガス中でアニールしたＳｉＣＯＨ膜の場合である。曲線２２０〜２２９は、フォーミング・ガス中でアニールした別のＳｉＣＯＨ膜の場合である。曲線２２０〜２２９は、１０ｐｐｍのＯ２を有するＮ２ガス中でアニールしたＳｉＣＯＨ膜の場合である。曲線２４０〜２４９は、３００ｐｐｍのＯ２を有するＮ２ガス中でアニールしたＳｉＣＯＨ膜の場合である。
本実施例では、ＰＥＣＶＤによって超低ｋＳｉＣＯＨ膜の特定の組成物をＳｉウエハ上に堆積した。堆積後の状態では、これらのＳｉＣＯＨ膜は、前駆体ＤＥＭＳと有機相とによるマトリックスを含んでいた。このマトリックスを、高温でのＵＶ光曝露によって後で除去してＳｉＣＯＨ膜を安定化し、ＳｉＣＯＨ膜の特性（電気的、機械的、接着）を改善し、結果として最終的な最適のＳｉＣＯＨ膜をＳｉウエハ上に得た。それぞれのＳｉウエハの上のＳｉＣＯＨ膜をＵＶ硬化し、３つの異なるガス環境中で処理するかまたはアニールした。３つの異なるガス環境は、ＨｅまたはＡｒなどの希ガス、Ｈ２と混合したＨｅ、およびＯ２であった。ＵＶ処理の場合、処理時の基板温度を４００℃で２０分間維持し、ＵＶ処理には同じＵＶランプを用いた。
図１３は、ＵＶ処理後のＳｉウエハ上のＳｉＣＯＨ膜の二軸応力を示す。図１３で、縦軸は二軸応力を表し、横軸は３つのガス環境、すなわち、希ガス環境、ＨｅとＨ２との混合物、およびＯ２のガス環境中でアニールしたＳｉＣＯＨ膜を表す。
曲線２５６は、希ガス環境の場合であり、約４０ＭＰａの二軸応力を示す。曲線２５７は、ＨｅとＨ２ガスとの混合物の場合であり、約４２ＭＰａの二軸応力を示す。曲線２５８は、Ｏ２のガス環境の場合であり、約１１７ＭＰａの二軸応力を示す。曲線２５８を、曲線２５６の４０ＭＰａおよび曲線２５７の４２ＭＰａと比較すると、ＵＶ硬化時のＯ２のガス環境によって膜の二軸応力が約１１７ＭＰａに劇的に増加することを示す。二軸応力はＳｉＣＯＨ膜などの誘電体膜の亀裂を促進するので、１１７ＭＰａの二軸応力は望ましくない。膜の中では４６ＭＰａ未満の二軸応力が望ましく、４０ＭＰａ未満が好ましい。従って、低い二軸応力のＳｉＣＯＨ膜を提供するために、ＳｉＣＯＨ膜のＵＶ硬化またはその他のエネルギー処理時にＯ２濃度を０から１０ｐｐｍの範囲に保つことによって、硬化チャンバからＯ２を取り除く。
次に、図１４、１５および１６を参照して、第２の実施態様の結果を考察する。図１４〜１６は、３つのＰＥＣＶＤ法による超低ｋ膜から得たＦＴＩＲスペクトルを示す。図１４〜１６で、縦軸は吸光度を表し、横軸は波数を表す。３つの異なるガス、すなわち、図１４の曲線１６４、図１５の曲線１６８および図１６の曲線１７４によって示す希ガス、図１４の曲線１６３、図１５の曲線１６７および図１６の曲線１７３によって示すＨｅとＨ２とのガス混合物、ならびに図１４の曲線１６２、図１５の曲線１６６および図１６の曲線１７２によって示すＯ２のガス環境中のＵＶ硬化の前後のＤＥＭＳと有機前駆体との混合物から３つの膜を調製した。曲線１６２、１６６および１７２は、Ｏ２のガス環境中でアニールした試料のＦＴＩＲスペクトルは、希ガスのガス環境中またはＨｅとＨ２とのガス混合物中でアニールした他の二つの試料のＦＴＩＲスペクトルと非常に異なることを示す（曲線１６３、１６７および１７３）。Ｏ２のガス環境中でアニールしたＳｉＣＯＨ膜ではＣ含有部分がほぼ完全になくなり、ＳｉＯＳｉピーク領域ではケージ・ピークが減少し、ネットワーク・ピークが劇的に増加したことが明らかである。別の観測結果は、ＦＴＩＲスペクトル中のＯＨに関連する特徴である。
次に、図１４、１５および１６を参照して、第２の実施態様の結果を考察する。これらの図は、希ガス、ＨｅとＨ２との混合物、およびＯ２の３つの異なるガス中のＵＶ硬化の前後のＤＥＭＳと有機前駆体との混合物から調製した３つのＰＥＣＶＤ法による超低ｋ膜から得たＦＴＩＲスペクトルを示す。Ｏ２アニール後の試料のスペクトルは、他の二つの試料と非常に異なることが分る。図１４の関連スペクトル中の１２７０ｃｍ−１付近にＳｉ‐ＣＨ３ピークがないことと、図１５の関連するスペクトル中の２８００から３０５０ｃｍ−１にＣＨｘ振動がないこととによって立証されるように、Ｏ２アニール後の試料中ではＣ含有部分がほぼ完全になくなった。図１４のＯ２アニール後の試料のスペクトル中のＳｉＯＳｉピーク領域から、１１５０ｃｍ−１付近のケージ・ピークの強度は減少し、１１００と１０００ｃｍ−１との間のネットワーク・ピークの強度は劇的に増加した。従って、希ガスまたはＨｅ／Ｈ２雰囲気中で硬化した試料よりはるかに低いケージ対ネットワーク・ピーク強度比を示すことが明らかである。別の観測結果は、Ｏ２アニール後の試料のスペクトル中のＯＨに関連する特徴の存在である。そのような特徴は、希ガスまたはＨｅ／Ｈ２雰囲気中で硬化した試料の場合にはほとんどない。
例を示すことによって本発明を説明してきたが、用いられる用語法は、言葉の性質として、限定的でなく、説明的であるものと理解すべきである。
さらに、好ましい実施態様およびいくつかの代替実施態様によって本発明を詳しく示し、説明してきたが、当業者は、本発明の技術思想および範囲から逸脱することなくこれらの教示を本発明の他の考え得る変化形に容易に適用できることを認識すべきである。
電子デバイス３０の断面図である。 電子デバイス６０の断面図である。 電子デバイス７０の断面図である。 電子デバイス８０の断面図である。 膜の硬化時の酸素濃度の関数としての室温の膜中の応力のグラフである。 空気中１５０℃でアニールした時間に対するＰＥＣＶＤ法によるＳｉＣＯＨ膜中の応力のグラフである。 （Ａ）は、３つのＰＥＣＶＤ法超低ｋ膜のＦＴＩＲスペクトルを示すグラフのプロットである。（Ｂ）は、横軸の目盛りが異なる同じグラフのプロットである。 （Ａ）は、堆積後の膜のＦＴＩＲスペクトルのグラフである。（Ｂ）は、アニール後の同じ膜のＦＴＩＲスペクトルのグラフである。 （Ａ）は、堆積後の膜のＦＴＩＲスペクトルのグラフである。（Ｂ）は、アニール後の同じ膜のＦＴＩＲスペクトルのグラフである。 （Ａ）は、堆積後の膜のＦＴＩＲスペクトルのグラフである。（Ｂ）は、アニール後の同じ膜のＦＴＩＲスペクトルのグラフである。 ＳｉＣＨ３変角（ベンド）ピーク強度に対するさまざまな規格化ピーク強度の比を示すグラフである。 ＳｉＯＳｉピーク強度に対するさまざまな規格化ピーク強度の比を示すグラフである。 いくつかのアニール・ガス環境の関数としての膜応力のグラフである。 ３つの異なるガス環境中のアニールの後の３つのＰＥＣＶＤ膜から得たＦＴＩＲスペクトルのグラフである。 ３つの異なるガス環境中のアニールの後の３つのＰＥＣＶＤ膜から得たＦＴＩＲスペクトルのグラフである。 ３つの異なるガス環境の中アニールの後の３つのＰＥＣＶＤ膜から得たＦＴＩＲスペクトルのグラフである。
符号の説明
３０ 電子デバイス
３２ シリコン基板またはシリコン含有基板
３４ 第１の絶縁材料層
３６ 第１の金属領域
３８ 第１の超低ｋ膜
４０ 第１の導体層
４４ 第２の超低ｋ膜
５０ 第２の導体領域
６０ 電子デバイス
６２ 誘電体キャップ層
７０ 電子デバイス
７２ 誘電体キャップ層
７４ 誘電体キャップ層
８０ 電子デバイス
８２ 誘電体層（エッチング停止層）
８４ 絶縁材料層
８６ 絶縁材料層
９２ 相互接続部
９４ 相互接続部
９６ 拡散障壁層

Claims (14)

  1. Ｓｉ、Ｃ、ＯおよびＨの原子を含む超低誘電率膜であって、共有結合による三次元ネットワーク構造体と、２．８以下の誘電率と、直径が０．５乃至３０ナノメートル分子スケールの空洞を有する制御された多孔体であって、前記分子スケールの空洞は５％乃至４０％の体積を占める前記多孔体と、を有し、４６ＭＰａ未満の二軸応力を示す超低誘電率膜。
  2. 前記膜の前記二軸応力は、４０ＭＰａ以下である、請求項１に記載の膜。
  3. 前記膜の前記二軸応力は、堆積後の未硬化の膜の応力プラス５ＭＰａ以下である、請求項１に記載の膜。
  4. 前記膜は、２．８以下の誘電率を有する、請求項１に記載の膜。
  5. 前記膜は、１．５から２．８の範囲の誘電率を有する、請求項１に記載の膜。
  6. 前記膜は、５から４０原子パーセントのＳｉと、５から４５原子パーセントのＣと、０から５０原子パーセントのＯと、１０から５５原子パーセントのＨと、を含む請求項１に記載の膜。
  7. Ｓｉ、Ｃ、ＯおよびＨの原子を含む誘電体材料を少なくとも含む電子構造体であって、前記誘電体材料は、共有結合による三次元ネットワーク構造体と、２．８以下の誘電率と、直径が０．５乃至３０ナノメートル分子スケールの空洞を有する制御された多孔体であって、前記分子スケールの空洞は５％乃至４０％の体積を占める前記多孔体と、４６ＭＰａおよび前記堆積後の未硬化の材料の応力プラス５ＭＰａのどちらよりも高くない制御された二軸応力と、を有する電子構造体。
  8. 前記誘電体材料は、後工程相互接続配線レベル間、ＢＥＯＬ相互接続配線レベル内、キャップ層、ハード・マスク、ＣＭＰ停止層およびエッチング停止層の一つにおいて用いられる、請求項７に記載の電子構造体。
  9. Ｓｉ、Ｃ、ＯおよびＨの元素を含み、低く、制御可能な二軸応力を示す超低誘電率膜を作製するための方法であって、
    プラズマ促進化学的気相堆積法とスピン・コーティングとからなる群から選ばれたプロセスによって基板の上に前記膜を堆積する工程と、
    前記堆積後の膜と、前記堆積後の膜を上に形成した基板とを、前記堆積後の膜を周囲雰囲気に暴露する前に、０から１０ｐｐｍの範囲の制御された非常に低い酸素濃度を含む非酸化性環境中で放冷する工程と、
    それぞれ０から１０ｐｐｍの範囲の制御された非常に低い濃度の酸素と水とを含む環境中で前記堆積後の膜を硬化する工程と、
    を含む方法。
  10. 前記硬化する工程は、それぞれ０から１０ｐｐｍの範囲の制御された非常に低い濃度の酸素または水を含む環境中で、熱、電子線、プラズマ、ＵＶ、ＤＵＶまたはレーザを含む群から選ばれた一つ以上のエネルギー源に前記膜をもう一度曝露することをさらに含む、請求項９に記載の方法。
  11. 前記膜を、ＵＶ処理または電子線処理してから、同じ環境中で室温まで放冷する、請求項９に記載の方法。
  12. Ｓｉ、Ｃ、ＯおよびＨの元素を含み、低く、制御可能な二軸応力を示す超低誘電率膜を作製するための一体型プラズマ促進化学的気相堆積法の硬化ツールであって、
    プラズマ促進化学的気相堆積法を用いて基板上に前記膜を堆積するプロセス工程と、
    ０から１００ｐｐｍの範囲の制御された非常に低い酸素濃度を含む非酸化性環境中のツール中のプロセス領域の間で前記基板を移動するプロセス工程と、
    それぞれ０から１００ｐｐｍの範囲の制御された非常に低い濃度の酸素または水を含む環境中で前記堆積後の膜を硬化するプロセス工程と、
    前記基板を周囲雰囲気に暴露する前に、それぞれ０から１０ｐｐｍの範囲の制御された非常に低い濃度の酸素または水を含む非酸化性環境中で前記基板を放冷するプロセス工程と、
    を実行するツール。
  13. 前記環境は、二重結合基を有し、硬化後の反応部位を不動態化し、ＳｉＣＯＨおよび多孔質ＳｉＣＯＨ膜酸化を減らすために１０ｐｐｍ未満の酸素レベルを有する非酸化性炭化水素雰囲気である、請求項１２に記載のツール。
  14. 前記非酸化性炭化水素雰囲気の二重結合基は、エチレンまたは１，３‐ブタジエンを含む、請求項１３に記載のツール。
JP2007557020A 2005-01-13 2006-01-12 制御された二軸応力を有する超低誘電率膜および該作製方法 Expired - Fee Related JP5065054B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/034,479 US7357977B2 (en) 2005-01-13 2005-01-13 Ultralow dielectric constant layer with controlled biaxial stress
US11/034,479 2005-01-13
PCT/US2006/001154 WO2007089223A2 (en) 2005-01-13 2006-01-12 Ultralow dielectric constant layer with controlled biaxial stress

Publications (3)

Publication Number Publication Date
JP2008527757A JP2008527757A (ja) 2008-07-24
JP2008527757A5 JP2008527757A5 (ja) 2008-11-27
JP5065054B2 true JP5065054B2 (ja) 2012-10-31

Family

ID=38327796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007557020A Expired - Fee Related JP5065054B2 (ja) 2005-01-13 2006-01-12 制御された二軸応力を有する超低誘電率膜および該作製方法

Country Status (6)

Country Link
US (3) US7357977B2 (ja)
EP (1) EP1854131A4 (ja)
JP (1) JP5065054B2 (ja)
CN (1) CN101548362B (ja)
TW (1) TW200636859A (ja)
WO (1) WO2007089223A2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding
US7202564B2 (en) * 2005-02-16 2007-04-10 International Business Machines Corporation Advanced low dielectric constant organosilicon plasma chemical vapor deposition films
US20070176292A1 (en) * 2006-01-27 2007-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure
JP4675258B2 (ja) * 2006-02-22 2011-04-20 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
JP2008103586A (ja) * 2006-10-20 2008-05-01 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US8053375B1 (en) * 2006-11-03 2011-11-08 Advanced Technology Materials, Inc. Super-dry reagent compositions for formation of ultra low k films
JP5140290B2 (ja) * 2007-03-02 2013-02-06 富士フイルム株式会社 絶縁膜
JP5304033B2 (ja) * 2007-08-31 2013-10-02 富士通株式会社 半導体装置の製造方法
US8338315B2 (en) * 2008-02-26 2012-12-25 Axcelis Technologies, Inc. Processes for curing silicon based low-k dielectric materials
JP2010129824A (ja) * 2008-11-28 2010-06-10 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
WO2010067395A1 (ja) * 2008-12-08 2010-06-17 富士通株式会社 半導体装置の製造方法及びその製造装置
US20160013049A1 (en) * 2013-03-14 2016-01-14 Applied Materials, Inc. Enhancing uv compatibility of low k barrier film
CN103531463A (zh) * 2013-10-30 2014-01-22 苏州大学 低表面孔隙低介电常数薄膜材料的制备方法
CN104900580B (zh) * 2014-03-04 2018-05-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
EP3367425A1 (en) * 2017-02-28 2018-08-29 IMEC vzw A method for direct bonding of semiconductor substrates
US11038153B2 (en) 2019-01-15 2021-06-15 Applied Materials, Inc. Methods for HMDSO thermal stability
WO2022140346A1 (en) * 2020-12-27 2022-06-30 Applied Materials, Inc. Single precursor low-k film deposition and uv cure for advanced technology node

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1177272B (it) * 1984-11-20 1987-08-26 Alusuisse Italia Spa Catalizzatore per reazioni di ossidazione e procedimento per la sua produzione
US5384156A (en) * 1993-08-23 1995-01-24 Litton Systems, Inc. Reversible method of magnetic film annealing
JP3209072B2 (ja) * 1996-02-07 2001-09-17 ソニー株式会社 絶縁膜の形成方法
KR20010073054A (ko) * 1998-08-27 2001-07-31 크리스 로저 에이치 나노다공성 실리카의 기계적 강도를 최적화하기 위한 공정
JP2001098218A (ja) * 1999-09-28 2001-04-10 Hitachi Chem Co Ltd シリカ系被膜、シリカ系被膜の形成方法及びシリカ系被膜を有する電子部品
JP3530165B2 (ja) * 2000-10-20 2004-05-24 株式会社東芝 半導体装置の製造方法
US6768200B2 (en) * 2000-10-25 2004-07-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
TW477029B (en) * 2001-02-21 2002-02-21 Nat Science Council Method of reducing thick film stress of spin on dielectric and the resulting sandwich dielectric structure
US6716770B2 (en) * 2001-05-23 2004-04-06 Air Products And Chemicals, Inc. Low dielectric constant material and method of processing by CVD
JP2003124207A (ja) * 2001-10-12 2003-04-25 Hitachi Chem Co Ltd 被膜、被膜形成用塗布液、被膜の製造方法及びその被膜を有する電子部品
JP2003243386A (ja) * 2002-02-19 2003-08-29 Asahi Kasei Corp 絶縁膜の製造方法
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
TWI240959B (en) * 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US7030468B2 (en) * 2004-01-16 2006-04-18 International Business Machines Corporation Low k and ultra low k SiCOH dielectric films and methods to form the same
JP2006086280A (ja) * 2004-09-15 2006-03-30 Seiko Epson Corp ＳｉＯＣ膜の形成方法およびＳｉＯＣ膜
US7491658B2 (en) * 2004-10-13 2009-02-17 International Business Machines Corporation Ultra low k plasma enhanced chemical vapor deposition processes using a single bifunctional precursor containing both a SiCOH matrix functionality and organic porogen functionality
JP5324734B2 (ja) * 2005-01-21 2013-10-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 誘電体材料とその製造方法
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding

Also Published As

Publication number Publication date
CN101548362B (zh) 2012-10-03
TW200636859A (en) 2006-10-16
WO2007089223A2 (en) 2007-08-09
US20090304951A1 (en) 2009-12-10
EP1854131A4 (en) 2011-03-30
WO2007089223A3 (en) 2007-11-01
US20080286494A1 (en) 2008-11-20
JP2008527757A (ja) 2008-07-24
US20080044668A1 (en) 2008-02-21
CN101548362A (zh) 2009-09-30
EP1854131A2 (en) 2007-11-14
US7357977B2 (en) 2008-04-15

Similar Documents

Publication Publication Date Title
JP5065054B2 (ja) 制御された二軸応力を有する超低誘電率膜および該作製方法
JP2008527757A5 (ja)
JP4755831B2 (ja) 低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜ならびにその形成方法
JP4410783B2 (ja) 低誘電率膜を作製する方法
US7312524B2 (en) Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
JP5466365B2 (ja) 基板上にＳｉＣＯＨ誘電体を形成する方法
US7998880B2 (en) Low k dielectric CVD film formation process with in-situ imbedded nanolayers to improve mechanical properties
KR100724508B1 (ko) 초저 Ｋ(ＵＬＫ) ＳｉＣＯＨ 막 및 그 형성 방법
JP5102618B2 (ja) ＳｉＣＯＨ誘電体膜を形成する方法
JP2009010400A (ja) Ｕｖ照射による高密度及び多孔質有機ケイ酸塩材料の機械的強化
JP2013520841A (ja) プラズマ化学気相堆積による、有機官能基と共にシリコンを含有するハイブリッド前駆体を使用する超低誘電材料

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees