JP4755831B2 - 低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜ならびにその形成方法 - Google Patents

低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜ならびにその形成方法 Download PDF

Info

Publication number
JP4755831B2
JP4755831B2 JP2005007763A JP2005007763A JP4755831B2 JP 4755831 B2 JP4755831 B2 JP 4755831B2 JP 2005007763 A JP2005007763 A JP 2005007763A JP 2005007763 A JP2005007763 A JP 2005007763A JP 4755831 B2 JP4755831 B2 JP 4755831B2
Authority
JP
Japan
Prior art keywords
dielectric
dielectric material
sicoh
precursor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005007763A
Other languages
English (en)
Other versions
JP2005203794A (ja
Inventor
ステファン・エム・ゲイツ
クリストス・ディー・ディミトラコポロス
アルフレッド・グリル
ソン・ヴァン・グエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2005203794A publication Critical patent/JP2005203794A/ja
Application granted granted Critical
Publication of JP4755831B2 publication Critical patent/JP4755831B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Organic Insulating Materials (AREA)

Description

本発明は一般に、低い誘電率（dielectric constant）（ｋ）を有する、Ｃドープ酸化物（Cdoped oxide：ＣＤＯ）または有機ケイ酸塩ガラス（organosilicate glass：ＯＳＧ）とも呼ばれるＳｉ、Ｃ、ＯおよびＨ原子（ＳｉＣＯＨ）を含む誘電体材料の種類（class）、この材料から膜を製造する方法、およびこのような膜を含む電子デバイスに関する。詳細には本発明は、超大規模集積（ＵＬＳＩ）の後工程（ＢＥＯＬ：back-end-of-the-line）配線構造における層内（intralevel）または層間（interlevel）誘電体膜、誘電体キャップあるいはハード・マスク／研磨止めとしてこのような誘電体材料を使用すること、このような膜を含む電子デバイス構造、ならびにこのような膜および構造の製造方法に関する。
ＵＬＳＩ回路内で利用される電子デバイスの寸法の近年の絶え間ない縮小の結果、ＢＥＯＬメタライゼーションの抵抗ならびに層内および層間絶縁膜の静電容量は増大した。この両方の効果によってＵＬＳＩ電子デバイス内の信号遅延は増大する。将来のＵＬＳＩ回路のスイッチング性能を向上させるため、静電容量を低減させる低誘電率（低ｋ）絶縁体、特に酸化シリコンよりもかなり低いｋを有する低ｋ絶縁体が求められている。低いｋ値を有する誘電体材料（すなわち誘電体）は市販されている。例えばそのような材料の１つが、ｋ値２．０を有するポリテトラフルオロエチレン（「ＰＴＦＥ」）である。しかしこれらの誘電体材料は、３００〜３５０℃を超える温度に暴露したときに熱的に不安定である。これらの誘電体をＵＬＳＩチップに組み込むためには少なくとも４００℃での熱安定性が必要である。したがって、組込みの間にこれらの誘電体は役に立たないものになる。
ＵＬＳＩデバイスへの応用が検討された低ｋ材料には、メチルシロキサン、メチルシルセスキオキサン、他の有機および無機ポリマー（polymer）などのＳｉ、Ｃ、ＯおよびＨ元素を含むポリマー（重合体）が含まれる。例えば、論文（エヌ・ハッカー（N. Hacker）他「酸化シリコン・ベースの新しい低誘電率スピンオン誘電体の特性（Propertiesof new low dielectric constant spin-on silicon oxide based dielectrics）」、Mat.Res. Soc. Symp. Proc. 476 (1997): 25）には、この熱安定性の要件を満たすように見える材料が記載されている。しかしこれらの材料の一部は、スピンオン法によって膜を準備すると、相互接続構造に組み込むために必要な厚さに達したときに、亀裂を容易に伝播させる。さらに、前駆（precursor）物質は高価であり、大量生産で使用するにはコストがかかりすぎる。これとは対照的に、超大規模集積回路（「ＶＬＳＩ」）チップおよびＵＬＳＩチップの製造ステップの大部分は、プラズマ強化化学的気相堆積法または物理的気相堆積法によって実施される。容易に使用可能な処理装置を使用したプラズマ強化化学的気相堆積法（「ＰＥＣＶＤ」）によって低ｋ材料を製造できることによって、製造プロセスへの材料の組込みが単純化され、製造原価が低減し、有害廃棄物が減る。
したがって、設置済みの使用可能な処理装置を使用したプラズマ強化化学的気相堆積法（「ＰＥＣＶＤ」）によって低ｋ材料を製造できると、製造プロセスへの材料の組込みが単純化され、製造原価が低減し、有害廃棄物が減る。米国特許第６，１４７，００９号および第６，４９７，９６３号には、Ｓｉ、Ｃ、ＯおよびＨ元素からなり、３．６以下の誘電率を有し、非常に小さい亀裂伝播速度を示す低誘電率材料が記載されている。
米国特許第６，３１２，７９３号、第６，４４１，４９１号および第６，４７９，１１０Ｂ２号には、Ｓｉ、Ｃ、ＯおよびＨ元素から構成された基質（matrix）からなり、１つの相（phase）が主にＣとＨからなり、３．２以下の誘電率を有する多相低ｋ誘電体材料が記載されている。
当技術分野では、２．７未満（好ましくは２．３未満）の誘電率を有する超低ｋ膜も知られている。従来技術の超低ｋ膜の大きな問題は、ＵＬＳＩデバイスにこのような膜を組み込んだときに、組み込まれた膜が、不良な機械特性（引張応力、弾性率、硬さ、凝集強度（cohesive strength）および水中亀裂速度（crack velocity in water））を示すことである。
従来技術の低ｋおよび超低ｋ膜の上記の欠点を考慮すれば、約２．８以下の誘電率の値を有し、その誘電膜をＵＬＳＩデバイス内で使用することができる特定の機械特性を有する、安定したＳｉＣＯＨ誘電体の種類を開発する必要がある。
米国特許第６，１４７，００９号 米国特許第６，３１２，７９３号 米国特許第６，４４１，４９１号 米国特許第６，４３７，４４３号 米国特許第６，４４１，４９１号 米国特許第６，５４１，３９８号 米国特許第６，４７９，１１０Ｂ２号 米国特許第６，４９７，９６３号 米国特許第６，７６８，２００号 米国特許第６，７７０，５７３号 米国特許出願第１０／３９０，８０１号 エヌ・ハッカー（N. Hacker）他、Mat. Res. Soc.Symp. Proc. 476 (1997): 25 エム・ダブリュー・レーン（M. W. Lane）、Annu. Rev.Mater. Res. 2003、33、29〜54ページ アール・エフ・クック（R. F. Cook）およびイー・ジー・ライナイジャ（E.G. Liniger）、Mat. Res. Soc. Symp. Proc.、511巻、1998、171 アール・エフ・クック（R. F. Cook）およびイー・ジー・ライナイジャ（E.G. Liniger）、E.C.S. Proc.、98-3巻、1998、129
幅広いＳｉＣＯＨ材料類（クラス）中で、本発明の出願人は、水蒸気または集積化処理によって劣化せず、ダイシングおよびパッケージングの機械および熱応力に耐えた完成集積回路チップを与える安定した誘電体膜が得られる特定の機械特性（引張応力、弾性率、硬さ、凝集強度および水中亀裂速度）値を求めた。対照的に、同じ機械特性の他の望ましくない値は、周囲の湿気および集積化処理によって劣化する不安定なＳｉＣＯＨ膜を与える。望ましくない他の機械特性は、ダイシングおよびパッケージングの間に亀裂を形成するチップを与える。本出願の出願人はさらに、本出願のＳｉＣＯＨ誘電体をＢＥＯＬ相互接続誘電体として使用して信頼性の高い正常な半導体集積回路（ＩＣ）デバイスを作るのに必要な他の膜特性（疎水性および細孔のサイズ）を確認した。
本発明の１つの目的は、Ｓｉ、Ｃ、ＯおよびＨ元素（以下「ＳｉＣＯＨ」）を含み、２．８以下の誘電率を有し、特定の望ましい機械特性の組合せを有する、低ｋまたは超低ｋ誘電率の材料を提供することにある。
本発明の他の目的は、Ｓｉ−Ｏ、Ｓｉ−Ｃ、Ｓｉ−Ｈ、Ｃ−ＨおよびＣ−Ｃ共有結合を含む共有結合３次元（tri-dimensional）ネットワーク構造（network structure）を有するＳｉＣＯＨ誘電体材料を提供することにある。
本発明の他の目的は、２．８以下の誘電率を有し、水中での亀裂形成に対する耐性を含めてＨ２Ｏ蒸気（湿度）への暴露に対して非常に安定である、ＳｉＣＯＨ誘電体材料を提供することにある。
本発明の他の目的は、本発明の安定したＳｉＣＯＨ材料をＢＥＯＬ配線構造中の層内または層間誘電体として含む、電子デバイス構造を提供することにある。
本発明の他の目的は、本発明の機械特性と安定性の組合せを有するＳｉＣＯＨ誘電体材料を製造する方法を提供することにある。
広義には、本発明は、Ｓｉ、Ｃ、Ｏ、Ｈ元素を含む、誘電率約２．８以下、引張応力４５ＭＰａ未満、弾性率約２から約１５ＧＰａ、硬さ約０．２から約２ＧＰａの安定した低ｋまたは超低ｋ誘電体材料を提供する。本発明の安定した低ｋまたは超低ｋ誘電体材料はさらに、約１．７から約４．５Ｊ／ｍ２の凝集強度（cohesive strength）、および約１．１から約２．８ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の水中亀裂発達速度（crackdevelopment velocity）を有することを特徴とする。
本発明の第１の実施形態では、誘電率２．７、引張応力４５ＭＰａ未満、弾性率約９から約１５ＧＰａ、硬さ約０．５から約２ＧＰａの安定した超低ｋのＳｉＣＯＨ誘電体材料が提供される。さらに、本発明の第１の実施形態のＳｉＣＯＨ誘電体材料は約４．０から約４．５Ｊ／ｍ２の凝集強度、および２．８ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の水中亀裂発達速度を有する。
本発明の第２の実施形態では、誘電率２．６、引張応力４５ＭＰａ未満、弾性率約８から約１３ＧＰａ、硬さ約０．４から約１．９ＧＰａの安定した超低ｋのＳｉＣＯＨ誘電体材料が提供される。本発明の第２の実施形態のＳｉＣＯＨ誘電体材料はさらに、約４．０から約４．５Ｊ／ｍ２の凝集強度、および２．７ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の水中亀裂発達速度を有する。
本発明の第３の実施形態では、誘電率２．５、引張応力４５ＭＰａ未満、弾性率約７から約１２ＧＰａ、硬さ約０．３５から約１．８ＧＰａの安定した超低ｋのＳｉＣＯＨ誘電体材料が提供される。本発明の第３の実施形態の誘電体材料はさらに、約２．５から約３．９Ｊ／ｍ２の凝集強度、および２．５ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の水中亀裂発達速度を有することを特徴とすることができる。
本発明の第４の実施形態では、誘電率２．４、引張応力４０ＭＰａ未満、弾性率約６から約１１ＧＰａ、硬さ約０．３から約１．７ＧＰａの安定した超低ｋのＳｉＣＯＨ誘電体材料が提供される。本発明の第４の実施形態の誘電体材料によって、約２．４から約３．８Ｊ／ｍ２の凝集強度、および２．３ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の水中亀裂発達速度が提供される。
本発明の第５の実施形態では、誘電率２．３、引張応力４０ＭＰａ未満、弾性率約５から約１０ＧＰａ、硬さ約０．２５から約１．６ＧＰａの安定した超低ｋのＳｉＣＯＨ誘電体材料が提供される。本発明の第５の実施形態の誘電体材料は、約２．２から約３．７Ｊ／ｍ２の凝集強度を有し、１．９ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の水中亀裂発達速度が提供される。
本発明の第６の実施形態では、誘電率２．２、引張応力４０ＭＰａ未満、弾性率約４から約９ＧＰａ、硬さ約０．２から約１．５ＧＰａの安定した超低ｋのＳｉＣＯＨ誘電体材料が提供される。第６の実施形態のＳｉＣＯＨ誘電体材料は、この実施形態の誘電体材料は約２．０から約３．５Ｊ／ｍ２の凝集強度、および１．５ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の水中亀裂発達速度を有する。
本発明の第７の実施形態では、誘電率２．１、引張応力約２０から約３５ＭＰａ、弾性率約３から約８ＧＰａ、硬さ約０．２から約１．４ＧＰａの安定した超低ｋのＳｉＣＯＨ誘電体材料が提供される。本発明のこの実施形態ではＳｉＣＯＨ誘電体材料が、約１．８から約３．４Ｊ／ｍ２の凝集強度、および１．３ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の水中亀裂発達速度を有する。
本発明の第８の実施形態では、誘電率２．０、引張応力約２０から約３５ＭＰａ、弾性率約２から約７ＧＰａ、硬さ０．２ＧＰａの安定した超低ｋのＳｉＣＯＨ誘電体材料が提供される。本発明の第８の実施形態のＳｉＣＯＨ誘電体材料では、約１．７から約３．３Ｊ／ｍ２の凝集強度、および１．１ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の水中亀裂発達速度が観察される。
以上の特性に加えて、本発明のＳｉＣＯＨ誘電体材料は疎水性であり、７０°超、より好ましくは８０°超の水との接触角を有する。
本発明はさらに、Ｓｉ、Ｃ、Ｏ、Ｈ元素を含む、誘電率約２．８以下、引張応力４５ＭＰａ未満、弾性率約２から約１５ＧＰａ、硬さ約０．２から約２ＧＰａの少なくとも１つの安定した低ｋまたは超低ｋ誘電体材料を相互接続構造の誘電体として含む電子デバイス構造に関する。
本発明の誘電体材料は、電子デバイス構造中の層間または層内誘電体、キャップ層、および／またはハード・マスク／研磨ストップ層として使用することができる。
具体的には、本発明の電子デバイス構造は前処理された半導体基板を含み、この基板が、ａ）第１の絶縁材料層の中に埋め込まれた第１の金属領域と、ｂ）第２の絶縁材料層の中に埋め込まれた第１の導体領域であって、第２の絶縁材料層が第１の絶縁材料層と密に接触し、第１の導体領域が第１の金属領域と電気的に連結する第１の導電領域と、ｃ）第１の導体領域と電気的に連結し第３の絶縁材料層の中に埋め込まれた第２の導体領域とを有し、第３の絶縁材料層が第２の絶縁材料層と密に接触している。
上記構造では、それぞれの絶縁層が、本発明の低ｋまたは超低ｋのＳｉＣＯＨ誘電体材料を含むことができる。
この電子デバイス構造はさらに、第１の絶縁材料層と第２の絶縁材料層の間に位置する誘電体キャップ層を含むことができ、さらに、第２の絶縁材料層と第３の絶縁材料層の間に位置する誘電体キャップ層を含むことができる。この電子デバイス構造はさらに、第２の絶縁材料層と第３の絶縁材料層の間の第１の誘電体キャップ層、および第３の絶縁材料層の上の第２の誘電体キャップ層を含むことができる。
誘電体キャップ材料は、酸化シリコン、窒化シリコン、酸窒化シリコン、炭窒化シリコン（ＳｉＣＮ）、高融点金属窒化シリコン（高融点金属はＴａ、Ｚｒ、ＨｆまたはＷ）、炭化シリコン、炭化酸化シリコン（silicon carbo-oxide）、炭素ドープ酸化物、およびこれらの水素化物または窒化物の中から選択することができる。いくつかの実施形態では、誘電体キャップ自体、本発明の低ｋまたは超低ｋのＳｉＣＯＨ誘電体材料を含み得る。第１および第２の誘電体キャップ層は、同じグループの誘電体材料から選択することができる。第１の絶縁材料層は、酸化シリコンまたは窒化シリコン、あるいはＰＳＧ、ＢＰＳＧなどのドープされた酸化シリコンまたはドープされた窒化シリコンとすることができる。
この電子デバイス構造はさらに、第２の絶縁材料層と第３の絶縁材料層のうちの少なくとも一方の上に付着させた誘電体材料からなる拡散バリア（diffusion barrier）層を含むことができる。この電子デバイス構造はさらに、ＲＩＥハード・マスク／研磨ストップ層として使用する第２の絶縁材料層の上の誘電体層、および誘電体ＲＩＥハード・マスク／研磨ストップ層の上の誘電体拡散バリア層を含むことができる。この電子デバイス構造はさらに、第２の絶縁材料層の上の第１の誘電体ＲＩＥハード・マスク／研磨ストップ層と、第１の誘電体研磨ストップ層の上の第１の誘電体ＲＩＥ拡散バリア層と、第３の絶縁材料層の上の第２の誘電体ＲＩＥハード・マスク／研磨ストップ層と、第２の誘電体研磨ストップ層の上の第２の誘電体拡散バリア層を含むことができる。誘電体ＲＩＥハード・マスク／研磨ストップ層を、本発明のＳｉＣＯＨ誘電体材料で構成することもできる。
本発明はさらに、Ｓｉ、Ｃ、Ｏ、Ｈ元素を含む、誘電率約２．８以下、引張応力４５ＭＰａ未満、弾性率約２から約１５ＧＰａ、硬さ約０．２から約２ＧＰａの安定した低ｋまたは超低ｋ誘電体材料を製造する様々な方法に関する。
先に述べたとおり、本発明は、共有結合３次元ネットワーク中にＳｉ、Ｃ、ＯおよびＨ元素を含む水素化酸化シリコン炭素材料（hydrogenated oxidized silicon carbon）（ＳｉＣＯＨ）のマトリックス（matrix：基質）を含み、約２．８以下の誘電率を有する（多孔質または非多孔質の）新しい誘電体材料の種類（class：類）を提供する。用語「３次元ネットワーク」は本出願の全体を通じて、ｘ、ｙおよびｚ方向に相互接続しかつ相互に関係づけられたシリコン、炭素、酸素および水素を含むＳｉＣＯＨ誘電体材料を示す目的に使用される。本発明の誘電体材料は重合体（ポリマー）材料ではなく、その代わりに、共有結合したネットワークを含むランダムな３次元構造を備えていることに留意されたい。この共有結合ネットワークはＳｉ−Ｏ、Ｓｉ−Ｃ、Ｓｉ−Ｈ、Ｃ−ＨまたはＣ−Ｃ結合を含むことができる。
本発明のＳｉＣＯＨ誘電体材料は、約５から約４０原子百分率、より好ましくは約１０から約２０原子百分率のＳｉ、約５から約４５原子百分率、より好ましくは約１０から約３０原子百分率のＣ、約０から約５０原子百分率、より好ましくは約１０から約３５原子百分率のＯ、および約１０から約５５原子百分率、より好ましくは約２０から約４５原子百分率のＨを含む。
いくつかの実施形態では、本発明のＳｉＣＯＨ誘電体材料がさらにＦおよびＮを含むことができる。本発明の他の実施形態では、ＳｉＣＯＨ誘電体材料が任意選択で、Ｇｅ原子によって部分的に置換されたＳｉ原子を有することができる。本発明の誘電体材料中に存在してもよいこれらの任意選択の元素の量は、これらの任意選択の元素を含み、付着時に使用される前駆物質の量によって決まる。
本発明のＳｉＣＯＨ誘電体材料は、直径約０．３から約５０ナノメートル、最も好ましくは直径約０．４から約５ナノメートルの分子スケールの空隙（すなわちナノメータ・サイズの細孔）を含むことが好ましい。これらの空隙はＳｉＣＯＨ誘電体材料の誘電率をさらに低下させる。このナノメータ・サイズの細孔（pore）の体積は材料の体積の約０．５％から約５０％を占める。
本発明のＳｉＣＯＨ誘電体材料は、少なくともＳｉ、Ｃ、Ｏ、Ｈ元素を含み、水蒸気または集積化処理によっても劣化しない安定した低ｋまたは超低ｋ膜を与える特定の特性群（引張応力、弾性率、硬さ、凝集強度および水中亀裂速度）を有する、誘電体材料である。具体的には、本発明のＳｉＣＯＨ誘電体材料は少なくとも３５０℃の温度に対して安定である。
広義には、本発明のＳｉＣＯＨ誘電体材料は、約２．８以下の誘電率、４５Ｍｐａ未満の引張応力または圧縮応力、約２から約１５ＧＰａの弾性率、約０．２から約２ＧＰａの硬さを有する。本発明の誘電体材料はさらに、約１．７から約４．５Ｊ／ｍ２の凝集強度を有し、約１．１から約２．８ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の水中亀裂発達速度を有することを特徴とすることができる。
本発明では、引張応力を、Ｓｉウェハ全体の曲率（curvature）を測定することによって（Ｆｌｅｘｕｓツールまたは当技術分野で周知の他のツールを使用）、または静電容量測定を使用して小さなＳｉストリップ（strip）の曲率を測定してＳｉストリップの偏向（deflection）を観察することによって測定する。当技術分野で知られているとおり、従来の引張応力は正の符号（＞０）を、圧縮応力は負の符号を有し、そのため、４５ＭＰａ未満の引張応力と指定されたときには圧縮応力（＜０）も含まれる。したがって「４５ＭＰａ未満の引張応力」という表現には圧縮応力も含まれることに留意されたい。弾性率および硬さは、当技術分野で知られているナノインデンテーション（nanoindentation）によって測定する。凝集強度は、４点ベンド装置（4point bend apparatus）およびエム・ダブリュー・レーン（M. W. Lane）、「界面破損（Interface Fracture）」、Annu.Rev. Mater. Res. 2003、33、29〜54ページに記載されている発表された文献の手順を使用して測定する。亀裂速度は、アール・エフ・クック（R.F. Cook）およびイー・ジー・ライナイジャ（E. G. Liniger）、Mat. Res. Soc. Symp. Proc.、511巻、1998、171およびアール・エフ・クック（R.F. Cook）およびイー・ジー・ライナイジャ（E. G. Liniger）、E.C.S. Proc.、98-3巻、1998、129に記載の方法によって求める。
本発明のＳｉＣＯＨ誘電体材料はさらに、図１〜５に示すようなＦＴＩＲスペクトルを有するという特徴を有する（図１〜５に示したＦＴＩＲスペクトルの詳細な説明は後記）。本発明では、本発明のＳｉＣＯＨ誘電体材料の共有結合３次元ネットワーク構造が、付着後に処理するとネットワークＳｉ−Ｏピーク強度に対するケージ（cage）Ｓｉ−Ｏピーク強度の比が、他のＳｉＣＯＨ材料（例えば熱によって硬化させたＳｉＣＯＨ）に比べて低下するＦＴＩＲ吸光度スペクトルを生み出すことができるＳｉ−Ｏ結合を有する。
本発明の第１の実施形態では、誘電率２．７、引張応力４５ＭＰａ未満、弾性率約９から約１５ＧＰａ、硬さ約０．５から約２ＧＰａの安定した超低ｋ ＳｉＣＯＨ誘電体材料が提供される。本発明の第１の実施形態のＳｉＣＯＨ誘電体は約４．０から約４．５Ｊ／ｍ２の凝集強度を有し、２．８ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の水中亀裂発達速度が提供される。
本発明の第２の実施形態では、誘電率２．６、引張応力４５ＭＰａ未満、弾性率約８から約１３ＧＰａ、硬さ約０．４から約１．９ＧＰａの安定した超低ｋ ＳｉＣＯＨ誘電体材料が提供される。この実施形態では、約４．０から約４．５Ｊ／ｍ２の凝集強度、および２．７ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の水中亀裂発達速度が提供される。
本発明の第３の実施形態では、誘電率２．５、引張応力４５ＭＰａ未満、弾性率約７から約１２ＧＰａ、硬さ約０．３５から約１．８ＧＰａの安定した超低ｋ ＳｉＣＯＨ誘電体材料が提供される。第３の実施形態の誘電体材料は約２．５から約３．９Ｊ／ｍ２の凝集強度を有し、２．５ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の水中亀裂発達速度が提供される。
本発明の第４の実施形態では、誘電率２．４、引張応力４０ＭＰａ未満、弾性率約６から約１１ＧＰａ、硬さ約０．３から約１．７ＧＰａの安定した超低ｋ ＳｉＣＯＨ誘電体材料が提供される。本発明のこの実施形態のＳｉＣＯＨを使用すると、約２．４から約３．８Ｊ／ｍ２の凝集強度、および２．３ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の水中亀裂発達速度が提供される。
本発明の第５の実施形態では、誘電率２．３、引張応力４０ＭＰａ未満、弾性率約５から約１０ＧＰａ、硬さ約０．２５から約１．６ＧＰａの安定した超低ｋ ＳｉＣＯＨ誘電体材料が提供される。この実施形態の誘電体材料は約２．２から約３．７Ｊ／ｍ２の凝集強度を有し、１．９ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の水中亀裂発達速度が提供される。
本発明の第６の実施形態では、誘電率２．２、引張応力４０ＭＰａ未満、弾性率約４から約９ＧＰａ、硬さ約０．２から約１．５ＧＰａの安定した超低ｋ ＳｉＣＯＨ誘電体材料が提供される。この実施形態の誘電体材料は約２．０から約３．５Ｊ／ｍ２の凝集強度を有し、１．５ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の水中亀裂発達速度が提供される。
本発明の第７の実施形態では、誘電率２．１、引張応力約２０から約３５ＭＰａ、弾性率約３から約８ＧＰａ、硬さ約０．２から約１．４ＧＰａの安定した超低ｋ ＳｉＣＯＨ誘電体材料が提供される。上記の特性を有する膜は、約１．８から約３．４Ｊ／ｍ２の凝集強度、および１．３ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の水中亀裂発達速度を提供する。
本発明の第８の実施形態では、誘電率２．０、引張応力約２０から約３５ＭＰａ、弾性率約２から約７ＧＰａ、硬さ０．２ＧＰａの安定した超低ｋ ＳｉＣＯＨ誘電体材料が提供される。本発明のこの実施形態では、約１．７から約３．３Ｊ／ｍ２の凝集強度、および１．１ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の水中亀裂発達速度が提供される。
下表１に、本発明の様々な実施形態の一覧を示す。
Figure 0004755831
上記の特性に加え、本発明のＳｉＣＯＨ誘電体材料は疎水性であり、水との接触角が７０°超、より好ましくは８０°超である。
本発明の安定したＳｉＣＯＨ誘電体材料は一般に、プラズマ強化化学的気相堆積法（ＰＥＣＶＤ）を使用して付着（堆積）させる。ＰＥＣＶＤの他に本発明はさらに、化学的気相堆積法（ＣＶＤ）、高密度プラズマ（ＨＤＰ）、パルスＰＥＣＶＤ、スピンオン塗布または他の関連方法を利用して、この安定したＳｉＣＯＨ誘電体材料を形成できることを企図する。
この付着プロセスではＳｉＣＯＨ誘電体材料を、少なくともＳｉ、Ｃ、ＯおよびＨ原子を含む第１の前駆物質（precursor）（液体、気体または蒸気）とＨｅ、Ａｒなどの不活性キャリヤとを、反応装置（reactor）、好ましくはＰＥＣＶＤ反応装置内に供給し、次いで前記第１の前駆物質から生じる膜を適当な基板に、本発明のＳｉＣＯＨ誘電体材料の形成に有効な条件を利用して付着させることによって形成する。本発明はさらに、第１の前駆物質をＯ２、ＣＯ２またはこれらの組合せなどの酸化剤（oxidizingagent）と混合し、それによって反応装置内の反応物を安定させ、基板に付着した誘電体膜の均一性を向上させることを含む。
第１の前駆物質に加えて、ＣおよびＨ原子ならびに任意選択でＯ、ＦおよびＮ原子を含む第２の前駆物質（気体、液体または蒸気）を使用することができる。任意選択で、Ｇｅを含む第３の前駆物質（気体、液体または気体）を使用することもできる。
第１の前駆物質は、１，３，５，７−テトラメチルシクロテトラシロキサン（「ＴＭＣＴＳ」または「Ｃ４Ｈ１６Ｏ４Ｓｉ４」）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ジエトキシメチルシラン（ＤＥＭＳ）、ジメチルジメトキシシラン（ＤＭＤＭＯＳ）、ジエチルメトキシシラン（ＤＥＤＭＯＳ）、ならびに関連環状（cyclic）および非環状（non-cyclic）シラン、シロキサンなど、ＳｉＣＯＨ成分を含む環構造（ring structure）を有する有機分子の中から選択することが好ましい。
使用できる第２の前駆物質は炭化水素分子である。任意の炭化水素分子を使用することができるが、第２の前駆物質は、環構造を有する炭化水素分子からなるグループ、好ましくは分子中に２つ以上の環を有する炭化水素分子、または環に結合した枝分れ鎖（branched chain）を有する炭化水素分子から選択することが好ましい。縮合環（fused ring）を含み、そのうちの少なくとも１つの環がヘテロ原子、好ましくは酸素を含む種（species）が特に有用である。これらの種のうち最も適当なのは、環にかなりのひずみを与えるサイズの環を含む種、すなわち３もしくは４員環、または７員環以上、あるいはその両方である。特に興味深いのは、酸化シクロペンテン（「ＣＰＯ」または「Ｃ５Ｈ８Ｏ」）などのオキサ二環式化合物（oxabicyclics）として知られている化合物類の化合物である。炭化水素環に結合した枝分れ第三級ブチル（ｔ−ブチル）基およびイソプロピル（ｉ−プロピル）基を含む分子も有用である。この環は飽和環でもまたは（Ｃ＝Ｃ二重結合を含む）不飽和環でもよい。第３の前駆物質は、ゲルマニウム水素化物（germanehydride）から、またはＧｅ源を含む他の任意の反応物から構成することができる。
本発明の方法はさらに、約８５ｃｍ２から約７５０ｃｍ２の基板チャックの導電性領域、および基板と上部電極の間の約１ｃｍから約１２ｃｍの間隔を有する平行平板型反応装置を準備するステップを含むことができる。一方の電極に、周波数約０．４５Ｍｚから約２００Ｍｚの高周波ＲＦ電力を印加する。任意選択で、一方の電極に追加の低周波電力を印加することもできる。
付着ステップで使用する条件は、本発明のＳｉＣＯＨ誘電体材料の所望の最終誘電率に応じて様々に変更することができる。大まかに言うと、Ｓｉ、Ｃ、Ｏ、Ｈ元素を含む、誘電率２．８、引張応力４５ＭＰａ未満、弾性率約２から約１５ＧＰａ、硬さ約０．２から約２ＧＰａの安定した誘電体材料を得るために使用する条件には、基板温度を約３００℃から約４２５℃にセットすること、高周波ＲＦ電力密度を約０．１Ｗ／ｃｍ２から約１．５Ｗ／ｃｍ２にセットすること、第１の液体前駆物質の流量を約１００ｍｇ／分から約５０００ｍｇ／分にセットすること、任意選択で、第２の液体前駆物質の流量を約５０ｍｇ／分から約１０，０００ｍｇ／分にセットすること、任意選択で、第３の液体前駆物質の流量を約２５ｍｇ／分から約４０００ｍｇ／分にセットすること、任意選択で、ヘリウム（またはアルゴン、あるいはその両方）などの不活性キャリヤ・ガスの流量を約５０ｓｃｃｍから約５０００ｓｃｃｍにセットすること、反応装置圧力を約１０００ミリトルから約７０００ミリトルにセットすること、および高周波ＲＦ電力を約７５Ｗから約１０００Ｗにセットすることが含まれる。任意選択で、約３０Ｗから約４００Ｗの超低周波電力をプラズマに加えることができる。基板チャックの導電性領域をＸ倍にするときには、基板チャックに印加するＲＦ電力もＸ倍にする。
本発明で酸化剤を使用するときには、約１０ｓｃｃｍから約１０００ｓｃｃｍの流量でＰＥＣＶＤ反応装置内に流入させる。
上記の例では液体前駆物質を使用するが、当技術分野では（トリメチルシランなどの）有機シリコン気相前駆物質を付着に使用できることが知られている。
上記のプロセスによって得られた膜を本明細書では「付着膜（as depositedfilm）」と呼ぶ。表１のＳｉＣＯＨ誘電体を得るための条件については、後の実施例の項で詳細に説明する。
付着に続いて、任意選択で、エネルギー源を使用してこの「付着膜」を処理して、膜を安定させ、その（電気、機械、接着）特性を向上させて、最適な最終的な膜を得る。適当なエネルギー源には、熱、化学作用、紫外（ＵＶ）光、電子ビーム（ｅビーム）、マイクロ波およびプラズマ源が含まれる。本発明では上記のエネルギー源の組合せを使用することもできる。本発明で使用するエネルギー源を利用して、「付着ＳｉＣＯＨ誘電体」のＳｉ−Ｏ結合ネットワークを変更（modify）し、材料中の他の結合を変更し、より多くのＳｉ−Ｏ架橋（cross-linking）を生じさせ、いくつかのケースでは炭化水素相（phase）を除去する。上記の変更はすべて、より高い弾性率、より高い硬さまたはより低い内部応力を与え、あるいはこれらの特性の組合せを達成する。より高い弾性率によっても、またはより低い内部応力によっても亀裂伝播速度は小さくなり、このエネルギー処理の好ましい結果は、より高い弾性率とより低い内部応力の組合せである。
熱エネルギー源には、付着させた誘電体材料を約３００℃から約５００℃の温度まで加熱することができる任意の源、例えば発熱体またはランプが含まれる。熱エネルギー源が、付着させた誘電体材料を約３５０℃から約４３０℃の温度まで加熱することができることがより好ましい。この熱処理プロセスは様々な時間で実施することができるが、一般に約１分から約３００分である。この熱処理ステップは一般に、Ｈｅ、Ａｒなどの不活性ガスの存在下で実行される。この熱処理ステップをアニール・ステップと呼ぶことができ、このステップでは、急（rapid）熱アニール、炉アニール、レーザ・アニールまたはスパイク・アニール条件が使用される。
ＵＶ光処理ステップは、波長約５００から約１５０ｎｍの光を発して基板を照射することができる源を利用して実行し、このときウェハ温度は２５℃から５００℃、好ましくは３００℃から４５０℃に維持する。重要な結合を解離させ活性化させるには＞３７０ｎｍの放射光エネルギーは不十分であり、そのため、好ましい波長範囲は１５０〜３７０ｎｍである。文献データおよび「付着膜」で測定した吸光度スペクトル（absorbance spectrum）を使用して、本発明の発明者は、ＳｉＣＯＨ膜が劣化するため＜１７０ｎｍの放射光は好都合でない可能性があることを見い出した。さらに、エネルギー範囲３１０〜３７０ｎｍは、光子あたりのエネルギーが相対的に低いため、範囲１５０〜３１０ｎｍほど有効ではない。１５０〜３１０ｎｍ範囲では、任意選択で、「付着膜」の吸光度スペクトルと（疎水性などの）膜特性の最小劣化の最適なオーバーラップを使用して、ＳｉＣＯＨ特性を変更するのに最も有効なＵＶスペクトル領域を選択することができる。
電子ビーム処理ステップは、ウェハ一面に均一な電子束（electron flux）を生み出すことができる、エネルギー０．５から２５ｋｅＶ、電流密度０．１から１００マイクロアンペア／ｃｍ２（好ましくは１から５マイクロアンペア／ｃｍ２）の源を利用して実行し、このときウェハ温度は２５℃から５００℃、好ましくは３００℃から４５０℃に維持する。電子ビーム処理ステップで使用する好ましい電子照射量（dose）は、５０から５００マイクロクーロン／ｃｍ２、好ましくは１００から３００マイクロクーロン／ｃｍ２である。
プラズマ処理ステップは、原子水素（Ｈ）および任意選択でＣＨ３または他の炭化水素ラジカルを生成することができる源を利用して実行する。直接プラズマ暴露よりもダウンストリーム・プラズマ源（downstream plasma source）のほうが好ましい。プラズマ処理の間、ウェハ温度は２５℃から５００℃、好ましくは３００℃から４５０℃に維持する。
プラズマ処理ステップは、プラズマを発生させることができるガスを反応装置に導入することによって実行し、その後にこのガスをプラズマに変化させる。プラズマ処理に使用できるガスにはＡｒ、Ｎ、Ｈｅ、Ｘｅ、Ｋｒなどの不活性ガス（Ｈｅガスが好ましい）、水素またはその他の原子水素源、メタン、メチルシラン、その他のＣＨ３基源、およびこれらの混合物が含まれる。プラズマ処理ガスの流量は、使用している反応装置系に応じて様々に変更することができる。チャンバ圧は０．０５から２０トルとすることができるが、好ましい圧力操作範囲は１から１０トルである。プラズマ処理ステップは一般に約１／２分から約１０分実施する。しかし本発明ではより長い時間を使用することもできる。
上記プラズマの発生には一般にＲＦまたはマイクロ波電力源を使用する。ＲＦ電力源は、高周波範囲（約１００Ｗ以上）または低周波範囲（２５０Ｗ未満）、あるいはこれらを組み合わせて用いることができる。高周波電力密度は０．１から２．０Ｗ／ｃｍ２とすることができるが、好ましい動作範囲は０．２から１．０Ｗ／ｃｍ２である。低周波電力密度は０．１から１．０Ｗ／ｃｍ２とすることができるが、好ましい動作範囲は０．２から０．５Ｗ／ｃｍ２である。露出した誘電体表面の著しいスパッタ・エッチングを防ぐ（除去を＜５ナノメートルにする）ため、選択する電力レベルは十分に低くなければならない。
本発明によれば、本発明の安定したＳｉＣＯＨ誘電体材料の製造には以下に挙げるいくつかのステップを組み合わせる必要がある場合がある。
第１のステップでは、本明細書に記載した特定の値範囲の付着ツール・パラメータを使用して、基板に材料を付着させ、「付着膜」を形成する。
熱、ＵＶ光、電子ビーム照射またはこれらの組合せを使用して材料を硬化（cure）させ、または処理して、本明細書に記載した所望の機械特性および他の特性を有する最終的な膜を形成する。
当技術分野で周知のとおり、本発明のこの２つのプロセス・ステップは、単一のプロセス・ツール上にクラスタ化された別個の２つのプロセス室内で実行される。あるいはこれらの２つのプロセス室を別個のプロセス・ツールに配置することもできる（「クラスタ分離化」）。多孔質ＳｉＣＯＨ膜を得るため、硬化ステップは、誘電体材料と一緒に付着させた犠牲炭化水素（ポロゲン（porogen））成分の除去を含むことができる。本発明で使用できる適当な犠牲炭化水素成分には先に述べた第２の前駆物質が含まれる。ただしこれに限定されるわけではない。前記第２の前駆物質については実施例３に記載されている。
ｋ＝２．７の実施例
好ましい１つのプロセス実施形態では、ＰＥＣＶＤツールの中の３００℃〜４２５℃、好ましくは３５０℃に加熱されたウェハ・チャック上に３００ｍｍ基板を配置する。本発明では任意のＰＥＣＶＤ付着反応装置を使用することができる。次いで、気体および液体前駆物質の流量を安定させて圧力が６トルに達するようにする。ただし１〜１０トルの圧力を使用することができる。
ガスの組成は、ＨｅまたはＡｒ、ＳｉＣＯＨ前駆物質、および任意選択のＯ２またはＣＯ２からなる。ＳｉＣＯＨ前駆物質は元素Ｓｉ、Ｃ、ＯおよびＨを含み、好ましい前駆物質には、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）またはオクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ジエトキシメチルシラン（ＤＥＭＳ）、ジメチルジメトキシシラン（ＤＭＤＭＯＳ）、ジエチルメトキシシラン（ＤＥＤＭＯＳ）、ならびに関連環状および非環状シラン、シロキサンなどが含まれる。好ましいプロセスでは、液体流量２０００〜３５００ｍｇ／分（好ましくは２８００±３００ｍｇ／分）のオクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、および流量１００〜２００ｓｃｃｍのＯ２を使用する。ただし流量５０から３００ｓｃｃｍのＯ２を使用することもできる。好ましいＨｅ流量は５００〜２０００ｓｃｃｍである。
好ましいプロセスでは、ガス導入プレート（「シャワーヘッド」）に、周波数１３．６ＭＨｚ、電力約３５０Ｗ（２００〜４５０Ｗを使用することができる）の高周波エネルギーを印加し、ウェハ・チャックに、周波数１３．６ＭＨｚ、電力約１００Ｗ（５０〜２００Ｗを使用することができる）の高周波エネルギーを印加する。当技術分野では周知のとおり、本発明では異なるＲＦ周波数（０．２６、０．３５、０．４５ＭＨｚ）を使用することもできる。
付着後には任意選択で、（熱エネルギー源と第２のエネルギー源の両方を使用した）ＳｉＣＯＨ膜の処理を実行して、膜を安定させ、表１に示した特性を得る。第２のエネルギー源は放射性源（ＵＶまたは電子ビーム）、または（プラズマ中に形成された水素原子または他の反応性ガスを使用する）化学作用源とすることができる。
熱エネルギーと第２のエネルギー源の両方を使用した処理によって、ＳｉＣＯＨ膜のＦＴＩＲスペクトルのネットワークＳｉ−Ｏ吸光度とケージＳｉ−Ｏ吸光度の比が変化し、具体的には、ネットワークＳｉ−Ｏ吸光度に対するケージＳｉ−Ｏ吸光度の比が低下する。結果を図１および２に示す。図１では、曲線１が３５０℃で処理した後、曲線２が４１０℃で処理した後である。図２では、すべての曲線が４１０℃で処理した後のものであり、曲線５、６および７は、ネットワークＳｉ−Ｏ強度に対するケージＳｉ−Ｏ強度の比が処理時間が長くなるにつれて低下することを示している。
好ましい一処理では、（上記のプロセスに従って付着させた膜を含む）基板を、制御された環境（真空または極めて高純度の不活性ガス。Ｏ２およびＨ２Ｏ濃度は＜１００パーツ・パー・ミリオン「ｐｐｍ」、好ましくは＜１０ｐｐｍ）を有する紫外（ＵＶ）処理ツールの中に入れる。
本発明では、ＵＶ処理ツールを付着ツールに結合し（「クラスタ化」）、またはＵＶ処理ツールを別個のツールとすることができる。ＵＶ処理ツールの中の３００℃から４５０℃、好ましくは３５０℃から４００℃の高温のチャック上にサンプルを配置する。同時熱アニール／ＵＶ放射処理を３０秒から１，０００秒、好ましくは１００秒から６００秒、サンプルに行う。本発明のＵＶ処理では、１５０ｎｍから３７０ｎｍの波長範囲を使用することができるが、エネルギー範囲２９０〜３７０ｎｍは、光子あたりのエネルギーが相対的に低いため、範囲１５０〜２９０ｎｍほど有効ではない。１５０〜３７０ｎｍ範囲では、任意選択で、「付着膜」の吸光度スペクトルと（疎水性などの）膜特性の最小劣化の最適なオーバーラップを使用して、ＳｉＣＯＨ特性を変更し、特性を向上させるのに最も有効なＵＶスペクトル領域を選択することができる。電力は一般に１〜１０キロワット、好ましくは２〜５キロワットである。
代替実施形態では、先に示した温度までランプで基板を加熱する。さらに代替実施形態では、第２のエネルギー源に化学作用、電子ビーム、マイクロ波またはプラズマ・エネルギー源が含まれる。ただしこれらに限定されるわけではない。
この処理の結果は、前表１の１列（行）目に示した特性を有するＳｉＣＯＨ材料である。
ｋ＝２．５〜２．６の実施例
ｋ＝２．５〜２．６の本発明のＳｉＣＯＨ材料を製造するためには、小さな変更を加えた第１の実施例と同様のプロセスを使用する。具体的には、圧力を６トルよりも高くし、ＳｉＣＯＨ ＯＭＣＴＳ前駆物質の流量を約１５００〜３０００ｍｇ／分まで下げ、シャワーヘッドのＲＦ電力をわずかに低くする（１０〜２０％減）。ウェハ・チャックのＲＦ電力を２０〜５０％引き下げることが重要である。
ｋ＝２．４〜２．２の実施例
好ましい１つのプロセス実施形態では、ＰＥＣＶＤツールの中の１００℃〜４００℃、好ましくは２００℃〜３５０℃に加熱されたウェハ・チャック上に３００ｍｍ基板を配置する。一般に、アプライド・マテリアルズ（Applied Materials）社製のプロデューサ（Producer）（Ｒ）、ノーベラス・システムズ（NovellusSystems）社製のベクタ（Vector）（Ｒ）などのツールを使用するが、本発明では任意のＰＥＣＶＤ付着反応装置を使用することができる。
次いで、気体および液体前駆物質の流量を安定させて圧力が１トルから６トルに達するようにする。ただし０．１〜１０トルの圧力を使用することができる。ガスの組成は、ＳｉＣＯＨ前駆物質、炭化水素ベースの第２の前駆物質およびＨｅまたはＡｒからなる。任意選択でＯ２またはＣＯ２も使用する。ＳｉＣＯＨ前駆物質は元素Ｓｉ、Ｃ、ＯおよびＨを含み、好ましい前駆物質には、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）またはオクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ジエトキシメチルシラン（ＤＥＭＳ）、ジメチルジメトキシシラン（ＤＭＤＭＯＳ）、ジエチルメトキシシラン（ＤＥＤＭＯＳ）、ならびに関連環状および非環状シラン、シロキサンなどが含まれる。
米国特許第６，１４７，００９号、第６，３１２，７９３号、第６，４４１，４９１号、第６，４３７，４４３号、第６，４４１，４９１号、第６，５４１，３９８号、第６，４７９，１１０Ｂ２号および第６，４９７，９６３号に記載のプロセスを使用することができる。
第２の炭化水素前駆物質は有機分子、好ましくは環構造を有する分子からなるグループから選択された有機分子とすることができる。好ましい１つの前駆物質類（クラス）は、縮合環を含み、そのうちの少なくとも１つの環がヘテロ原子、好ましくは酸素を含む種である。これらの種のうち最も適当なのは、環にかなりのひずみを与えるサイズの環を含む種、すなわち３もしくは４員環、または７員環以上、あるいはその両方である。特に興味深いのは、酸化シクロペンテン（「ＣＰＯ」または「Ｃ５Ｈ８Ｏ」）などのオキサ二環式化合物として知られている化合物類の化合物である。
好ましい前駆物質は環を含むことができ、第三級ブチル基、イソプロピル基などの基が分子中に存在してもよい。好ましい３番目の前駆物質類は、少なくとも１つのＣ＝Ｃ二重結合を含む。非常に好ましい４番目の前駆物質類は少なくとも１つの環と少なくとも１つのＣ＝Ｃ二重結合とを含む。
好ましいプロセスは、液体流量５０〜３０００ｍｇ／分（好ましくは２８００±３００ｍｇ／分）のＯＭＣＴＳ、ＴＭＣＴＳまたはＤＥＭＳ、および流量１０〜１０，０００ｍｇ／分の第２の炭化水素前駆物質を使用する。第２の炭化水素前駆物質とＳｉＣＯＨ前駆物質の比は約１対１００である。好ましいＨｅ流量は１００〜１０００ｓｃｃｍであり、流量５から１０００ｓｃｃｍのＯ２またはＣＯ２を使用することもできる。
好ましいプロセスでは、ガス導入プレート（「シャワーヘッド」）に、周波数１３．６ＭＨｚ、電力約３００Ｗ（２００〜４５０Ｗを使用することができる）の高周波エネルギーを印加し、ウェハ・チャックに、周波数１３．６ＭＨｚ以下、電力約５０Ｗ（０〜２００Ｗを使用することができる）の高周波エネルギーを印加する。本発明のＳｉＣＯＨ膜は、４００〜４，０００オングストローム／分、好ましくは約６００〜１，０００オングストローム／分の速度で付着させる。時間は、所望の厚さの膜が付着するように調節する。この膜は少なくとも第１のＳｉＣＯＨ相と第２の炭化水素相とを含む。
第２の炭化水素相は主にＣとＨからなり、ＯまたはＳｉを含んでいてもよく、一般に、（単一の種ではなしに）ある範囲の異なる分子、分子断片（fragment）または有機鎖（organic chain）を有する。この相（phase）は、炭化水素分子の形態、または重合体に似た小さな有機鎖の形態をとることができ、具体的には種の一部が、先に述べた第２の炭化水素前駆物質の分子をそれぞれ２つまたは３つ含む「二量体（dimer）または三量体（trimer）」であることができる。これらの分子または分子鎖はＳｉＣＯＨ骨格（framework）に共有結合していてもよく、または結合していなくともよい。
付着後には任意選択で、（熱エネルギー源と第２のエネルギー源の両方を使用した）ＳｉＣＯＨ膜の処理を実行して、膜を安定させ、すべての、または大部分の第２の炭化水素相を除去し、非常に小さな特性寸法の空間（open space）からなる第３の相を生み出し、表１に示した特性を向上させる。第３の相は、０．１〜５ｎｍ程度、好ましくは１〜２ｎｍ程度の寸法を有する。
第２のエネルギー源は放射性源（ＵＶまたは電子ビーム）、または（プラズマ中に形成された水素原子または他の反応性ガスを使用する）化学作用源とすることができる。
好ましい一処理では、（上記のプロセスに従って付着させた膜を含む）基板を、制御された環境（真空または極めて高純度の不活性ガス。Ｏ２およびＨ２Ｏ濃度は＜１００ｐｐｍ、好ましくは＜１０ｐｐｍ）を有する紫外（ＵＶ）処理ツールの中に入れる。
本発明では、ＵＶ処理ツールを付着ツールに結合し（「クラスタ化」）、またはＵＶ処理ツールを別個のツールとすることができる。ＵＶ処理ツールの中の３００℃から４５０℃、好ましくは３５０℃から４３０℃、最も好ましくは３７０℃〜４２０℃の高温のチャック上にサンプルを配置する。
同時熱アニール／ＵＶ放射処理を３０秒から１，０００秒、好ましくは１００秒から６００秒、サンプルに行う。
波長範囲３７０から１５０ｎｍの放射光を発する任意のＵＶ放射源を使用することができ、好ましい波長範囲は１９０〜３７０ｎｍである。範囲１９０〜２９０ｕｍが非常に好ましく、１９０〜２９０ｎｍ範囲では、任意選択で、「付着膜」の吸光度スペクトルの最適なオーバーラップを使用して、ＳｉＣＯＨ特性を変更するのに最も有効なＵＶスペクトル領域を選択することができる。
光源と基板の間の石英成分に吸収される便利さから、波長２９０から１９０または１８０ｎｍのスペクトル領域を選択することができる。電力は一般に１〜１０キロワット、好ましくは２〜５キロワットである。
好ましい代替実施形態では、ＳｉＣＯＨ骨格を活性化する相対的に高いエネルギーのＵＶ（２１０から１５０ｎｍ）と、第２の炭化水素相を活性化し除去する相対的に低いエネルギー（３００〜２００ｎｍ）とを組み合わせることが好ましい。
任意選択で、ＳｉＣＯＨ骨格を活性化する相対的に高いエネルギーのＵＶ（２１０から１５０ｎｍ）を第１のＵＶステップで照射し、第２の炭化水素相を活性化し除去する相対的に低いエネルギー（３００〜２００ｎｍ）を第２のＵＶステップで照射することができる。
代替実施形態では、第２の炭化水素相を活性化し除去する相対的に低いエネルギー（３００〜２００ｎｍ）を第１のＵＶステップで照射し、ＳｉＣＯＨ骨格を活性化する相対的に高いエネルギーのＵＶ（２１０から１５０ｎｍ）を第２のＵＶステップで照射することができる。
代替実施形態ではさらに、先に示した温度までランプで基板を加熱する。さらに代替実施形態では、第２のエネルギー源に化学作用、電子ビーム、マイクロ波またはプラズマ・エネルギー源が含まれる。ただしこれらに限定されるわけではない。
熱エネルギーと第２のエネルギー源の両方を使用した処理によって、ＳｉＣＯＨ膜のＦＴＩＲスペクトルのネットワークＳｉ−Ｏ吸光度とケージＳｉ−Ｏ吸光度の比が変化し、具体的には、ケージＳｉ−Ｏ吸光度に対するネットワークＳｉ−Ｏ吸光度の比が増大する。結果を図３に示す。曲線１１は、熱（アニール）処理後の多孔質ＳｉＣＯＨ膜のＦＴＩＲ吸光度、曲線１２は好ましいｅビーム処理後のＦＴＩＲ吸光度、曲線１３は好ましいＵＶ処理後のＦＴＩＲ吸光度である。曲線１１と比較すると、ｅビーム処理（１２）およびＵＶ処理（１３）ではともに、ケージＳｉ−Ｏピークに対するネットワークＳｉ−Ｏピークの比が大きくなっている。このより大きな比はより高い弾性率と相関する。図３に示すように、この処理によってＣ−Ｈ伸長モード（stretching mode）のＦＴＩＲ吸光度が変化する。次に図４を参照すると、同じ多孔質ＳｉＣＯＨ膜の弾性率が、４３０℃での好ましいｅビーム処理中の照射（ドーズ）量に対してプロットされている。弾性率は照射量の増大とともに単調に増大する。この弾性率の増大は、図３に見られるネットワーク／ケージＳｉ−Ｏ比の増大による。
ＵＶ処理時間の効果を図５に示す。本発明に従って製造された多孔質ＳｉＣＯＨ膜のＦＴＩＲ吸光度を図５に示す。曲線２１は「付着膜」のＦＴＩＲ吸光度、曲線２２は、４３０℃、４時間の熱（アニール）処理後の多孔質ＳｉＣＯＨ膜のＦＴＩＲ吸光度、曲線２３は、４００℃、２分のＵＶ処理後の多孔質ＳｉＣＯＨ膜のＦＴＩＲ吸光度、曲線２４は、４００℃、５分のＵＶ処理後の多孔質ＳｉＣＯＨ膜のＦＴＩＲ吸光度である。ケージＳｉ−Ｏピークに対するネットワークＳｉ−Ｏピークの比は、ＵＶ処理時間の増大ともに増大することが分かる。
ｋ＝２．２〜２．５の実施例
ｋ＝２．２〜２．５の本発明のＳｉＣＯＨ材料を製造するためには、小さな変更を加えた第３の実施例と同様のプロセスを使用する。具体的には、第１のＳｉＣＯＨ前駆物質に対する第２の炭化水素前駆物質の比をより小さくする。
ｋ＝２．０〜２．１の実施例
ｋ＝２．０〜２．１の本発明のＳｉＣＯＨ材料を製造するためには、第３の実施例と同様のプロセスを使用する。ｋ＜２．１である材料の多孔率は３０％超であり、より高いポロゲン／ＳｉＣＯＨ比を使用する。
本発明の新規の方法によって形成した電子デバイスを図６〜９に示す。図６〜９に示したデバイスは本発明の例にすぎず、本発明の新規な方法によってこれらの他にも無数のデバイスを形成できることに留意されたい。
図６には、シリコン基板３２上に構築された電子デバイス３０が示されている。シリコン基板３２の上にはまず最初に絶縁材料層３４が形成されており、その中には第１の金属領域３６が埋め込まれている。第１の金属領域３６の表面に対してＣＭＰプロセスを実施した後、第１の絶縁材料層３４および第１の金属領域３６の上に、本発明のＳｉＣＯＨ誘電体膜３８を付着させる。第１の絶縁材料層３４は、酸化シリコン、窒化シリコン、ドープされた酸化シリコン、ドープされた窒化シリコンまたは他の適当な絶縁材料から適当に形成することができる。次いでＳｉＣＯＨ誘電体膜３８をフォトリソグラフィ・プロセスでパターン形成し、これをエッチングし、その上に導体層４０を付着させる。第１の導体層４０の表面に対してＣＭＰプロセスを実施した後、第１のＳｉＣＯＨ誘電体膜３８および第１の導体層４０の上に、プラズマ化学的気相堆積法プロセスによって本発明のＳｉＣＯＨ膜からなる第２の層４４を付着させる。導体層４０は、金属材料または非金属導電材料を付着させることによって形成することができる。例えば、アルミニウムまたは銅金属材料、あるいは窒化物またはポリシリコン非金属材料を付着させることができる。第１の導体層４０は第１の金属領域３６と電気的に連結している。
次いで、ＳｉＣＯＨ誘電体膜４４の表面にフォトリソグラフィック・プロセスを実施した後に、この膜をエッチングし、第２の導体材料を付着させることによって、第２の導体領域５０を形成する。第２の導体領域５０は、第１の導体層４０の付着に使用されるものと同様の金属材料または非金属材料の付着によって形成することができる。第２の導体領域５０は第１の導体領域４０と電気的に連結しており、第２のＳｉＣＯＨ誘電体膜層４４の中に埋め込まれている。第２のＳｉＣＯＨ誘電体膜層は第１のＳｉＣＯＨ誘電体材料層３８と密に接触している。この実施例では、第１のＳｉＣＯＨ誘電体材料層３８が層（レベル）内誘電体材料であり、第２のＳｉＣＯＨ誘電体膜層４４が層内および層間誘電体である。本発明のＳｉＣＯＨ誘電体膜の低い誘電率を基に、第１の絶縁層３８および第２の絶縁層４４によって優れた絶縁特性を達成することができる。
図７に本発明の電子デバイス６０を示す。このデバイスは図６に示した電子デバイス３０に似ているが、第１の絶縁材料層３８と第２の絶縁材料層４４の間に追加の誘電体キャップ層６２が付着されている点が異なる。誘電体キャップ層６２は、酸化シリコン、窒化シリコン、酸窒化シリコン、高融点金属窒化シリコン（高融点金属はＴａ、Ｚｒ、ＨｆまたはＷ）、炭化シリコン、炭窒化シリコン（ＳｉＣＮ）、炭化酸化シリコン（ＳｉＣＯ）およびこれらの水素化物などの材料から適当に形成することができる。追加の誘電体キャップ層６２は、第２の絶縁材料層４４またはその下位層、特に層３４および３２に第１の導体層４０が拡散することを防ぐ拡散バリア層の働きをする。
本発明の電子デバイスの他の代替実施形態７０を図８に示す。電子デバイス７０には、ＲＩＥマスクおよびＣＭＰ（化学機械的研磨）研磨ストップ層の働きをする２つの追加の誘電体キャップ層７２および７４が使用されている。第１の誘電体キャップ層７２は第１の超低ｋ絶縁材料層３８の上に付着されており、ＲＩＥマスクおよびＣＭＰストップ層として使用される。そのため、ＣＭＰ後の第１の導体層４０と層７２はほぼ共面（同平面；co-planar）にある。第２の誘電体層７４の機能は層７２のそれと同様だが、層７４は、第２の導体層５０の平坦化の際に利用される。研磨ストップ層７４は、酸化シリコン、窒化シリコン、酸窒化シリコン、高融点金属窒化シリコン（高融点金属はＴａ、Ｚｒ、ＨｆまたはＷである）、炭化シリコン、炭化酸化シリコン（ＳｉＣＯ）およびこれらの水素化物などの適当な誘電体材料を付着させることによって形成することができる。研磨ストップ層７２または７４の好ましい組成はＳｉＣＨまたはＳｉＣＯＨである。第２の誘電体層７４は、第２のＳｉＣＯＨ誘電体膜４４の上に同じ目的で追加することができる。
本発明の電子デバイスの他の代替実施形態８０を図９に示す。この代替実施形態では、追加の誘電体材料層８２が付着されており、この層が、第２の絶縁材料層４４を別個の２つの層８４と８６に分割している。したがって、本発明の超低ｋ材料から形成された図６に示された層間および層内誘電体層４４は、ビア９２と相互接続９４の境界で、層間絶縁膜層８４と層内誘電体層８６に分割されている。上側誘電体層７４の上にはさらに追加の拡散バリア層９６が付着されている。この代替実施形態の電子デバイス構造８０によって得られる追加の利点は、誘電体層８２がＲＩＥエッチング・ストップ層として働き、相互接続の深さの優れた制御が得られることである。したがって、層８２の組成は、層８６が選択的にエッチングされるように選択する。
他の代替実施形態には、前処理された半導体基板を含む配線構造中の層内または層間誘電体として絶縁材料層を有する電子デバイス構造であって、前記半導体基板は、ａ）第１の絶縁材料層の中に埋め込まれた第１の金属領域と、ｂ）第２の絶縁材料層の中に埋め込まれた第１の導体領域であって、第２の絶縁材料層が第１の絶縁材料層と密に接触し、第１の導体領域が第１の金属領域と電気的に連結する第１の導体領域と、ｃ）第１の導体領域と電気的に連結し、第３の絶縁材料層の中に埋め込まれた第２の導体領域であって、第３の絶縁材料層が第２の絶縁材料層と密に接触する第２の導体領域と、ｄ）第２の絶縁材料層と第３の絶縁材料層の間の第１の誘電体キャップ層と、ｅ）第３の絶縁材料層の上の第２の誘電体キャップ層とを有し、第１および第２の誘電体キャップ層がＳｉ、Ｃ、ＯおよびＨの原子を含む材料、好ましくは本発明のＳｉＣＯＨ誘電体膜から形成された電子デバイス構造が含まれる。
本発明の他の代替実施形態には、前処理された半導体基板を含む配線構造中の層内または層間誘電体としての絶縁材料層を有する電子デバイス構造であって、前記半導体基板は、ａ）第１の絶縁材料層の中に埋め込まれた第１の金属領域と、ｂ）第２の絶縁材料層の中に埋め込まれた第１の導体領域であって、第２の絶縁材料層が第１の絶縁材料層と密に接触し、第１の導体領域が第１の金属領域と電気的に連結する第１の導体領域と、ｃ）第１の導体領域と電気的に連結し、第３の絶縁材料層の中に埋め込まれた第２の導体領域であって、第３の絶縁材料層が第２の絶縁材料層と密に接触する第２の導体領域と、ｄ）第２の絶縁材料層と第３の絶縁材料層のうちの少なくとも一方の上に付着させた本発明の多相超低ｋ膜から形成された拡散バリア層と、を含む電子デバイス構造が含まれる。
他の代替実施形態には、前処理された半導体基板を含む配線構造中の層内または層間誘電体として絶縁材料層を有する電子デバイス構造であって、前記半導体基板は、ａ）第１の絶縁材料層の中に埋め込まれた第１の金属領域と、ｂ）第２の絶縁材料層の中に埋め込まれた第１の導体領域であって、第２の絶縁材料層が第１の絶縁材料層と密に接触し、第１の導体領域が第１の金属領域と電気的に連結する第１の導体領域と、ｃ）第１の導体領域と電気的に連結し、第３の絶縁材料層の中に埋め込まれた第２の導体領域であって、第３の絶縁材料層が第２の絶縁材料層と密に接触する第２の導体領域と、ｄ）第２の絶縁材料層の上の反応性イオン・エッチング（ＲＩＥ）ハード・マスク／研磨ストップ層と、ｅ）ＲＩＥハード・マスク／研磨ストップ層の上の拡散バリア層と、を有し、ＲＩＥハード・マスク／研磨ストップ層および拡散バリア層が本発明のＳｉＣＯＨ誘電体膜から形成された電子デバイス構造が含まれる。
他の代替実施形態には、前処理された半導体基板を含む配線構造中の層内または層間誘電体として絶縁材料層を有する電子デバイス構造であって、前記半導体基板は、ａ）第１の絶縁材料層の中に埋め込まれた第１の金属領域と、ｂ）第２の絶縁材料層の中に埋め込まれた第１の導体領域であって、第２の絶縁材料層が第１の絶縁材料層と密に接触し、第１の導体領域が第１の金属領域と電気的に連結する第１の導体領域と、ｃ）第１の導体領域と電気的に連結し、第３の絶縁材料層の中に埋め込まれた第２の導体領域であって、第３の絶縁材料層が第２の絶縁材料層と密に接触する第２の導体領域と、ｄ）第２の絶縁材料層の上の第１のＲＩＥハード・マスク／研磨ストップ層と、ｅ）第１のＲＩＥハード・マスク／研磨ストップ層の上の第１の拡散バリア層と、ｆ）第３の絶縁材料層の上の第２のＲＩＥハード・マスク／研磨ストップ層と、ｇ）第２のＲＩＥハード・マスク／研磨ストップ層の上の第２の拡散バリア層とを有し、ＲＩＥハード・マスク／研磨ストップ層および拡散バリア層が本発明のＳｉＣＯＨ誘電体膜から形成された電子デバイス構造が含まれる。
本発明の他の代替実施形態には、配線構造中の層内または層間誘電体として絶縁材料層を有する、すぐ上の段落に記載した電子デバイス構造と同様の電子デバイス構造であって、本発明のＳｉＣＯＨ誘電体材料から形成された、層間誘電体層と層内誘電体層の間に位置する誘電体キャップ層をさらに含む電子デバイス構造が含まれる。
本発明を例示的に説明してきたが、使用した用語は説明のためのものであって、限定を意図したものではないことを理解されたい。さらに、好ましい実施形態およびいくつかの代替実施形態に関して本発明を説明したが、当業者なら、これらの教示を本発明の他の可能な変形形態に容易に適用できることを理解されたい。
誘電率２．８、引張応力４０ＭＰａ未満、弾性率約９から約１５ＧＰａ、硬さ約０．５から約２ＧＰａの本発明の安定した低ｋ ＳｉＣＯＨ誘電体材料のＦＴＩＲスペクトラムのＳｉ−Ｏ伸長領域（stretching region）を示す図である。 誘電率２．８、引張応力４０ＭＰａ未満、弾性率約９から約１５ＧＰａ、硬さ約０．５から約２ＧＰａの本発明の安定した低ｋ ＳｉＣＯＨ誘電体材料のＦＴＩＲスペクトラムのＳｉ−Ｏ伸長領域を示す図である。 実施例３に基づく本発明の安定した超低ｋ ＳｉＣＯＨ誘電体材料のＦＴＩＲスペクトラムのＳｉ−Ｏ伸長領域を示す図である。 図３と同じ材料の弾性率をｅビーム照射量に対してプロットした図である。 実施例３に基づく本発明の安定した超低ｋ ＳｉＣＯＨ誘電体材料のＦＴＩＲスペクトラムのＳｉ−Ｏ伸長領域を示す図であって、ＦＴＩＲスペクトルに対するＵＶ処理時間の効果を示す図である。 本発明の安定した低ｋまたは超低ｋ ＳｉＣＯＨ誘電体材料から形成された層内誘電体層および層間誘電体層を有する本発明の電子デバイスの拡大断面図である。 本発明の低ｋまたは超低ｋ ＳｉＣＯＨ誘電体材料の上に付着させた追加の拡散バリア誘電体キャップ層を有する、図６の本発明の電子デバイス構造の拡大断面図である。 追加のＲＩＥハード・マスク／研磨ストップ誘電体キャップ層、および研磨ストップ層の上に付着させた誘電体キャップ拡散バリア層を有する、図７の本発明の電子デバイス構造の拡大断面図である。 本発明の安定した低ｋまたは超低ｋ ＳｉＣＯＨ誘電体材料の上に付着させた追加のＲＩＥハード・マスク／研磨ストップ誘電体層を有する、図８の本発明の電子デバイス構造の拡大断面図である。
符号の説明
３０ 電子デバイス
３２ シリコン基板
３４ 第１の絶縁材料層
３６ 第１の金属領域
３８ 第１のＳｉＣＯＨ誘電膜層
４０ 第１の導体層
４４ 第２のＳｉＣＯＨ誘電膜層
５０ 第２の導体層
６０ 電子デバイス
６２ 誘電体キャップ層
７０ 電子デバイス
７２ 誘電体キャップ層（研磨ストップ層）
７４ 誘電体キャップ層（研磨ストップ層）
８０ 電子デバイス
８２ 誘電体材料層
８４ 層間絶縁膜層
８６ 層内誘電体層
９２ ビア
９４ 相互接続
９６ 拡散バリア層

Claims (15)

  1. Ｓｉ、Ｃ、Ｏ、Ｈ元素を含む、誘電率２．８以下、引張応力４５ＭＰａ未満、弾性率２から１５ＧＰａ、硬さ０．２から２ＧＰａ、凝集強度１．７から４．５Ｊ／ｍ２、水中亀裂発達速度が１．１から２．８ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の誘電体材料であって、前記誘電体材料は、
    （１）ＰＥＣＶＤツール内のウェハー・チャックを１００℃乃至４２５℃に加熱し、
    （２）前記ウェハ・チャック上に基板を配置し、
    （３）希ガスとＳｉＣＯＨ前駆物質の混合体の圧力を０．１乃至１０トルに維持し、前記前駆物質は、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）またはオクタメ チルシクロテトラシロキサン（ＯＭＣＴＳ）、ジエトキシメチルシラン（ＤＥＭＳ）、ジメチルジメトキシシラン（ＤＭＤＭＯＳ）、ジエチルメトキシシラン （ＤＥＤＭＯＳ）、ならびに関連環状および非環状シラン、シロキサンのいずれか１つを含み、
    （４）前記前駆物質の流量を５０乃至３５００ｍｇ／分に維持し、
    （５）前記ＰＥＣＶＤツールのガス導入プレートに、周波数０．２６、０．３５、０．４５若しくは１３．６ＭＨｚ、電力２００乃至４５０Ｗの高周波エネルギを印加して誘電体材料を前記基板に付着させ、
    （６）前記誘電体付着後の処理として、熱エネルギー及び化学作用、電子ビーム、マイクロ波またはプラズマ・エネルギー源の少なくとも１つの第２のエネルギ源からの放射を印加し、形成された、前記誘電体材料。
  2. 共有結合３次元ネットワーク構造を有する、請求項１に記載の誘電体材料。
  3. 前記共有結合３次元ネットワーク構造がさらに、付着後の処理を用いて、ネットワークＳｉ−Ｏ強度に対するケージＳｉ−Ｏ強度の比が低下するＦＴＩＲ吸光度スペクトルを生み出すＳｉ−Ｏ結合を含む、請求項２に記載の誘電体材料。
  4. 水との接触角が７０°超である、請求項１に記載の誘電体材料。
  5. ナノメートル・サイズの多数の細孔をさらに含む、請求項１に記載の誘電体材料。
  6. 少なくとも、Ｓｉ、Ｃ、Ｏ、Ｈ元素を含む、誘電率２．８以下、引張応力４５ＭＰａ未満、弾性率２から１５ＧＰａ、硬さ０．２から２ＧＰａ、凝集強度１．７から４．５Ｊ／ｍ２、水中亀裂発達速度が１．１から２．８ミクロンの膜厚に対して１×１０−１０ｍ／秒以下の誘電体材料と、配線領域とを含む電子デバイス構造であって、前記誘電体材料は、
    （１）ＰＥＣＶＤツール内のウェハー・チャックを１００℃乃至４２５℃に加熱し、
    （２）前記ウェハ・チャック上に基板を配置し、
    （３）希ガスとＳｉＣＯＨ前駆物質の混合体の圧力を０．１乃至１０トルに維持し、前記前駆物質は、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）またはオクタメ チルシクロテトラシロキサン（ＯＭＣＴＳ）、ジエトキシメチルシラン（ＤＥＭＳ）、ジメチルジメトキシシラン（ＤＭＤＭＯＳ）、ジエチルメトキシシラン （ＤＥＤＭＯＳ）、ならびに関連環状および非環状シラン、シロキサンのいずれか１つを含み、
    （４）前記前駆物質の流量を５０乃至３５００ｍｇ／分に維持し、
    （５）前記ＰＥＣＶＤツールのガス導入プレートに、周波数０．２６、０．３５、０．４５若しくは１３．６ＭＨｚ、電力２００乃至４５０Ｗの高周波エネルギを印加して誘電体材料を前記基板に付着させ、
    （６）前記誘電体付着後の処理として、熱エネルギー及び化学作用、電子ビーム、マイクロ波またはプラズマ・エネルギー源の少なくとも１つの第２のエネルギ源からの放射を印加し、形成された、前記電子デバイス構造。
  7. 前記誘電体材料が共有結合３次元ネットワーク構造を有する、請求項６に記載の電子デバイス構造。
  8. 前記共有結合３次元ネットワーク構造がさらに、付着後の処理を用いて、ネットワークＳｉ−Ｏ強度に対するケージＳｉ−Ｏ強度の比が低下するＦＴＩＲ吸光度スペクトルを生み出すＳｉ−Ｏ結合を含む、請求項７に記載の電子デバイス構造。
  9. 前記誘電体材料の水との接触角が７０°超である、請求項６に記載の電子デバイス構造。
  10. 前記誘電体材料がさらに、ナノメートル・サイズの多数の細孔を含む、請求項６に記載の電子デバイス構造。
  11. 第２の前駆物質をさらに含み、前記第２の前駆物質が、環構造を有する分子と、炭化水素環に結合した枝分れ第三級ブチル基またはイソプロピル基を含む分子とからなるグループから選択された炭化水素分子を含む、請求項１に記載の誘電体材料。
  12. 前記第２の前駆物質が酸素を含む炭化水素分子である、請求項１１に記載の誘電体材料。
  13. 前記第２の前駆物質が酸化シクロペンタン酸化物である、請求項１１に記載の誘電体材料。
  14. 第３の前駆物質をさらに含み、前記第３の前駆物質がゲルマニウム水素化物またはＧｅ源を含む他の反応物である、請求項１１に記載の誘電体材料。
  15. 前記反応装置に酸化剤を供給するステップをさらに含む、請求項１１に記載の誘電体材料。
JP2005007763A 2004-01-16 2005-01-14 低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜ならびにその形成方法 Expired - Fee Related JP4755831B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/758,724 US7030468B2 (en) 2004-01-16 2004-01-16 Low k and ultra low k SiCOH dielectric films and methods to form the same
US10/758724 2004-01-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008224431A Division JP4833268B2 (ja) 2004-01-16 2008-09-02 低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜の形成方法

Publications (2)

Publication Number Publication Date
JP2005203794A JP2005203794A (ja) 2005-07-28
JP4755831B2 true JP4755831B2 (ja) 2011-08-24

Family

ID=34749564

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005007763A Expired - Fee Related JP4755831B2 (ja) 2004-01-16 2005-01-14 低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜ならびにその形成方法
JP2008224431A Expired - Fee Related JP4833268B2 (ja) 2004-01-16 2008-09-02 低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜の形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008224431A Expired - Fee Related JP4833268B2 (ja) 2004-01-16 2008-09-02 低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜の形成方法

Country Status (4)

Country Link
US (2) US7030468B2 (ja)
JP (2) JP4755831B2 (ja)
CN (1) CN100378990C (ja)
TW (1) TWI324381B (ja)

Families Citing this family (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734533B2 (en) * 2002-05-30 2004-05-11 Intel Corporation Electron-beam treated CDO films
JP4338495B2 (ja) * 2002-10-30 2009-10-07 富士通マイクロエレクトロニクス株式会社 シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
US7485570B2 (en) 2002-10-30 2009-02-03 Fujitsu Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US7288292B2 (en) * 2003-03-18 2007-10-30 International Business Machines Corporation Ultra low k (ULK) SiCOH film and method
US7208389B1 (en) 2003-03-31 2007-04-24 Novellus Systems, Inc. Method of porogen removal from porous low-k films using UV radiation
US20050260420A1 (en) * 2003-04-01 2005-11-24 Collins Martha J Low dielectric materials and methods for making same
US7081673B2 (en) * 2003-04-17 2006-07-25 International Business Machines Corporation Multilayered cap barrier in microelectronic interconnect structures
JP4295730B2 (ja) * 2003-04-28 2009-07-15 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US20040253378A1 (en) * 2003-06-12 2004-12-16 Applied Materials, Inc. Stress reduction of SIOC low k film by addition of alkylenes to OMCTS based processes
US20050037153A1 (en) * 2003-08-14 2005-02-17 Applied Materials, Inc. Stress reduction of sioc low k films
US7341761B1 (en) 2004-03-11 2008-03-11 Novellus Systems, Inc. Methods for producing low-k CDO films
US7781351B1 (en) * 2004-04-07 2010-08-24 Novellus Systems, Inc. Methods for producing low-k carbon doped oxide films with low residual stress
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
JP4470627B2 (ja) * 2004-07-15 2010-06-02 日本電気株式会社 光学基板、発光素子および表示装置
US7223670B2 (en) * 2004-08-20 2007-05-29 International Business Machines Corporation DUV laser annealing and stabilization of SiCOH films
US7491658B2 (en) * 2004-10-13 2009-02-17 International Business Machines Corporation Ultra low k plasma enhanced chemical vapor deposition processes using a single bifunctional precursor containing both a SiCOH matrix functionality and organic porogen functionality
US20060081965A1 (en) * 2004-10-15 2006-04-20 Ju-Ai Ruan Plasma treatment of an etch stop layer
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US7790633B1 (en) 2004-10-26 2010-09-07 Novellus Systems, Inc. Sequential deposition/anneal film densification method
US7695765B1 (en) 2004-11-12 2010-04-13 Novellus Systems, Inc. Methods for producing low-stress carbon-doped oxide films with improved integration properties
US7357977B2 (en) * 2005-01-13 2008-04-15 International Business Machines Corporation Ultralow dielectric constant layer with controlled biaxial stress
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding
US20060166491A1 (en) * 2005-01-21 2006-07-27 Kensaku Ida Dual damascene interconnection having low k layer and cap layer formed in a common PECVD process
US7166531B1 (en) 2005-01-31 2007-01-23 Novellus Systems, Inc. VLSI fabrication processes for introducing pores into dielectric materials
US7510982B1 (en) 2005-01-31 2009-03-31 Novellus Systems, Inc. Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
US7202564B2 (en) * 2005-02-16 2007-04-10 International Business Machines Corporation Advanced low dielectric constant organosilicon plasma chemical vapor deposition films
US7253105B2 (en) * 2005-02-22 2007-08-07 International Business Machines Corporation Reliable BEOL integration process with direct CMP of porous SiCOH dielectric
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8282768B1 (en) 2005-04-26 2012-10-09 Novellus Systems, Inc. Purging of porogen from UV cure chamber
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8137465B1 (en) 2005-04-26 2012-03-20 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
US7314828B2 (en) * 2005-07-19 2008-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Repairing method for low-k dielectric materials
US7323410B2 (en) * 2005-08-08 2008-01-29 International Business Machines Corporation Dry etchback of interconnect contacts
JP5355892B2 (ja) * 2005-09-16 2013-11-27 ルネサスエレクトロニクス株式会社 配線構造並びに半導体装置及びその製造方法
WO2007043205A1 (ja) * 2005-10-14 2007-04-19 Yatabe Massao 照射装置、照射方法及び半導体デバイス
US7622378B2 (en) 2005-11-09 2009-11-24 Tokyo Electron Limited Multi-step system and method for curing a dielectric film
WO2007061134A1 (ja) * 2005-11-24 2007-05-31 Nec Corporation 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置
US20070173071A1 (en) * 2006-01-20 2007-07-26 International Business Machines Corporation SiCOH dielectric
JP4666308B2 (ja) * 2006-02-24 2011-04-06 富士通セミコンダクター株式会社 半導体装置の製造方法
US20070246830A1 (en) * 2006-04-21 2007-10-25 Toshiba America Electronic Components, Inc. Long-lifetime interconnect structure and method for making
US7825038B2 (en) * 2006-05-30 2010-11-02 Applied Materials, Inc. Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
US20070277734A1 (en) * 2006-05-30 2007-12-06 Applied Materials, Inc. Process chamber for dielectric gapfill
US7790634B2 (en) * 2006-05-30 2010-09-07 Applied Materials, Inc Method for depositing and curing low-k films for gapfill and conformal film applications
US7902080B2 (en) * 2006-05-30 2011-03-08 Applied Materials, Inc. Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
US8232176B2 (en) * 2006-06-22 2012-07-31 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
JP2008021800A (ja) * 2006-07-12 2008-01-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US8956457B2 (en) * 2006-09-08 2015-02-17 Tokyo Electron Limited Thermal processing system for curing dielectric films
JP2008103586A (ja) * 2006-10-20 2008-05-01 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US8465991B2 (en) 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
US7906174B1 (en) 2006-12-07 2011-03-15 Novellus Systems, Inc. PECVD methods for producing ultra low-k dielectric films using UV treatment
US20080173985A1 (en) * 2007-01-24 2008-07-24 International Business Machines Corporation Dielectric cap having material with optical band gap to substantially block uv radiation during curing treatment, and related methods
US20080188074A1 (en) * 2007-02-06 2008-08-07 I-I Chen Peeling-free porous capping material
US7847402B2 (en) 2007-02-20 2010-12-07 International Business Machines Corporation BEOL interconnect structures with improved resistance to stress
US8242028B1 (en) * 2007-04-03 2012-08-14 Novellus Systems, Inc. UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement
US7622162B1 (en) 2007-06-07 2009-11-24 Novellus Systems, Inc. UV treatment of STI films for increasing tensile stress
US7851288B2 (en) * 2007-06-08 2010-12-14 International Business Machines Corporation Field effect transistor using carbon based stress liner
FR2918997B1 (fr) * 2007-07-20 2010-12-03 Commissariat Energie Atomique Procede de preparation de couches minces de materiaux dielectriques nanoporeux.
US7745352B2 (en) * 2007-08-27 2010-06-29 Applied Materials, Inc. Curing methods for silicon dioxide thin films deposited from alkoxysilane precursor with harp II process
US20090061237A1 (en) * 2007-08-28 2009-03-05 International Business Machines Corporation LOW k POROUS SiCOH DIELECTRIC AND INTEGRATION WITH POST FILM FORMATION TREATMENT
US20090061649A1 (en) 2007-08-28 2009-03-05 International Business Machines Corporation LOW k POROUS SiCOH DIELECTRIC AND INTEGRATION WITH POST FILM FORMATION TREATMENT
US8211510B1 (en) 2007-08-31 2012-07-03 Novellus Systems, Inc. Cascaded cure approach to fabricate highly tensile silicon nitride films
US20090075491A1 (en) * 2007-09-13 2009-03-19 Tokyo Electron Limited Method for curing a dielectric film
US20090093135A1 (en) * 2007-10-04 2009-04-09 Asm Japan K.K. Semiconductor manufacturing apparatus and method for curing material with uv light
US7803722B2 (en) * 2007-10-22 2010-09-28 Applied Materials, Inc Methods for forming a dielectric layer within trenches
US7943531B2 (en) * 2007-10-22 2011-05-17 Applied Materials, Inc. Methods for forming a silicon oxide layer over a substrate
US7867923B2 (en) * 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
US7977256B2 (en) 2008-03-06 2011-07-12 Tokyo Electron Limited Method for removing a pore-generating material from an uncured low-k dielectric film
US7858533B2 (en) * 2008-03-06 2010-12-28 Tokyo Electron Limited Method for curing a porous low dielectric constant dielectric film
US20090226695A1 (en) * 2008-03-06 2009-09-10 Tokyo Electron Limited Method for treating a dielectric film with infrared radiation
US20090226694A1 (en) * 2008-03-06 2009-09-10 Tokyo Electron Limited POROUS SiCOH-CONTAINING DIELECTRIC FILM AND A METHOD OF PREPARING
US8357435B2 (en) * 2008-05-09 2013-01-22 Applied Materials, Inc. Flowable dielectric equipment and processes
US20100143580A1 (en) * 2008-05-28 2010-06-10 American Air Liquide, Inc. Stabilization of Bicycloheptadiene
US8298965B2 (en) * 2008-09-03 2012-10-30 American Air Liquide, Inc. Volatile precursors for deposition of C-linked SiCOH dielectrics
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
US8895942B2 (en) * 2008-09-16 2014-11-25 Tokyo Electron Limited Dielectric treatment module using scanning IR radiation source
US20100065758A1 (en) * 2008-09-16 2010-03-18 Tokyo Electron Limited Dielectric material treatment system and method of operating
US20100081293A1 (en) * 2008-10-01 2010-04-01 Applied Materials, Inc. Methods for forming silicon nitride based film or silicon carbon based film
US20100151206A1 (en) 2008-12-11 2010-06-17 Air Products And Chemicals, Inc. Method for Removal of Carbon From An Organosilicate Material
JPWO2010082250A1 (ja) * 2009-01-13 2012-06-28 パナソニック株式会社 半導体装置及びその製造方法
JP2010171081A (ja) * 2009-01-20 2010-08-05 Toshiba Corp 半導体装置及びその製造方法
SG174296A1 (en) 2009-03-10 2011-10-28 Air Liquide Cyclic amino compounds for low-k silylation
US20120032323A1 (en) * 2009-04-30 2012-02-09 Masahiro Matsumoto Semiconductor device and method of manufacturing the same
US20110006406A1 (en) * 2009-07-08 2011-01-13 Imec Fabrication of porogen residues free and mechanically robust low-k materials
US8974870B2 (en) * 2009-07-08 2015-03-10 Imec Fabrication of porogen residues free low-k materials with improved mechanical and chemical resistance
US8980382B2 (en) * 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US8741788B2 (en) * 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
US7935643B2 (en) * 2009-08-06 2011-05-03 Applied Materials, Inc. Stress management for tensile films
US7989365B2 (en) * 2009-08-18 2011-08-02 Applied Materials, Inc. Remote plasma source seasoning
US20110136347A1 (en) * 2009-10-21 2011-06-09 Applied Materials, Inc. Point-of-use silylamine generation
EP2319821A1 (en) 2009-11-06 2011-05-11 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Stabilization of bicycloheptadiene
US8528224B2 (en) 2009-11-12 2013-09-10 Novellus Systems, Inc. Systems and methods for at least partially converting films to silicon oxide and/or improving film quality using ultraviolet curing in steam and densification of films using UV curing in ammonia
US8449942B2 (en) * 2009-11-12 2013-05-28 Applied Materials, Inc. Methods of curing non-carbon flowable CVD films
KR20120111738A (ko) 2009-12-30 2012-10-10 어플라이드 머티어리얼스, 인코포레이티드 융통성을 가진 질소／수소 비율을 이용하여 제조된 라디칼에 의한 유전체 필름의 성장
US8329262B2 (en) * 2010-01-05 2012-12-11 Applied Materials, Inc. Dielectric film formation using inert gas excitation
JP2013517616A (ja) 2010-01-06 2013-05-16 アプライド マテリアルズ インコーポレイテッド 酸化物ライナを使用する流動可能な誘電体
CN102714156A (zh) 2010-01-07 2012-10-03 应用材料公司 自由基成分cvd的原位臭氧固化
US8314005B2 (en) * 2010-01-27 2012-11-20 International Business Machines Corporation Homogeneous porous low dielectric constant materials
US8492239B2 (en) 2010-01-27 2013-07-23 International Business Machines Corporation Homogeneous porous low dielectric constant materials
TWI550121B (zh) 2010-02-17 2016-09-21 液態空氣喬治斯克勞帝方法研究開發股份有限公司 ＳｉＣＯＨ低Ｋ膜之氣相沈積法
US8569183B2 (en) * 2010-03-01 2013-10-29 Fairchild Semiconductor Corporation Low temperature dielectric flow using microwaves
CN102844848A (zh) * 2010-03-05 2012-12-26 应用材料公司 通过自由基成分化学气相沉积的共形层
US8236708B2 (en) 2010-03-09 2012-08-07 Applied Materials, Inc. Reduced pattern loading using bis(diethylamino)silane (C8H22N2Si) as silicon precursor
US20110232677A1 (en) * 2010-03-29 2011-09-29 Tokyo Electron Limited Method for cleaning low-k dielectrics
US7994019B1 (en) 2010-04-01 2011-08-09 Applied Materials, Inc. Silicon-ozone CVD with reduced pattern loading using incubation period deposition
US8476142B2 (en) 2010-04-12 2013-07-02 Applied Materials, Inc. Preferential dielectric gapfill
US20110297088A1 (en) * 2010-06-04 2011-12-08 Texas Instruments Incorporated Thin edge carrier ring
US8524004B2 (en) 2010-06-16 2013-09-03 Applied Materials, Inc. Loadlock batch ozone cure
US8318584B2 (en) 2010-07-30 2012-11-27 Applied Materials, Inc. Oxide-rich liner layer for flowable CVD gapfill
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8450191B2 (en) 2011-01-24 2013-05-28 Applied Materials, Inc. Polysilicon films by HDP-CVD
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8445078B2 (en) 2011-04-20 2013-05-21 Applied Materials, Inc. Low temperature silicon oxide conversion
US8466073B2 (en) 2011-06-03 2013-06-18 Applied Materials, Inc. Capping layer for reduced outgassing
US8927430B2 (en) 2011-07-12 2015-01-06 International Business Machines Corporation Overburden removal for pore fill integration approach
US8541301B2 (en) 2011-07-12 2013-09-24 International Business Machines Corporation Reduction of pore fill material dewetting
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8828489B2 (en) 2011-08-19 2014-09-09 International Business Machines Corporation Homogeneous modification of porous films
US8637412B2 (en) * 2011-08-19 2014-01-28 International Business Machines Corporation Process to form an adhesion layer and multiphase ultra-low k dielectric material using PECVD
US8617989B2 (en) 2011-09-26 2013-12-31 Applied Materials, Inc. Liner property improvement
US8551891B2 (en) 2011-10-04 2013-10-08 Applied Materials, Inc. Remote plasma burn-in
CN103165576B (zh) * 2011-12-13 2015-10-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
WO2014049740A1 (ja) * 2012-09-26 2014-04-03 トヨタ自動車株式会社 電気部品
US8987859B2 (en) * 2012-12-04 2015-03-24 Intel Corporation Techniques for enhancing dielectric breakdown performance
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9058983B2 (en) 2013-06-17 2015-06-16 International Business Machines Corporation In-situ hardmask generation
US9281238B2 (en) * 2014-07-11 2016-03-08 United Microelectronics Corp. Method for fabricating interlayer dielectric layer
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
JP2016127080A (ja) * 2014-12-26 2016-07-11 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US10262876B2 (en) 2015-02-16 2019-04-16 SCREEN Holdings Co., Ltd. Substrate processing apparatus
KR102624608B1 (ko) 2016-01-19 2024-01-16 삼성전자주식회사 저유전막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US9768061B1 (en) 2016-05-31 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k dielectric interconnect systems
TWI590350B (zh) * 2016-06-30 2017-07-01 欣興電子股份有限公司 線路重分佈結構的製造方法與線路重分佈結構單元
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
JP7190450B2 (ja) 2017-06-02 2022-12-15 アプライド マテリアルズ インコーポレイテッド 炭化ホウ素ハードマスクのドライストリッピング
US10361137B2 (en) 2017-07-31 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN111095513B (zh) 2017-08-18 2023-10-31 应用材料公司 高压高温退火腔室
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN111095524B (zh) 2017-09-12 2023-10-03 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
CN117936417A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
SG11202003438QA (en) 2017-11-16 2020-05-28 Applied Materials Inc High pressure steam anneal processing apparatus
WO2019099255A2 (en) 2017-11-17 2019-05-23 Applied Materials, Inc. Condenser system for high pressure processing system
CN111699549A (zh) 2018-01-24 2020-09-22 应用材料公司 使用高压退火的接缝弥合
WO2019173006A1 (en) 2018-03-09 2019-09-12 Applied Materials, Inc. High pressure annealing process for metal containing materials
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
JP7179172B6 (ja) 2018-10-30 2022-12-16 アプライド マテリアルズ インコーポレイテッド 半導体用途の構造体をエッチングするための方法
KR20210077779A (ko) 2018-11-16 2021-06-25 어플라이드 머티어리얼스, 인코포레이티드 강화된 확산 프로세스를 사용한 막 증착
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
CN110158052B (zh) 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 低介电常数膜及其制备方法
CN110129769B (zh) * 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 疏水性的低介电常数膜及其制备方法
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010006553A (ko) * 1997-04-17 2001-01-26 크리스 로저 에이치 다중밀도의 미세공극성 유전체 코팅된 기판 및 그 코팅방법
US6284655B1 (en) * 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6200893B1 (en) * 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
US6472306B1 (en) * 2000-09-05 2002-10-29 Industrial Technology Research Institute Method of forming a dual damascene opening using CVD Low-K material and spin-on-polymer
US6768200B2 (en) * 2000-10-25 2004-07-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
SG98468A1 (en) * 2001-01-17 2003-09-19 Air Prod & Chem Organosilicon precursors for interlayer dielectric films with low dielectric constants
US6780499B2 (en) * 2001-05-03 2004-08-24 International Business Machines Corporation Ordered two-phase dielectric film, and semiconductor device containing the same
US6798043B2 (en) * 2001-06-28 2004-09-28 Agere Systems, Inc. Structure and method for isolating porous low-k dielectric films
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US7307343B2 (en) * 2002-05-30 2007-12-11 Air Products And Chemicals, Inc. Low dielectric materials and methods for making same
US6764774B2 (en) * 2002-06-19 2004-07-20 International Business Machines Corporation Structures with improved adhesion to Si and C containing dielectrics and method for preparing the same
US20040089470A1 (en) * 2002-11-12 2004-05-13 Nec Corporation Printed circuit board, semiconductor package, base insulating film, and manufacturing method for interconnect substrate

Also Published As

Publication number Publication date
JP4833268B2 (ja) 2011-12-07
TWI324381B (en) 2010-05-01
CN100378990C (zh) 2008-04-02
US20050156285A1 (en) 2005-07-21
US7030468B2 (en) 2006-04-18
TW200531248A (en) 2005-09-16
CN1645608A (zh) 2005-07-27
US7282458B2 (en) 2007-10-16
US20060055004A1 (en) 2006-03-16
JP2009044162A (ja) 2009-02-26
JP2005203794A (ja) 2005-07-28

Similar Documents

Publication Publication Date Title
JP4755831B2 (ja) 低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜ならびにその形成方法
KR101006329B1 (ko) 원자외선 레이저 어닐링 및 ＳｉＣＯＨ 박막의 안정화
JP5466365B2 (ja) 基板上にＳｉＣＯＨ誘電体を形成する方法
KR100724508B1 (ko) 초저 Ｋ(ＵＬＫ) ＳｉＣＯＨ 막 및 그 형성 방법
JP5398258B2 (ja) 誘電体スタック及びそれを備える相互接続構造体
JP5065054B2 (ja) 制御された二軸応力を有する超低誘電率膜および該作製方法
JP4756036B2 (ja) 超低誘電率膜を製造するための方法、誘電材料、相互接続構造及び配線構造
KR100702508B1 (ko) 유전 물질 및 ｂｅｏｌ 상호 접속 구조체
JP4410783B2 (ja) 低誘電率膜を作製する方法
US7226876B2 (en) Method of modifying interlayer adhesion
TWI240959B (en) Mechanical enhancement of dense and porous organosilicate materials by UV exposure
JP2013520841A (ja) プラズマ化学気相堆積による、有機官能基と共にシリコンを含有するハイブリッド前駆体を使用する超低誘電材料
JP2008527757A5 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080902

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080912

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110117

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110530

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees