JP4756036B2 - 超低誘電率膜を製造するための方法、誘電材料、相互接続構造及び配線構造 - Google Patents

超低誘電率膜を製造するための方法、誘電材料、相互接続構造及び配線構造 Download PDF

Info

Publication number
JP4756036B2
JP4756036B2 JP2007511362A JP2007511362A JP4756036B2 JP 4756036 B2 JP4756036 B2 JP 4756036B2 JP 2007511362 A JP2007511362 A JP 2007511362A JP 2007511362 A JP2007511362 A JP 2007511362A JP 4756036 B2 JP4756036 B2 JP 4756036B2
Authority
JP
Japan
Prior art keywords
insulating material
dielectric
material layer
layer
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007511362A
Other languages
English (en)
Other versions
JP2007536733A (ja
Inventor
ゲイツ、ステファン、エム
グリル、アルフレッド
メディルシュ、デヴィッド、アール
ノイマイアー、デボラ
グエン、ソン、ヴァン
パーテル、ヴィシュヌブハイ、ブイ
ワン、シンフイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007536733A publication Critical patent/JP2007536733A/ja
Application granted granted Critical
Publication of JP4756036B2 publication Critical patent/JP4756036B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、一般に、超低誘電率（または超低ｋ）を有する誘電材料およびかかる誘電材料を含む電子デバイスを製造するための方法に関する。更に具体的には、本発明は、ＵＬＳＩ（ultra-large-scale integration：超大規模回路）バックエンド工程（ＢＥＯＬ：back-end-of-the-line）の配線構造においてレベル内またはレベル間誘電体として用いるための熱的に安定した超低ｋ膜を製造するための方法、およびかかる方法によって形成される電子構造に関する。
近年、ＵＬＳＩ回路において利用される電子デバイスの小型化が進んだ結果として、ＢＥＯＬメタライゼーションの抵抗が増大し、層内および層間誘電体の静電容量が大きくなっている。これらの影響が組み合わされたことで、ＵＬＳＩ電子デバイスにおける信号の遅延が増大している。今後のＵＬＳＩ回路のスイッチング性能を向上させるため、低誘電率（ｋ）の絶縁体、特に、酸化シリコンよりも著しく低いｋを有する絶縁体を用いて静電容量を低減することが必要である。低ｋ値を有する誘電材料（すなわち誘電体）は市販されている。かかる市販されている材料の１つは、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）であり、２．０の誘電率を有する。しかしながら、ほとんどの市販の誘電材料は、３００℃を超える温度に暴露された場合に熱的に安定しない現在のＵＬＳＩチップにおいて低ｋ誘電体を集積するには、少なくとも４００℃における熱安定性が必要である。
ＵＬＳＩデバイスに適用することが検討されている低ｋ材料には、メチルシロキサン、メチルシルセスキオキサン、ならびにその他の有機および無機ポリマ等、Ｓｉ、Ｃ、Ｏ、およびＨの元素を含有するポリマが含まれる。例えば、論文（N. Hacker等の「Properties ofnew low dielectric constant spin-on silicon oxide based dielectrics」Mat. Res. Soc. Symp. Proc. ４７６（１９９７年）：２５）は、熱安定性の要求を満足させると思われる材料について記述しているが、スピンオン技法によって膜を作成する場合、これらの材料の一部では、相互接続構造に集積するために必要な厚さになると容易に亀裂が広がる。また、これらの従来技術の先行する材料は、コストが高く、大量生産に用いるには不可能な価格である。更に、ＶＬＳＩ（very-large-scale-integration：超大規模集積回路）およびＵＬＳＩチップの製造ステップのほとんどは、プラズマ化学または物理気相成長法によって実行される。
以前に設置されて利用可能である処理設備を用いて、プラズマ化学気相成長（ＰＥＣＶＤ：plasma enhanced chemical vapor deposition）技法によって低ｋ材料を製造することができると、製造プロセスに統合することが簡単であり、製造コストが抑えられ、廃棄物の有害性も低い。米国特許第６，１４７，００９号および第６，４９７，９６３号は、３．６以下の誘電率を有し、亀裂の伝搬速度が極めて低い、Ｓｉ、Ｃ、Ｏ、およびＨ原子の元素から成る低誘電率材料について記載している。
米国特許第６，３１２，７９３号、第６，４４１，４９１号、第６，５４１，３９８号、および第６，４７９，１１０Ｂ２号は、Ｓｉ、Ｃ、Ｏ、およびＨの元素で構成されるマトリックス相と主にＣおよびＨで構成される別の相とから成る多相低ｋ誘電材料について記載している。前述の特許に開示された誘電材料は、誘電率が３．２以下である。
米国特許第６，４３７，４４３号は、２つ以上の相を有する低ｋ誘電材料について記述している。第１の相はＳｉＣＯＨ材料で形成されている。この低ｋ誘電材料を提供するには、プラズマ化学気相成長室において、Ｓｉ、Ｃ、Ｏ、およびＨの原子を含む第１の前駆ガスと、少なくとも、主にＣ、Ｈを含み、任意にＦ、Ｎ、およびＯの原子を含む第２の前駆ガスとを反応させる。
米国特許第６，３１２，７９３号 米国特許第６，４４１，４９１号 米国特許第６，５４１，３９８号 米国特許第６，４７９，１１０Ｂ２号 米国特許第６，４３７，４４３号 N. Hacker等の「Properties ofnew low dielectric constant spin-on silicon oxide based dielectrics」Mat. Res. Soc. Symp. Proc. ４７６（１９９７年）：２５
低ｋ誘電材料に関する多数の開示があるにもかかわらず、今なお、２．５以下の誘電率を有し、現在のＵＬＳＩ技術において用いられる処理温度において応力が低く、熱安定性を有する誘電材料の開発が求められている。
本発明は、２．５以下の誘電率を有する超低誘電率（すなわち超低ｋ）材料を製造するための方法を提供する。更に好ましくは、本発明において提供される超低ｋ材料の誘電率は、１．５から２．５であり、最も好ましくは、誘電率は１．８から２．２５である。特に指定しない限り、誘電率は全て真空に対するものであることに留意すべきである。
また、本発明は、少なくとも２つの前駆物質の混合物からＳｉ、Ｃ、Ｏ、およびＨ原子を含む超低誘電率材料を製造するための方法を提供する。第１の前駆物質は、シラン（ＳｉＨ4）誘導体から選択され、分子式ＳｉＲＲ’Ｒ ’ ’Ｒ ’ ’ ’を有し、Ｒ、Ｒ’、Ｒ ’ 、’Ｒ ’ ’ ’は、同一であるかまたは互いに異なる場合があり、Ｈ、アルキル、およびアルコキシのいずれかである。好ましくは、Ｒ、Ｒ’、Ｒ ’ 、’Ｒ ’ ’ ’は、同一であるかまたは互いに異なり、メチル、エチル、メトキシ、およびエトキシである。好適な第１の前駆物質は、ジエトキシジメチルシラン、ジエトキシメチルシラン（ＤＥＭＳ）、エトキシルトリメチルシラン、エトキシジメチルシラン、ジメトキシジメチルシラン、ジメトキシメチルシラン、トリエトキシシラン、およびトリメトキシメチルシランを含むが、これらに限定されない。
本出願において用いる第２の前駆物質は、有機化合物であり、以下から選択される。
Figure 0004756036
ここで、Ｒ1、Ｒ2、Ｒ3、Ｒ4、Ｒ5、およびＲ6は、同一である場合も同一でない場合も含み、直鎖、枝分かれ鎖、環式、多環式を含む水素、アルキル、アルケニル、またはアルキニル基のいずれかであり、置換基を含む酸素、窒素、または弗素のいずれかによって官能化されたものを含む。好適な第２の前駆物質は、酸化エチレン、酸化プロピレン、酸化シクロペンテン、酸化イソブチレン、２，２，３−トリメチルオキシラン、一酸化ブタジエン、ビシクロヘプタジエン、１，２−エポキシ−５−ヘキセン、２−メチル−２−ビニルオキシラン、１−イソプロピル−シクロヘキサ−１，３−ジエン、およびｔｅｒｔ−ブチルメチルエーテルを含むが、これらに限定されない。
シラン誘導体を含む第１の前駆物質を第２の有機前駆物質と組み合わせて用いることによって、ＳｉＣＯＨマトリックスに孔を形成する相を効率的に組み込むことができ、従来技術において記載した前駆物質よりも低いコストでＳｉＣＯＨ膜を作成することができる。
本発明の方法に従って、シラン誘導体を含む第１の前駆物質を第２の有機前駆物質と組み合わせて用いることによって、引張り応力が低減した多孔ＳｉＣＯＨ誘電体が可能となる。
本発明は、更に、平行板プラズマ化学気相成長（ＰＥＣＶＤ）リアクタにおいて超低ｋ誘電体を製造するための方法、および、バックエンド工程（ＢＥＯＬ）相互接続構造においてレベル内またはレベル間誘電体として電子構造内で用いるための超低ｋ材料を製造するための方法を提供する。
また、別の態様では、本発明は、内部応力が低く誘電率が２．５以下の熱的に安定した超低ｋ材料を提供する。更に好適には、超低ｋ材料の誘電率は１．５から２．５であり、最も好ましくは、誘電率は１．８から２．２５である。
更に別の態様では、本発明は、バックエンド工程（ＢＥＯＬ）配線構造においてレベル内またはレベル間誘電体として絶縁材料層を組み込んだ電子構造を提供する。絶縁材料層の少なくとも２つが、本発明の超低ｋ材料を含む。
更に、本発明が提供する電子構造は、バックエンド工程（ＢＥＯＬ）配線構造においてレベル内またはレベル間誘電体として本発明の超低ｋ材料の層を有し、反応性イオン・エッチング（ＲＩＥ）ストップまたは化学機械研磨ストップまたは拡散バリアとして少なくとも１つの誘電キャップ層を更に含む。
本発明によれば、Ｓｉ、Ｃ、Ｏ、およびＨ原子および原子レベルの微小多孔を含むマトリックスを有する熱的に安定した誘電体材料を製造する方法を提供する。好適な実施形態では、誘電体材料は、基本的にＳｉ、Ｃ、Ｏ、およびＨから成るマトリックスを有する。本発明は、Ｓｉ、Ｃ、Ｏ、およびＨの原子を含む第１のシリコン含有前駆ガスと、Ｃ、Ｈ、ならびに任意にＯ、Ｆ、およびＮの原子を含む少なくとも第２の有機物含有前駆ガスとを、プラズマ化学気相成長（ＰＥＣＶＤ）リアクタにおいて反応させることによって、誘電体材料を製造するための方法を提供する。本発明の誘電体材料が有するＦＴＩＲスペクトルは、３つのピークに解析可能なＳｉ−Ｏ吸収帯を有する。本発明は、更に、バックエンド工程（ＢＥＯＬ）配線構造において用いられるレベル内またはレベル間誘電体として絶縁材料層を有する電子構造（すなわち基板）を提供し、この絶縁材料は本発明の超低ｋ膜とすることができる。
好適な実施形態において、熱的に安定した超低ｋ膜を製造するための方法が提供される。この方法は、プラズマ化学気相成長（ＰＥＣＶＤ）リアクタを用意するステップと、リアクタ内に電子構造（すなわち基板）を配置するステップと、Ｓｉ、Ｃ、Ｏ、およびＨの原子を含む第１のシラン含有前駆ガスをリアクタ内に流すステップと、Ｃ、Ｈ、ならびに任意にＯ、ＦおよびＮの原子を含む第２の有機物含有前駆ガス混合物をリアクタ内に流すステップと、基板上に超低ｋ膜を堆積するステップと、を含む。
好ましくは、第１の前駆物質は、シラン（ＳｉＨ4）誘導体から選択され、分子式ＳｉＲＲ’Ｒ ’ ’Ｒ ’ ’ ’を有し、Ｒ、Ｒ’、Ｒ ’ 、’Ｒ ’ ’ ’は、同一であるかまたは互いに異なる場合があり、Ｈ、アルキル、およびアルコキシのいずれかであり、好ましくは、メチル、エチル、メトキシ、およびエトキシである。好適な前駆物質は、ジエトキシジメチルシラン、ジエトキシメチルシラン（ＤＥＭＳ）、エトキシルトリメチルシラン、エトキシジメチルシラン、ジメトキシジメチルシラン、ジメトキシメチルシラン、トリエトキシシラン、およびトリメトキシメチルシランを含む。
本出願において用いる第２の前駆物質は、有機化合物であり、以下から選択される。
Figure 0004756036
ここで、Ｒ1、Ｒ2、Ｒ3、Ｒ4、Ｒ5、およびＲ6は、同一である場合も同一でない場合も含み、直鎖、枝分かれ鎖、環式、多環式を含む水素、アルキル、アルケニル、またはアルキニル基のいずれかであり、置換基を含む酸素、窒素、または弗素のいずれかによって官能化されたものを含む。好適な第２の前駆物質は、酸化エチレン、酸化プロピレン、酸化シクロペンテン、酸化イソブチレン、２，２，３−トリメチルオキシラン、一酸化ブタジエン、ビシクロヘプタジエン（２，５−ノルボルナジエンとしても知られる）、１，２−エポキシ−５−ヘキセン、２−メチル−２−ビニルオキシラン、１−イソプロピル−シクロヘキサ−１，３−ジエン、およびｔｅｒｔ−ブチルメチルエーテルを含む。
任意に、本発明の堆積膜を、３００℃以上の温度で、少なくとも０．２５時間加熱することができる。あるいは、本発明の堆積膜をＵＶまたは電子ビームによって処理することも可能である。
本発明の方法は、更に、平行板リアクタを用意するステップを含む場合がある。このリアクタは、基板チャック面積が３００ｃｍ2および８００ｃｍ2の間であり、基板と上部電極との間の間隙が１ｃｍおよび１０ｃｍの間である。
あるいは、膜堆積のために、マルチステーション・リアクタを使用可能である。１２ＭＨｚおよび１５ＭＨｚの間の周波数で、電極の一方に高周波数ＲＦ電力を印加する。任意に、例えば２ＭＨｚ以下の周波数（３５０〜４５０ＫＨｚ）の追加の低周波数電力を電極の一方に印加する。
加熱処理ステップは、更に、第１の時間期間は３００℃以下の温度で、次いで第２の時間期間は３８０℃以上の温度で行うことができる。第２の時間期間は第１の時間期間よりも長い。第２の時間期間は、第１の時間期間の少なくとも１０倍とすることができる。任意に、熱的に安定した膜をＵＶ照射または電子ビームに暴露することによって処理することができる。
本発明の超低ｋ膜の堆積ステップは、更に、基板の温度を２５℃および４００℃の間に設定するステップと、高周波数ＲＦ電力密度を０．０５Ｗ／ｃｍ2および３．５Ｗ／ｃｍ2の間に設定するステップと、第１の前駆物質の流量を５ｓｃｃｍおよび１０００ｓｃｃｍの間に設定するステップと、第２の前駆物質の流量を５ｓｃｃｍおよび１０００ｓｃｃｍの間に設定するステップと、キャリア・ガス（Ｈｅ）の流量を０ｓｃｃｍおよび１０００ｓｃｃｍの間に設定するステップと、リアクタ圧力を５０ｍｔｏｒｒおよび８０００ｍｔｏｒｒの間の圧力に設定するステップと、を含むことができる。任意に、１０Ｗおよび３００Ｗの間で、プラズマに超低周波数電力を追加することができる。
別の好適な実施形態では、超低ｋ膜を製造するための方法が提供される。この方法は、プラズマ・エンハンスを提供する平行板タイプの化学気相成長リアクタを用意するステップと、基板チャック上に前処理したウエハを配置するステップであって、基板チャックが３００ｃｍ2および８００ｃｍ2の間の面積を有し、ウエハと上部電極との間に１ｃｍおよび１０ｃｍの間の間隙を維持する、ステップと、シラン誘導体分子を含む第１の前駆ガスをリアクタ内に流すステップであって、この分子が分子式ＳｉＲＲ’Ｒ’ ’Ｒ ’ ’ ’を有し、Ｒ、Ｒ’、Ｒ ’ 、’Ｒ ’ ’ ’は、同一であるかまたは互いに異なり、Ｈ、アルキル、およびアルコキシのいずれかであり、Ｒ、Ｒ’、Ｒ ’ 、’Ｒ ’ ’ ’は各々独立し、メチル、エチル、メトキシ、またはエトキシである、ステップと、少なくとも、以下を含む化合物の群からの有機分子を含む第２の前駆ガスを流すステップであって、
Figure 0004756036
ここで、Ｒ1、Ｒ2、Ｒ3、Ｒ4、Ｒ5、およびＲ6は、同一である場合も同一でない場合も含み、直鎖、枝分かれ鎖、環式、多環式を含む水素、アルキル、アルケニル、またはアルキニル基のいずれかであり、置換基を含む酸素、窒素、または弗素のいずれかによって官能化されたものを含む、ステップと、超低ｋ膜をウエハ上に堆積するステップと、を含む。
このプロセスは、更に、堆積ステップの後に少なくとも０．２５時間３００℃以上の温度で加熱処理を行うステップ、または、堆積後に膜をＵＶもしくは電子ビームによって処理するステップを含むことができる。このプロセスは、更に、ウエハにＲＦ電力を印加するステップを含むことができる。加熱処理ステップは、更に、第１の時間期間、３００℃以下の温度で実行し、その後、第２の時間期間、３８０℃以上の温度で実行することができる。第２の時間期間は第１の時間期間よりも長い。第２の時間期間は、第１の時間期間の少なくとも１０倍とすることができる。
使用するシラン誘導体の前駆物質はジエトキシメチルシラン（ＤＥＭＳ）とし、有機前駆物質はビシクロヘプタジエン（ＢＣＨＤ）とすることができる。超低ｋ膜の堆積ステップは、更に、ウエハの温度を２５℃および４００℃の間に設定するステップと、ＲＦ電力密度を０．０５Ｗ／ｃｍ2および３．５Ｗ／ｃｍ2の間に設定するステップと、シラン誘導体の流量を５ｓｃｃｍおよび１０００ｓｃｃｍの間に設定するステップと、有機前駆物質の流量を５ｓｃｃｍおよび１０００ｓｃｃｍの間に設定するステップと、キャリア・ガス（Ｈｅ）の流量を０ｓｃｃｍおよび１０００ｓｃｃｍの間に設定するステップと、リアクタ圧力を５０ｍｔｏｒｒおよび８０００ｍｔｏｒｒの間の圧力に設定するステップと、を含むことができる。更に、堆積ステップは、ジエトキシメチルシランに対するビシクロヘプタジエンの流量比を、０．１および３の間、好ましくは０．２および０．６の間に設定するステップを含むことができる。基板チャックの導電領域は、Ｘ倍に変更することができ、これによって、ＲＦ電力が同じようにＸ倍に変化することになる。
更に別の好適な実施形態では、熱的に安定した超低ｋ誘電膜を製造するための方法が提供される。この方法は、平行板タイプのプラズマ化学気相成長リアクタを用意するステップと、基板チャック上にウエハを配置するステップであって、基板チャックは導電領域が３００ｃｍ2および８００ｃｍ2の間であり、ウエハと上部電極との間の間隙が１ｃｍおよび１０ｃｍの間である、ステップと、前述のシラン誘導体および有機分子の前駆ガス混合物をリアクタ内のウエハ上に流すステップであって、温度は２５℃および４００℃の間に維持し、合計流量は２５ｓｃｃｍおよび１０００ｓｃｃｍの間であり、リアクタ圧力は１００ｍｔｏｒｒおよび８０００ｍｔｏｒｒの間に維持する、ステップと、０．２５Ｗ／ｃｍ2および３Ｗ／ｃｍ2のＲＦ電力密度のもとでウエハ上に誘電膜を堆積するステップと、任意に、３００℃以上の温度で少なくとも０．２５時間、超低ｋ膜をアニーリングするステップと、を含む。
本発明の方法は、更に、第１の時間期間、３００℃以下の温度で、その後、第２の時間期間、３８０℃以上の温度で、膜をアニーリングするステップを含むことができる。第２の時間期間は第１の時間期間よりも長い。第２の時間期間は、第１の時間期間の少なくとも１０倍とすることができる。シラン誘導体はジエトキシメチルシラン（ＤＥＭＳ）とし、有機前駆物質はビシクロヘプタジエン（ＢＣＨＤ）とすることができる。
本発明は、更に、バックエンド工程（ＢＥＯＬ）相互接続構造においてレベル内またはレベル間誘電体として絶縁材料層を有する電子構造を対象とする。この電子構造は、第１の絶縁材料層に埋め込まれた第１の金属領域を有する前処理した半導体基板と、本発明の超低ｋ誘電体の第２の絶縁材料層に埋め込まれた第１の導体領域と、を含み、超低ｋ材料がＳｉ、Ｃ、Ｏ、およびＨ、ならびに多数のナノメートル・サイズの孔を含み、２．５以下の誘電率を有し、第２の絶縁材料層が第１の絶縁材料層に密着し、第１の導体領域が第１の金属領域と電気的に通信状態にある。電子構造は、更に、第２の導体領域を含み、これは、第１の導体領域と電気的に通信状態にあり、本発明の超低ｋ誘電体を含み第２の絶縁材料層に密着した第３の絶縁材料層に埋め込まれている。電子構造は、更に、第２の絶縁材料層および第３の絶縁材料層の間に配置された誘電キャップ層を含むことができる。電子構造は、更に、第２の絶縁材料層および第３の絶縁材料層の間に配置された第１の誘電キャップ層と、第３の絶縁材料層の上の第２の誘電キャップ層と、を含むことができる。
誘電キャップ層は、酸化シリコン、窒化シリコン、酸窒化シリコン、ＳｉＣＮ（silicon carbon nitride）、ＳｉＣＯＮ（silicon carbon oxynitride）、耐熱金属の窒化シリコン（耐熱金属は、Ｔｚ、Ｚｒ、Ｈｆ、およびＷから成る群から選択される）、炭化シリコン、および炭素ドーピング酸化物、またはＣｉＣＯＨ、およびそれらの水素含有化合物から選択することができる。第１および第２の誘電キャップ層は、誘電材料の同じ群から選択することができる。第１の絶縁材料層は、酸化シリコン、または窒化シリコン、または、ＰＳＧ（phosphorus silicate glass）、ＢＰＳＧ（boron phosphorus silicate glass）等、これらの材料にドーピングしたものとすることができる。電子構造は、更に、第２および第３の絶縁材料層の少なくとも一方の上に堆積した誘電材料の拡散バリア層を含むことができる。電子構造は、更に、第２の絶縁材料層の上に、反応性イオン・エッチング（ＲＩＥ）・ハード・マスクおよび研磨ストップ層として機能する誘電体を含み、更に、誘電ＲＩＥハード・マスクおよび研磨ストップ層の上に誘電拡散バリア層を含むことができる。電子構造は、更に、第２の絶縁材料層の上の第１の誘電ＲＩＥハード・マスク／研磨ストップ層、第１１の誘電研磨ストップ層の上の第１の誘電ＲＩＥハード・マスク／拡散バリア層、第３の絶縁材料の上の第２の誘電ＲＩＥハード・マスク／研磨ストップ層、および、第２の誘電研磨ストップ層の上の第２の誘電拡散バリア層を含むことができる。電子構造は、更に、超低ｋ誘電体のレベル間誘電体および超低ｋ誘電体のレベル内誘電体の間に、上述したものと同じ材料の誘電キャップ層を含むことができる。
本発明の前述の目的、特徴、および利点は、以下の詳細な説明および添付図面から明らかとなろう。
本発明は、平行板プラズマ化学気相成長（ＰＥＣＶＤ）リアクタにおいて熱的に安定した超低誘電率膜を製造するための方法を開示する。好適な実施形態において開示する材料は、ランダムに共有結合したネットワークにおけるＳｉ、Ｃ、Ｏ、およびＨを含む水素化酸化炭化シリコン材料（ＳｉＣＯＨ）のマトリックスを含み、誘電率は２．５以下であり、直径が０．５から２０ナノメートルの分子スケールの空隙を含んで、誘電率を２．０未満の値に低下させることができる。更に好ましくは、超低ｋ膜の誘電率は、１．５から２．５であり、最も好ましくは、誘電率は１．８から２．２５である。本発明の超低ｋ誘電材料は典型的に多相膜であるという特徴を有し、基本的にＳｉ、Ｃ、Ｏ、およびＨから成る第１の相と、本質的にＣおよびＨ、および多数のナノメートル・サイズの孔から成る第２の相と、を含む。
超低ｋの熱的に安定した膜を作成するため、特定の成長条件を用いた堆積リアクタの特定の形状が必要である。例えば、平行板リアクタでは、基板チャックの導電領域は３００ｃｍ2および８００ｃｍ2の間とし、基板と上部電極との間の間隙は１ｃｍおよび１０ｃｍの間としなければならない。基板にはＲＦ電力を印加する。本発明によれば、ＤＥＭＳ等のシラン誘導体と、以下を含む化合物の群から選択される有機分子である第２の前駆物質との混合物から、超低ｋ膜を形成する。
Figure 0004756036
ここで、Ｒ1、Ｒ2、Ｒ3、Ｒ4、Ｒ5、およびＲ6は、同一である場合も同一でない場合も含み、直鎖、枝分かれ鎖、環式、多環式である場合がある水素、アルキル、アルケニル、またはアルキニル基のいずれかであり、特定の反応条件のもとで目的に合わせて構成した堆積リアクタにおいて、ビシクロヘプタジエン（ＢＣＨＤ）等の置換基を含む酸素、窒素、または弗素のいずれかによって官能化されたものを含む。本発明の超低ｋ膜は、更に、３００℃以上の温度で、少なくとも０．２５時間加熱して、誘電率を低下させることができる。また、膜は、堆積後または熱処理の後、ＵＶまたは電子ビームによって処理することができる。この堆積後の処理ステップの間、炭素および水素および任意に酸素の原子を含む第２の前駆物質（またはガス混合物）から誘導される分子の断片は、熱的に分解し、もっと小さい分子に変換されて、膜から解放される場合がある。任意に、分子断片の変換および解放のプロセスによって、膜には更に別の空隙が生じる場合がある。これによって膜密度は低下し、これに対応して誘電率および屈折率が低下する。
本発明は、ＢＥＯＬ配線構造に集積するために適切な超低ｋ、すなわちｋが２．５未満の材料を作成するための方法を提供する。更に好適には、本発明の超低ｋ膜の誘電率は１．５から２．５であり、最も好ましくは、誘電率は１．８から２．２５である。本発明の膜は、以下で述べるように、少なくとも２つの適切な前駆物質および処理パラメータの具体的な組み合わせを選択することによって作成することができる。好ましくは、第１の前駆物質は、シラン（ＳｉＨ4）誘導体から選択され、分子式ＳｉＲＲ’Ｒ ’ ’Ｒ ’ ’ ’を有し、Ｒ、Ｒ’、Ｒ ’ 、’Ｒ ’ ’ ’は、同一であるかまたは互いに異なる場合があり、Ｈ、アルキル、およびアルコキシのいずれかであり、好ましくはメチル、エチル、メトキシ、およびエトキシである。好適な前駆物質は、ジエトキシジメチルシラン、ジエトキシメチルシラン（ＤＥＭＳ）、エトキシルトリメチルシラン、エトキシジメチルシラン、ジメトキシジメチルシラン、ジメトキシメチルシラン、トリエトキシシラン、およびトリメトキシメチルシランを含む。
本出願において用いる第２の前駆物質は、以下から選択される有機化合物である。
Figure 0004756036
ここで、Ｒ1、Ｒ2、Ｒ3、Ｒ4、Ｒ5、およびＲ6は、同一である場合も同一でない場合も含み、直鎖、枝分かれ鎖、環式、多環式である場合がある水素、アルキル、アルケニル、またはアルキニル基のいずれかであり、置換基を含む酸素、窒素、または弗素のいずれかによって官能化されたものを含む。更に、第２の前駆物質分子には、Ｓ、Ｓｉ、または他のハロゲン等の他の原子が含まれる場合がある。これらの種の中で最も適切なのは、酸化エチレン、酸化プロピレン、酸化シクロペンテン、酸化イソブチレン、２，２，３−トリメチルオキシラン、一酸化ブタジエン、ビシクロヘプタジエン、１，２−エポキシ−５−ヘキセン、２−メチル−２−ビニルオキシラン、１−イソプロピル−シクロヘキサ−１，３−ジエン、およびｔｅｒｔ−ブチルメチルエーテルである。
図１に示すように、平行板プラズマ化学気相成長（ＰＥＣＶＤ）リアクタ１０は、２００ｍｍのウエハを処理するために用いるタイプである。リアクタ１０の内径Ｘは１３インチであり、その高さＹは８．５インチである。基板チャック１２の直径は１０．８インチである。基板チャック１２から１インチの間隙Ｚだけ離間したガス分散板（ＧＤＰ：gas distribution plate）１６を介してリアクタ１０内に反応ガスを導入し、３インチの排気ポート１８を介してリアクタ１０から排出する。ＧＤＰ１６にＲＦ電源２０が接続されている。これはリアクタ１０から電気的に絶縁されており、基板チャック１２は接地されている。実用の目的のために、リアクタの全ての部分を接地する。異なる実施形態では、ＲＦ電源２０を基板チャック１２に接続し、基板２２に送電することができる。この場合、基板には負のバイアスがかかり、その値はリアクタの形状およびプラズマ・パラメータに依存する。別の実施形態では、２つ以上の電源供給を使用可能である。例えば、２つの電源が同一のＲＦ周波数で動作することができ、または、１つが低周波数で動作し１つが高周波数で動作することも可能である。２つの電源を双方とも同一の電極に接続したり、または別個の電極に接続したりすることも可能である。別の実施形態では、堆積の間、ＲＦ電源をオンおよびオフで切り替えることができる。低ｋ膜の堆積中に制御されるプロセス変数は、ＲＦ電力密度、前駆物質混合量および流量、リアクタ内圧力、電極間隔、および基板温度である。（基板温度は加熱したウエハ・チャックの温度によって制御される。）
本発明によれば、適切な第１および第２の前駆物質ならびに上述の処理パラメータの具体的な組み合わせを用いて、本発明によって作成される超低ｋ材料が、好ましくは、５および４０原子パーセントの間のＳｉ、５および７０原子パーセントの間のＣ、０および５０原子パーセントの間のＯ、５および５５原子パーセントの間のＨを含むようにする。本発明のいくつかの実施形態では、Ｃの含有率は７０％まで高い場合がある。
膜の堆積プロセス中に制御される主なプロセス変数は、ＲＦ電力、前駆物質の流量、リアクタ圧力、および基板の温度である。本明細書において、以下に示すのは、本発明による第１の前駆物質ジエトキシメチルシラン（ＤＥＭＳ）および第２の前駆物質ビシクロヘプタジエン（ＢＣＨＤ）から形成する膜の堆積のいくつかの例である。いくつかの例では、キャリア・ガスとしてＨｅ（またはＡｒ）を用いて、ＤＥＭＳ前駆物質の気体をリアクタ内に移送した。任意に、堆積後に膜を４００度に加熱してｋを低下させた。あるいは、膜をＵＶまたは電子ビームによって処理して、ｋを低下させると共に架橋を増大させた。これは、例えば米国特許出願第１０／７５８，７２４号に記載されている。熱処理は、単独で、またはこの第１０／７５８，７２４号に開示されている処理方法の１つと組み合わせて、実行することができる。
具体的には、第１０／７５８，７２４号に従って、堆積した膜をエネルギ源を用いて任意に処理して、膜を安定化させると共にその特性（電気的特性、機械的特性、接着性）を改善し、これによって最終的に最適な膜を得ることができる。適切なエネルギ源は、熱、化学、紫外（ＵＶ）光、電子ビーム（ｅビーム）、マイクロ波、およびプラズマを含む。また、本発明では、上述のエネルギ源を組み合わせたものも使用可能である。本発明で用いるエネルギ源を利用して、堆積した誘電体のＳｉ−Ｏ結合ネットワークを変更させ、材料内の他の結合を変更させ、Ｓｉ−Ｏ架橋を増大させ、更に、場合によっては、炭化水素相を除去する。これらの変更を行った結果として、弾性係数の上昇、硬度の増大、または内部応力の低下、または前述の特性の組み合わせが得られる。係数上昇または応力低下のいずれか一方によって亀裂の伝搬速度が低下する。エネルギ処理の結果として、係数上昇および応力低下の組み合わせが得られると好ましい。
熱エネルギ源は、例えば、堆積した誘電材料を３００℃から５００℃の温度に加熱することができる加熱要素またはランプ等、いずれかの源を含む。更に好ましくは、熱エネルギ源は、堆積した誘電材料を３５０℃から４３０℃の温度に加熱することができる。この熱処理プロセスは様々な時間期間で行うことができるが、１分から３００分の時間期間が典型的である。熱処理ステップは、通常、ＨｅおよびＡｒ等の不活性ガスの存在下で行われる。熱処理ステップは、アニール・ステップと呼ぶことができる。このステップでは、急速熱アニーリング、炉内アニール、レーザ・アニール、またはスパイク・アニール条件が用いられる。
ＵＶ光処理ステップは、５００から１５０ｎｍの波長を有する光を発生可能な源を利用して基板を照射し、ウエハ温度は２５℃から５００℃に維持されるが、３００℃から４５０℃の温度が好適である。３７０ｎｍより大きい波長での照射は、重要な結合を解離または活性化するには不充分なエネルギであるので、波長範囲は１５０〜３７０ｎｍが好ましい。文献のデータおよび堆積膜上で計測した吸光度スペクトルを用いて、本発明者等は、ＳｉＣＯＨ膜が劣化するため、１７０ｎｍより小さい波長の照射は好ましくない場合があることを見出した。更に、エネルギ範囲３１０〜３７０ｎｍでは光子当たりのエネルギが比較的低いので、３１０〜３７０ｎｍは範囲１５０〜３１０ｎｍよりも有用性が低い。１５０〜３１０ｎｍ範囲内で、堆積膜の吸光度スペクトルとの最適な重複部分および膜特性（疎水性等）の最小限の劣化を任意に用いて、ＳｉＣＯＨ特性を変更するための最も有効なＵＶスペクトル領域を選択することができる。
電子ビーム処理ステップは、ウエハ上に均一な電子束を発生可能な源を利用して、０．５〜２５ｋｅＶのエネルギおよび０．１〜１００マイクロアンペア／ｃｍ2（好ましくは１〜５マイクロアンペア／ｃｍ2）の電流密度で行われ、ウエハ温度は２５℃〜５００℃に維持されるが、３００℃〜４５０℃の温度が好適である。電子ビーム処理ステップにおいて用いられる好適な電子量は５０〜５００マイクロクーロン／ｃｍ2であるが、１００〜３００マイクロクーロン／ｃｍ2が最も好適である。
プラズマ処理ステップは、原子状水素（Ｈ）、および、任意にＣＨ3または他の炭化水素基を発生可能な源を利用して行われる。直接プラズマ暴露よりも、下流プラズマ源が好適である。プラズマ処理の間、ウエハ温度は２５℃〜５００℃に維持されるが、３００℃〜４５０℃の温度が好適である。
プラズマ処理ステップを実行するには、プラズマを発生可能なガスをリアクタ内に導入し、その後、これをプラズマに変換する。プラズマ処理に使用可能なガスは、Ａｒ、Ｎ、Ｈｅ、Ｘｅ、またはＫｒ等の不活性ガスを含み、Ｈｅが好適である。また、水素、または原子状水素、メタン、メチルシランの関連ソース、ＣＨ3族の関連ソース、およびそれらの混合物が含まれる。プラズマ処理ガスの流量は、用いるリアクタ・システムによって変動し得る。チャンバ圧力は、０．０５から２０ｔｏｒｒのいずれかの範囲を使用可能であるが、好適な圧力動作範囲は１〜１０ｔｏｒｒである。プラズマ処理ステップは、ある時間期間に行われる。これは、典型的に１／２〜１０分間であるが、本発明においてもっと長い時間期間も使用可能である。
上述のプラズマを発生させるために、通常、ＲＦまたはマイクロ波電源を用いる。ＲＦ電源は、高周波数範囲（１００Ｗ以上のオーダ）または低周波数範囲（２５０Ｗ未満）のいずれかで動作することができるか、または、それらの組み合わせを使用可能である。高周波数電力密度は、０．１〜２．０Ｗ／ｃｍ2のいずれかの範囲を使用可能であるが、好適な動作範囲は０．２〜１．０Ｗ／ｃｍ2である。低周波数電力密度は、０．１〜１．０Ｗ／ｃｍ2のいずれかの範囲を使用可能であるが、好適な動作範囲は０．２〜０．５Ｗ／ｃｍ2である。選択した電力レベルは、露出した誘電体表面の著しいスパッタ・エッチングを回避するために（除去は５ナノメートルよりも小さくする）、充分に低くなければならない。
また、本発明に従った堆積プロセスの実施を成功させるためには、利用する堆積条件が重要である。例えば、ウエア温度は、２５℃および４２０℃間、好ましくは６０℃および３５０℃を用いる。ＲＦ電力密度は、０．０５Ｗ／ｃｍ2および３．５Ｗ／ｃｍ2、好ましくは０．２５Ｗ／ｃｍ2および１Ｗ／ｃｍ2を用いる。好適なプロセスにおいて、無線周波数エネルギを、ガス導入板（「シャワーヘッド」）に対して、周波数１３．６Ｍｈｚおよび電力３５０Ｗ（２００〜４５０Ｗを使用可能である）で適用し、更に、ウエハ・チャックに対して、周波数１３．６ＭＨｚおよび電力１００Ｗ（５０〜２００Ｗを使用可能である）で適用する。当技術分野において既知であるように、本発明では、異なるＲＦ周波数（０．２６、０．３５、０．４５ＭＨｚ）も使用可能である。
ＤＥＭＳの反応ガス流量は、５ｓｃｃｍおよび１０００ｓｃｃｍの間、好ましくは２５ｓｃｃｍおよび２００ｓｃｃｍの間を用いる。ＢＣＨＤの反応ガス流量は、５ｓｃｃｍおよび１０００ｓｃｃｍの間、好ましくは１０ｓｃｃｍおよび１２０ｓｃｃｍの間を用いる。液体の前駆物質の送出を用いる場合、前駆物質ごとに５００〜５０００ｍｇ／分の範囲の液体流量を用いる。任意に、Ｈｅを加えることができ、好ましいＨｅ流量は１００〜２０００ｓｃｃｍの範囲であるが、本発明において他の流量も使用可能である。堆積プロセス中のリアクタ圧力は、典型的に、５０ｍｔｏｒｒおよび１００００ｍｔｏｒｒの間である。
マルチステーション堆積リアクタを用いる場合、基板の領域は個々の基板チャックを示し、ガスの流量は１つの堆積ステーションに対応する。従って、リアクタに投入される総流量および総電力は、リアクタ内の堆積ステーションの総数で乗算される。
堆積膜は、更に別の集積処理を行う前に安定化させる。安定化プロセスは、３００℃〜４３０℃で、０．５時間および４時間の間の時間期間、炉内アニーリング・ステップにおいて実行可能である。また、安定化プロセスは、３００℃を超える温度で、急速熱アニーリング・プロセスにおいても実行することができる。また、安定化プロセスは、３００℃を超える温度で、ＵＶまたは電子ビーム・チャンバにおいて実行可能である。本発明に従って得られた膜の誘電率は、２．５よりも低い。非酸化雰囲気において、本発明に従って得られた膜の熱安定性は、少なくとも４３０℃の温度までである。
図４から図７に、本発明に従って形成した電子デバイスを示す。図４から図７に示すデバイスは、本発明に従った例として単に例示するものであり、本発明に従って他のデバイスも無数に形成可能であることに留意すべきである。
図４は、シリコン基板３２上に構築した電子デバイス３０を示す。シリコン基板３２の上に、第１の金属領域３６が内部に埋め込まれた絶縁材料層３４が形成されている。第２の金属領域３６上に化学機械研磨（ＣＭＰ）プロセスを行った後、第１の絶縁材料層３４および第１の金属領域３６の上に、超低ｋ膜３８等の膜を堆積する。任意に、層３４と層３８との間に、追加の誘電キャップ層（図示せず）を追加することも可能である。第１の絶縁材料層３４は、適切には、酸化シリコン、窒化シリコン、これらの材料にドーピングしたもの、または他のいずれかの適切な絶縁材料で形成することができる。超低ｋ膜３８は、フォトリソグラフィ・プロセスによってパターニングし、そこに導体層４０を堆積する。第１の導体層４０にＣＭＰプロセスを行った後、プラズマ化学気相成長（ＰＥＣＶＤ）プロセスによって、第１の超低ｋ膜３８および第１の導体層４０の上に重ねるように、第２の超低ｋ膜層４４を堆積する。導体層４０は、金属導体材料または非金属導体材料で堆積することができる。例えば、アルミニウムもしくは銅の金属導体材料、または窒化物もしくはポリシリコン等の非金属材料を利用可能である。第１の導体層４０は、第１の金属領域３６と電気的に通信状態にある。
第２の超低ｋ膜層４４にフォトリソグラフィ・プロセスを行った後、第２の導体材料の堆積プロセスを行って、第２の導体領域５０を形成する。また、第２の導体５０は、第１の導体層４０を堆積する際に用いたものと同様の金属材料または非金属材料のいずれかで堆積することも可能である。第２の導体領域５０は、第１の導体領域４０と電気的に通信状態にあり、第２の超低ｋ絶縁体層４４に埋め込まれている。第２の超低ｋ膜層は、第１の絶縁材料層３８に密着している。この具体的な例では、本発明に従った超低ｋ材料である第１の絶縁材料層３８はレベル内誘電材料として機能し、第２の絶縁材料層すなわち超低ｋ膜４４はレベル内およびレベル間誘電体の双方として機能する。超低ｋ膜の低い誘電率に基づいて、第１の絶縁層３８および第２の絶縁層４４によって優れた絶縁特性を達成することができる。
図５は、本発明による電子デバイス６０を示す。これは、図４に示す電子デバイス３０と同様であるが、第１の絶縁材料層３８と第２の絶縁材料層４４との間に追加の誘電キャップ層６２が堆積されている。誘電キャップ層６２は、適切には、酸化シリコン、窒化シリコン、酸窒化シリコン、炭化シリコン、ＳｉＣＮ（silicon carbon nitride）、ＳｉＣＯ（silicon carbo-oxide）改質（modified）超低ｋおよびそれらの水素化化合物、ならびに耐熱金属の窒化シリコン等の材料で形成することができる。この場合、耐熱金属は、Ｔａ、Ｚｒ、Ｈｆ、およびＷから成る群から選択される。更に、誘電キャップ層６２は、拡散バリア層として機能し、第１の導体層４０が第２の絶縁材料層４４内または下部層内、特に層３４および３２内に拡散することを防ぐ。
図６は、本発明による電子デバイス７０の別の実施形態を示す。電子デバイス７０では、２つの追加の誘電キャップ層７２および７４を用い、これらはＲＩＥマスクおよびＣＭＰ（化学機械研磨）の研磨ストップ層として機能する。第１の誘電キャップ層７２は、第１の絶縁材料層３８の上に堆積されている。誘電層７２の機能は、第１の導体層４０を平坦化する際に用いるＣＭＰプロセスに終点を提供することである。研磨ストップ層７２は、酸化シリコン、窒化シリコン、酸窒化シリコン、炭化シリコン、ＳｉＣＯ（silicon carbo-oxide）、ＳｉＣＮ（silicon carbon nitride）改質（modified）超低ｋおよびそれらの水素化化合物、ならびに耐熱金属の窒化シリコン等の適切な誘電材料で堆積することができる。この場合、耐熱金属は、Ｔａ、Ｚｒ、Ｈｆ、およびＷから成る群から選択される。誘電層７２の上面は、第１の導体層４０と同じ高さである。第２の誘電層７４は、同じ目的のため、第２の絶縁材料層４４の上に追加することができる。
図７は、本発明による電子デバイス８０の更に別の実施形態を示す。この代替的な実施形態では、追加の誘電層８２が示されており、このため、第２の絶縁材料層４４が２つの別個の層８４および８６に分割されている。従って、図７に示すようなレベル内およびレベル間誘電層４４は、図８に示すように、相互接続９２と相互接続９４との境界で、層間誘電層８４およびレベル内誘電層８６に分割されている。更に、上部の誘電層７４の上に、追加の拡散バリア層９６が堆積されている。電子構造８０のこの代替的な実施形態によって得られる追加の利点は、誘電層８２がＲＩＥエッチ・ストップとして機能して、優れた相互接続の深さ制御を可能とし、従って導体抵抗に対する優れた制御を可能とすることである。
本発明による超低ｋ誘電膜の製造を例示するため、および、そこから得られる利点を例証するため、以下の例を提示する。
実施例１
この例では、図１に従って、スリット・バルブ１４を通してリアクタ１０内にウエハを導入することによって、最初にウエハを準備し、任意にアルゴン・ガスによってウエハにプレエッチングを行った。このウエハ準備プロセスにおいて、ウエハ温度は１８０℃に設定し、アルゴン流量は２５ｓｃｃｍに設定して、１００ｍｔｏｒｒの圧力を達成した。次いで、ＲＦ電力をオンにして、６０秒間、１２５Ｗにした。その後、ＲＦ電力およびアルゴン・ガスをオフにした。
リアクタ内にＤＥＭＳ前駆物質を入れた。最初にＤＥＭＳおよびＢＣＨＤのガス流を所望の流量および圧力に確立することによって、本発明による超低ｋ膜を堆積した。例えばＤＥＭＳは４ｓｃｃｍであり、ＢＣＨＤは３ｓｃｃｍであり、５００ｍｔｏｒｒとした。次いでＲＦ電力をオンにして、５０分間、３０Ｗとした。その後、ＲＦ電力およびガス流をオフにした。次いで、反応リアクタ１０からウエハを取り出した。
堆積膜の誘電率を低下させ、それらの熱安定性を更に向上させるため、すなわち３００℃を超える温度においてそれらを安定させるため、膜に後処理を行って、揮発性の部分を蒸発させ、膜を寸法的に安定させた。後処理プロセスは、以下のステップによって、アニーリング炉内で実行することができる。まず、１０リットル／分の流量の窒素によって、５分間（膜サンプルをロード・ステーションに置いて）炉をパージした。次いで、膜サンプルを炉リアクタ内に移して、後アニーリング・サイクルを開始した。このサイクルでは、５℃／分の加熱速度で膜を２８０℃に加熱し、２８０℃に５分間保持し、５℃／分の第２の加熱速度で４００℃まで加熱し、４００℃で４分間保持し、炉をオフにし、膜サンプルを１００度未満の温度まで冷却させた。適切な第１の保持温度は２８０℃および３００℃の間とすることができ、適切な第２の保持温度は３００℃および４００℃の間とすることができる。このようにして得られた膜の誘電率は１．８１である。あるいは、膜は、ＵＶまたは電子ビームによって、３００℃を超える温度で、３０分まで処理を行うことも可能である。
ここで、図２を参照して、第１の実施形態の結果について考察する。図２は、本発明に従ってＤＥＭＳ＋ＢＣＨＤの混合物から作成した超低ｋ膜によって得られたＦＴＩＲスペクトルを示す。スペクトルは、１０００〜１１００ｃｍ-1においてＳｉ−Ｏ吸収帯を示し、１２６８ｃｍ-1でＳｉ−ＣＨ3吸収ピークを示し、２９００〜３０００ｃｍ-1でＣ−Ｈ吸収ピークを示す。超低ｋ膜のＦＴＩＲスペクトルの１つの特徴は、図２に詳しく示すように、Ｓｉ−Ｏピークが、１１４１ｃｍ-1、１０６４ｃｍ-1、および１０３０ｃｍ-1に中心を有する３つのピークに解析可能であることである。
実施例２
この例では、例１と同じツールにウエハを準備した。まず、ウエハを反応チャンバ内に導入した。ウエハ温度は１８０℃に設定した。リアクタ内にＤＥＭＳ前駆物質を入れた。本発明による超低ｋ膜を堆積するため、まず、ＤＥＭＳおよび一酸化ブタジエン（ＢＭＯ）のガス流を所望の流量および圧力に確立した。すなわち、ＤＥＭＳは１ｓｃｃｍ、ＢＭＯは４ｓｃｃｍ、圧力は５００ｍｔｏｒｒとした。次いでＲＦ電力をオンにし、５０分間、３０Ｗとした。その後、ＲＦ電力およびガス流をオフにした。次いで、リアクタ１０からウエハを取り出した。
次いで、例１に記載した同じ方法で膜を処理した。結果として得られた膜は、誘電率が１．７７であった。
実施例３
この例では、例１と同じツールにウエハを準備した。まず、ウエハを反応チャンバ内に導入した。ウエハ温度は１８０℃に設定した。リアクタ内にＤＥＭＳ前駆物質を入れた。本発明による超低ｋ膜を堆積するため、まず、ＤＥＭＳおよび２−メチル−２−ビニルオシラン（ＭＶＯＸ）のガス流を所望の流量および圧力に確立した。すなわち、ＤＥＭＳは２ｓｃｃｍ、ＭＶＯＸは３ｓｃｃｍ、圧力は５００ｍｔｏｒｒとした。次いでＲＦ電力をオンにし、５０分間、３０Ｗとした。その後、ＲＦ電力およびガス流をオフにした。次いで、リアクタ１０からウエハを取り出した。
次いで、例１に記載した同じ方法で膜を処理した。
結果として得られた膜は、誘電率が２．０８であった。
実施例４
この例では、８インチの市販のＰＥＣＶＤツールにウエハを準備した。まず、ウエハを反応チャンバ内に導入した。ウエハ温度は２０００℃に設定した。キャリア・ガスとしてＨｅを用いて、リアクタ内にＤＥＭＳおよび酸化シクロペンテン（ＣＰＯ）の双方を入れた。本発明による超低ｋ膜を堆積するため、まず、ＤＥＭＳおよびＣＰＯおよびＨｅのガス流を所望の流量および圧力に確立した。すなわち、ＤＥＭＳは７０ｓｃｃｍ、ＣＰＯは３２０ｓｃｃｍ、Ｈｅは３００ｓｃｃｍ、圧力は２０００ｍｔｏｒｒとした。次いでＲＦ電力をオンにし、１０分間、３００Ｗとした。その後、ＲＦ電力およびガス流をオフにした。次いで、反応チャンバからウエハを取り出した。
次いで、例１に記載した同じ方法で膜を処理した。結果として得られた膜は、誘電率が２．１９であった。
ここで、図３を参照して、結果について考察する。図３は、ＤＥＭＳ／ＣＰＯおよびＨｅから作成した超低ｋ膜によって得られたＦＴＩＲスペクトルを示す。スペクトルは、１０００〜１１００ｃｍ-1においてＳｉ−Ｏ吸収帯を示し、１２６７ｃｍ-1でＳｉ−ＣＨ3吸収ピークを示し、２９００〜３０００ｃｍ-1でＣ−Ｈ吸収ピークを示す。超低ｋ膜のＦＴＩＲスペクトルの１つの特徴は、図３に詳しく示すように、Ｓｉ−Ｏピークが、１１３２ｃｍ-1、１０５８ｃｍ-1、および１０２４ｃｍ-1に中心を有する３つのピークに解析可能であることである。
また、超低ｋ膜を安定化させるために、急速熱アニーリング（ＲＴＡ）プロセスを用いることも可能である。本発明に従って得られる膜は、誘電率ｋが２．５未満であるという特徴を有し、通常４００℃までの温度で処理されるバックエンド工程（ＢＥＯＬ）相互接続構造において集積するために熱的に安定している。従って、本発明の教示は、論理およびメモリ・デバイスのためのバックエンド工程において、レベル内およびレベル間誘電体として膜を製作する際に容易に適合させることができる。
先の説明において、および添付図面の図４から図８において、本発明に従った方法および本発明に従って形成される電子構造について充分に説明した。図４から図８に示す電子構造の例は、単に、無数の電子デバイスの製造に適用可能な本発明の方法を例示するために用いたにすぎないことを強調しておく。
当技術分野において既知のように、先の４つのプロセス実施例において挙げたガス流の単位は、液体の質量流量制御を用いる場合は液体流量の単位によって置換することができる。
本発明について例示のために記載したが、使用した専門用語は、限定のためでなく、説明の言葉として意図されていることは理解されよう。
更に、好適な実施形態およびいくつかの代替的な実施形態に関連付けて本発明を具体的に図示し記載したが、当業者は、本発明の精神および範囲から逸脱することなく、これらの教示を本発明の他の可能な変形に容易に適用可能であることは認められよう。
独占的な権利または特権を主張する本発明の実施形態は、特許請求の範囲において規定する。
本発明において使用可能な平行板化学気相リアクタの断面図である。 ジエトキシメチルシラン（ＤＥＭＳ）およびビシクロヘプタジエン（ＢＣＨＤ）の混合物から堆積した本発明の超低ｋ材料によって得られたフーリエ変換赤外（ＦＴＩＲ）スペクトルを示す。 ジエトキシメチルシラン（ＤＥＭＳ）および酸化シクロペンテン（ＣＰＯ）の混合物から堆積した本発明の別の超低ｋ材料によって得られたフーリエ変換赤外（ＦＴＩＲ）スペクトルを示す。 本発明による超低ｋ材料のレベル内誘電層およびレベル間誘電層を有する電子デバイスの拡大断面図である。 本発明による超低ｋ材料膜の上に追加の拡散バリア誘電キャップ層を有する図４の電子構造の拡大断面図である。 本発明による研磨ストップ層の上に追加のＲＩＥハード・マスク／研磨ストップ誘電キャップ層および誘電キャップ拡散バリアを有する図５の電子構造の拡大断面図である。 本発明によるレベル間超低ｋ材料膜の上に追加のＲＩＥハード・マスク／研磨ストップ誘電層を有する図６の電子構造の拡大断面図である。 多相材料膜の上に堆積した追加のＲＩＥハード・マスク／研磨ストップ誘電層を有する図７の本発明の電子構造の拡大断面図である。

Claims (62)

  1. 超低誘電率膜を製造するための方法であって、
    ジエトキシジメチルシラン、ジエトキシメチルシラン（ＤＥＭＳ）、エトキシルトリメチルシラン、エトキシジメチルシラン、ジメトキシジメチルシラン、ジメトキシメチルシラン、トリエトキシシランおよびトリメトキシメチルシランからなる群から選択された第１の前駆ガスを、プラズマ化学気相成長（ＰＥＣＶＤ）リアクタのチャンバ内に流すステップと、
    酸化エチレン、酸化プロピレン、酸化シクロペンテン、酸化イソブチレン、２，２，３−トリメチルオキシラン、一酸化ブタジエン、ビシクロヘプタジエン、１，２−エポキシ−５−ヘキセン、２−メチル−２−ビニルオキシラン、１−イソプロピル−シクロヘキサ−１，３−ジエンおよびｔｅｒｔ−ブチルメチルエーテルからなる群から選択された第２の前駆ガスを前記チャンバ内に流すステップと、
    前記第１の前駆ガス及び前記第２の前駆ガスを前記プラズマ化学気相成長（ＰＥＣＶＤ）リアクタのチャンバ内で反応させることにより超低ｋ膜を基板上に堆積するステップと、
    を含む方法。
  2. 前記超低ｋ膜は多相膜であり、Ｓｉ、Ｃ、Ｏ、およびＨから成る第１の相と、少なくともＣ、Ｈから成る第２の相と、前記基板上の多数のナノメートル・サイズの孔と、を含む、請求項１に記載の方法。
  3. 前記前駆ガスの１つまたは双方と不活性ガスを混合するステップを更に含む、請求項１に記載の方法。
  4. 堆積後に前記超低ｋ膜を、少なくとも０．２５時間、３００℃以上の温度で加熱するステップを更に含む、請求項１に記載の方法。
  5. 堆積後に前記超低ｋ膜をエネルギ源で処理して前記超低ｋ膜を安定化させてその特性を改善するステップを更に含み、前記エネルギ源が、熱源、化学源、紫外（ＵＶ）光源、電子ビーム（ｅビーム）源、マイクロ波源、またはプラズマ源の１つを含む、請求項１に記載の方法。
  6. 前記超低ｋ膜が２．５以下の誘電率を有する、請求項１に記載の方法。
  7. 前記超低ｋ膜が１．５から２．５の誘電率を有する、請求項１に記載の方法。
  8. 前記超低ｋ膜が５および４０原子パーセントの間のＳｉ、５および７０原子パーセントの間のＣ、５０原子パーセントより少ないＯ、５および５５原子パーセントの間のＨを含む、請求項１に記載の方法。
  9. 前記ＰＥＣＶＤリアクタが、基板チャック面積は３００ｃｍ２および８００ｃｍ２の間であり、前記基板と上部電極との間の間隙は１ｃｍおよび１０ｃｍの間である、請求項１に記載の方法。
  10. 前記ＰＥＣＶＤリアクタの電極にＲＦ電力を印加するステップを更に含む、請求項１に記載の方法。
  11. ３００℃以上の温度で３０分間まで、前記超低ｋ膜にＵＶまたはｅビームによる処理を行うステップを更に含む、請求項１に記載の方法。
  12. 前記超低ｋ膜に加熱処理およびＵＶまたはｅビーム処理の組み合わせを行うステップを更に含む、請求項１に記載の方法。
  13. 前記超低ｋ膜を堆積する前記ステップが、前記基板の温度を２５℃および４００℃の間に設定するステップと、ＲＦ電力密度を０．０５Ｗ／ｃｍ２および３．５Ｗ／ｃｍ２の間に設定するステップとを更に含む、請求項１に記載の方法。
  14. 前記超低ｋ膜を堆積する前記ステップが、前記第１の前駆ガスの流量を、５ｓｃｃｍおよび１０００ｓｃｃｍの間、または、液体の送出を用いる場合は５００〜５０００ｍｇ／分に設定するステップを更に含む、請求項１に記載の方法。
  15. 前記第１の前駆ガスの前記流量が、２５ｓｃｃｍおよび２００ｓｃｃｍの間である、請求項１４に記載の方法。
  16. 前記超低ｋ膜を堆積する前記ステップが、前記第２の前駆ガスの流量を、５ｓｃｃｍおよび１０００ｓｃｃｍの間、または、液体の送出を用いる場合は５００〜５０００ｍｇ／分に設定するステップを更に含む、請求項１に記載の方法。
  17. 前記第２の前駆ガスの前記流量が、２５ｓｃｃｍおよび２００ｓｃｃｍの間である、請求項１６に記載の方法。
  18. 前記超低ｋ膜を堆積する前記ステップが、前記ＰＥＣＶＤリアクタの圧力を５０ｍｔｏｒｒないし１００００ｍｔｏｒｒの間に設定するステップを更に含む、請求項１に記載の方法。
  19. 前記ＰＥＣＶＤリアクタの前記圧力が１００ｍｔｏｒｒおよび５０００ｍｔｏｒｒの間である、請求項１８に記載の方法。
  20. 前記超低ｋ膜を堆積する前記ステップが、前記第１の前駆ガスとしてのジエトキシメチルシランに対する前記第２の前駆ガスとしてのビシクロヘプタジエンの流量比を０．１および３の間に設定するステップを更に含む、請求項１に記載の方法。
  21. 前記ジエトキシメチルシランに対する前記ビシクロヘプタジエンの前記流量比が０．２および０．６の間である、請求項２０に記載の方法。
  22. 前記ＰＥＣＶＤリアクタを連続モードで動作させる、請求項１に記載の方法。
  23. 前記ＰＥＣＶＤリアクタをパルス・モードで動作させる、請求項１に記載の方法。
  24. 熱的に安定した超低ｋ膜を製造するための方法であって、
    プラズマ化学気相成長（ＰＥＣＶＤ）リアクタを用意するステップと、
    基板チャック上に前処理したウエハを配置するステップであって、前記基板チャックが３００ｃｍ２および８００ｃｍ２の間の面積を有し、前記ウエハと上部電極との間に１ｃｍおよび１０ｃｍの間の間隙を維持する、ステップと、
    ジエトキシジメチルシラン、ジエトキシメチルシラン（ＤＥＭＳ）、エトキシルトリメチルシラン、エトキシジメチルシラン、ジメトキシジメチルシラン、ジメトキシメチルシラン、トリエトキシシランおよびトリメトキシメチルシランからなる群から選択された第１の前駆ガスを前記ＰＥＣＶＤリアクタ内に流すステップと、
    酸化エチレン、酸化プロピレン、酸化シクロペンテン、酸化イソブチレン、２，２，３−トリメチルオキシラン、一酸化ブタジエン、ビシクロヘプタジエン、１，２−エポキシ−５−ヘキセン、２−メチル−２−ビニルオキシラン、１−イソプロピル−シクロヘキサ−１，３−ジエンおよびｔｅｒｔ−ブチルメチルエーテルからなる群から選択された第２の前駆ガスを前記ＰＥＣＶＤリアクタ内に流すステップと、
    前記第１の前駆ガス及び前記第２の前駆ガスを前記ＰＥＣＶＤリアクタ内で反応させることにより超低ｋ膜を前記ウエハ上に堆積するステップと、
    を含む、方法。
  25. 熱的に安定した超低ｋ膜を製造するための方法であって、
    プラズマ化学気相成長（ＰＥＣＶＤ）タイプのリアクタを用意するステップと、
    基板チャック上にウエハを配置するステップであって、前記基板チャックが３００ｃｍ２および８００ｃｍ２の間の面積を有し、前記ウエハと上部電極との間に１ｃｍおよび１０ｃｍの間の間隙を維持する、ステップと、
    前記リアクタ内に、２５℃および４００℃の間の温度に維持した前記ウエハ上に、ジエトキシジメチルシラン、ジエトキシメチルシラン（ＤＥＭＳ）、エトキシルトリメチルシラン、エトキシジメチルシラン、ジメトキシジメチルシラン、ジメトキシメチルシラン、トリエトキシシランおよびトリメトキシメチルシランからなる群から選択された第１の前駆ガスを５ｓｃｃｍおよび１０００ｓｃｃｍの間の流量で流し、酸化エチレン、酸化プロピレン、酸化シクロペンテン、酸化イソブチレン、２，２，３−トリメチルオキシラン、一酸化ブタジエン、ビシクロヘプタジエン、１，２−エポキシ−５−ヘキセン、２−メチル−２−ビニルオキシラン、１−イソプロピル−シクロヘキサ−１，３−ジエンおよびｔｅｒｔ−ブチルメチルエーテルからなる群から選択された第２の前駆ガスを５ｓｃｃｍおよび１０００ｓｃｃｍの間の流量で流すステップであって、前記リアクタ内の圧力を５０ｍｔｏｒｒおよび８０００ｍｔｏｒｒの間に維持するステップと、
    ０．０５Ｗ／ｃｍ２および３．０Ｗ／ｃｍ２の間のＲＦ電力密度のもとで、超低ｋ膜を前記ウエハ上に堆積するステップと、
    前記超低ｋ膜を処理して前記膜の安定性を改善するステップを更に含み、前記処理が、熱、化学、紫外（ＵＶ）光、電子ビーム（ｅビーム）、マイクロ波、プラズマ、およびそれらの組み合わせから選択したエネルギ源を含む、ステップと、
    を含む、方法。
  26. 前記処理が、３００℃以上の温度における少なくとも０．２５時間のアニーリングを含む、請求項２５に記載の方法。
  27. Ｓｉ、Ｃ、Ｏ、およびＨの元素を含む誘電材料であって、前記誘電材料がランダムに共有結合した三次元ネットワーク構造を有し、誘電率が２．５以下であり、ＦＴＩＲスペクトルが３つのピークに解析可能なＳｉ−Ｏ吸収帯を有し、前記Ｓｉ、Ｃ、Ｏ、およびＨ元素を含む前記誘電材料が第１の前駆物質および第２の前駆物質をプラズマ化学気相成長（ＰＥＣＶＤ）リアクタのチャンバ内で反応させることにより堆積され、前記第１の前駆物質がジエトキシジメチルシラン、ジエトキシメチルシラン（ＤＥＭＳ）、エトキシルトリメチルシラン、エトキシジメチルシラン、ジメトキシジメチルシラン、ジメトキシメチルシラン、トリエトキシシランおよびトリメトキシメチルシランからなる群から選択され、前記第２の前駆物質が酸化エチレン、酸化プロピレン、酸化シクロペンテン、酸化イソブチレン、２，２，３−トリメチルオキシラン、一酸化ブタジエン、ビシクロヘプタジエン、１，２−エポキシ−５−ヘキセン、２−メチル−２−ビニルオキシラン、１−イソプロピル−シクロヘキサ−１，３−ジエンおよびｔｅｒｔ−ブチルメチルエーテルからなる群から選択される、誘電材料。
  28. 前記ランダムに共有結合した三次元構造が、Ｓｉ−Ｏ、Ｓｉ−Ｃ、Ｓｉ−Ｈ、Ｃ−Ｈ、およびＣ−Ｃ結合を含む、請求項２７に記載の誘電材料。
  29. 前記誘電材料が少なくとも４３０℃の温度まで熱的に安定である、請求項２７に記載の誘電材料。
  30. 前記誘電材料が多数のナノメートル・サイズの孔を更に含む、請求項２７に記載の誘電材料。
  31. 前記多数のナノメートル・サイズの孔の寸法が０．３および５０ナノメートルの間である、請求項３０に記載の誘電材料。
  32. バックエンド工程（ＢＥＯＬ）絶縁体、キャップ、またはハードマスク層として誘電材料を含むＢＥＯＬ相互接続構造であって、前記誘電材料がＳｉ、Ｃ、Ｏ、およびＨの元素を含み、ランダムに共有結合した三次元ネットワーク構造を有し、誘電率が２．５以下であり、ＦＴＩＲスペクトルが３つのピークに解析可能なＳｉ−Ｏ吸収帯を有し、前記Ｓｉ、Ｃ、Ｏ、およびＨ元素を含む前記誘電材料が第１の前駆物質および第２の前駆物質をプラズマ化学気相成長（ＰＥＣＶＤ）リアクタのチャンバ内で反応させることにより堆積され、前記第１の前駆物質がジエトキシジメチルシラン、ジエトキシメチルシラン（ＤＥＭＳ）、エトキシルトリメチルシラン、エトキシジメチルシラン、ジメトキシジメチルシラン、ジメトキシメチルシラン、トリエトキシシランおよびトリメトキシメチルシランからなる群から選択され、前記第２の前駆物質が酸化エチレン、酸化プロピレン、酸化シクロペンテン、酸化イソブチレン、２，２，３−トリメチルオキシラン、一酸化ブタジエン、ビシクロヘプタジエン、１，２−エポキシ−５−ヘキセン、２−メチル−２−ビニルオキシラン、１−イソプロピル−シクロヘキサ−１，３−ジエンおよびｔｅｒｔ−ブチルメチルエーテルからなる群から選択される、ＢＥＯＬ相互接続構造。
  33. 配線構造においてレベル内またはレベル間誘電体として絶縁材料層を有する構造であって、
    第１の絶縁材料層に埋め込まれた第１の金属領域を有する前処理した半導体基板と、
    超低ｋ材料で形成された第２の絶縁材料層に埋め込まれた第１の導体領域であって、前記超低ｋ材料がＳｉ、Ｃ、Ｏ、およびＨ、ならびに多数のナノメートル・サイズの孔を含み、前記超低ｋ材料が２．５以下の誘電率を有し、ＦＴＩＲスペクトルが３つのピークに解析可能なＳｉ−Ｏ吸収帯を有し、前記Ｓｉ、Ｃ、Ｏ、およびＨ元素を含む前記超低ｋ材料が第１の前駆物質および第２の前駆物質をプラズマ化学気相成長（ＰＥＣＶＤ）リアクタのチャンバ内で反応させることにより堆積され、前記第１の前駆物質がジエトキシジメチルシラン、ジエトキシメチルシラン（ＤＥＭＳ）、エトキシルトリメチルシラン、エトキシジメチルシラン、ジメトキシジメチルシラン、ジメトキシメチルシラン、トリエトキシシランおよびトリメトキシメチルシランからなる群から選択され、前記第２の前駆物質が酸化エチレン、酸化プロピレン、酸化シクロペンテン、酸化イソブチレン、２，２，３−トリメチルオキシラン、一酸化ブタジエン、ビシクロヘプタジエン、１，２−エポキシ−５−ヘキセン、２−メチル−２−ビニルオキシラン、１−イソプロピル−シクロヘキサ−１，３−ジエンおよびｔｅｒｔ−ブチルメチルエーテルからなる群から選択され、前記第２の絶縁材料層が前記第１の絶縁材料層と密着し、前記第１の導体領域が前記第１の金属領域と電気的に通信状態にある、第１の導体領域と、
    前記第１の導体領域と電気的に通信状態にあり、前記超低ｋ材料を含む第３の絶縁材料層に埋め込まれた第２の導体領域であって、前記第３の絶縁材料層が前記第２の絶縁材料層と密着している、第２の導体領域と、
    を含む、構造。
  34. 前記第２の絶縁材料層と前記第３の絶縁材料層との間に位置する誘電キャップ層を更に含む、請求項３３に記載の構造。
  35. 前記第２の絶縁材料層と前記第３の絶縁材料層との間の第１の誘電キャップ層と、前記第３の絶縁材料層の上の第２の誘電キャップ層と、を更に含む、請求項３３に記載の構造。
  36. 前記誘電キャップ層が、酸化シリコン、窒化シリコン、酸窒化シリコン、耐熱金属の窒化シリコン、炭化シリコン、ＳｉＣＮ、ＳｉＣＯ、および炭素ドーピング酸化物、およびそれらの水素含有化合物から成る群から選択された材料で形成されている、請求項３４に記載の構造。
  37. 前記耐熱金属窒化シリコンが、Ｔａ、Ｚｒ、Ｈｆ、およびＷから成る群から選択された耐熱金属を含む、請求項３３に記載の構造。
  38. 前記第１の誘電キャップ層および前記第２の誘電キャップ層が、酸化シリコン、窒化シリコン、酸窒化シリコン、耐熱金属の窒化シリコン、炭化シリコン、ＳｉＣＮ、ＳｉＣＯ、および炭素ドーピング酸化物、およびそれらの水素含有化合物から成る群から選択された材料で形成されている、請求項３５に記載の構造。
  39. 前記耐熱金属窒化シリコンが、Ｔａ、Ｚｒ、Ｈｆ、およびＷから成る群から選択された耐熱金属を含む、請求項３８に記載の構造。
  40. 前記第１の絶縁材料層が、酸化シリコン、窒化シリコン、ＰＳ（phosphosilicate glass）、ＢＰＳＧ（borophosphosilicate glass）、および他の、これらの材料にドーピングしたものから成る群から選択したものである、請求項３３に記載の構造。
  41. 前記第２の絶縁材料層および前記第３の絶縁材料層の少なくとも一方に堆積した誘電材料の拡散バリア層を更に含む、請求項３３に記載の構造。
  42. 前記第２の絶縁材料層の上の誘電反応性イオン・エッチング（ＲＩＥ）・ハード・マスク／研磨ストップ層、および、前記ＲＩＥハード・マスク／研磨ストップ層の上の誘電拡散バリア層を更に含む、請求項３３に記載の構造。
  43. 前記第２の絶縁材料層の上の第１の誘電ＲＩＥハード・マスク／研磨ストップ層と、前記第１の誘電ＲＩＥハード・マスク／研磨ストップ層の上の第１の誘電拡散バリア層と、前記第３の絶縁材料層の上の第２の誘電ＲＩＥハード・マスク／研磨ストップ層と、前記第２の誘電ＲＩＥハード・マスク／研磨ストップ層の上の第２の誘電拡散バリア層と、を更に含む、請求項３３に記載の構造。
  44. 超低ｋ材料のレベル間誘電体と超低ｋ材料のレベル内誘電体との間の誘電キャップ層を更に含む、請求項４３に記載の構造。
  45. 配線構造においてレベル内またはレベル間誘電体として絶縁材料層を有する構造であって、
    第１の絶縁材料層に埋め込まれた第１の金属領域を有する前処理した半導体基板と、
    超低ｋ材料で形成された少なくとも１つの第２の絶縁材料層に埋め込まれた少なくとも１つの第１の導体領域であって、前記超低ｋ材料が、Ｓｉ、Ｃ、Ｏ、およびＨ、ならびに多数のナノメートル・サイズの孔から成り、前記超低ｋ材料が２．５以下の誘電率を有し、ＦＴＩＲスペクトルが３つのピークに解析可能なＳｉ−Ｏ吸収帯を有し、前記Ｓｉ、Ｃ、Ｏ、およびＨ元素を含む前記超低ｋ材料が第１の前駆物質および第２の前駆物質をプラズマ化学気相成長（ＰＥＣＶＤ）リアクタのチャンバ内で反応させることにより堆積され、前記第１の前駆物質がジエトキシジメチルシラン、ジエトキシメチルシラン（ＤＥＭＳ）、エトキシルトリメチルシラン、エトキシジメチルシラン、ジメトキシジメチルシラン、ジメトキシメチルシラン、トリエトキシシランおよびトリメトキシメチルシランからなる群から選択され、前記第２の前駆物質が酸化エチレン、酸化プロピレン、酸化シクロペンテン、酸化イソブチレン、２，２，３−トリメチルオキシラン、一酸化ブタジエン、ビシクロヘプタジエン、１，２−エポキシ−５−ヘキセン、２−メチル−２−ビニルオキシラン、１−イソプロピル−シクロヘキサ−１，３−ジエンおよびｔｅｒｔ−ブチルメチルエーテルからなる群から選択され、前記少なくとも１つの第２の絶縁材料層の１つが前記第１の絶縁材料層と密着し、前記少なくとも１つの第１の導体領域の１つが前記第１の金属領域と電気的に通信状態にある、少なくとも１つの第１の導体領域と、
    を含む、構造。
  46. 各前記少なくとも１つの第２の絶縁材料層間に位置する誘電キャップ層を更に含む、請求項４５に記載の構造。
  47. 前記少なくとも１つの第２の絶縁材料層の各々間の第１の誘電キャップ層と、前記一番上の第２の絶縁材料層の上の第２の誘電キャップ層と、を更に含む、請求項４５に記載の構造。
  48. 前記第１の誘電キャップ層および前記第２の誘電キャップ層が超低ｋ材料で形成されている、請求項４７に記載の構造。
  49. 前記第１の誘電キャップ層および前記第２の誘電キャップ層が改質された超低ｋ材料で形成されている、請求項４７に記載の構造。
  50. 前記誘電キャップ層が、酸化シリコン、窒化シリコン、酸窒化シリコン、耐熱金属の窒化シリコン、炭化シリコン、ＳｉＣＮ、ＳｉＣＯ、および炭素ドーピング酸化物、およびそれらの水素含有化合物から成る群から選択された材料で形成されている、請求項４７に記載の構造。
  51. 前記耐熱金属窒化シリコンが、Ｔａ、Ｚｒ、Ｈｆ、およびＷから成る群から選択された耐熱金属を含む、請求項４５に記載の構造。
  52. 配線構造においてレベル内またはレベル間誘電体として絶縁材料層を有する構造であって、
    第１の絶縁材料層に埋め込まれた第１の金属領域を有する前処理した半導体基板と、
    第２の絶縁材料層に埋め込まれた第１の導体領域であって、前記第２の絶縁材料層が前記第１の絶縁材料層と密着し、前記第１の導体領域が前記第１の金属領域と電気的に通信状態にある、第１の導体領域と、
    前記第１の導体領域と電気的に通信状態にあり、第３の絶縁材料層に埋め込まれている第２の導体領域であって、前記第３の絶縁材料層が前記第２の絶縁材料層と密着している、第２の導体領域と、
    前記第２の絶縁材料層と前記第３の絶縁材料層との間の第１の誘電キャップ層と、
    前記第３の絶縁材料層の上の第２の誘電キャップ層と、
    を含み、前記第１および第２の誘電キャップ層が超低ｋ材料で形成され、前記超低ｋ材料がＳｉ、Ｃ、Ｏ、およびＨ、ならびに多数のナノメートル・サイズの孔を含み、前記超低ｋ材料が２．５以下の誘電率を有し、ＦＴＩＲスペクトルが３つのピークに解析可能なＳｉ−Ｏ吸収帯を有し、前記Ｓｉ、Ｃ、Ｏ、およびＨ元素を含む前記超低ｋ材料が第１の前駆物質および第２の前駆物質をプラズマ化学気相成長（ＰＥＣＶＤ）リアクタのチャンバ内で反応させることにより堆積され、前記第１の前駆物質がジエトキシジメチルシラン、ジエトキシメチルシラン（ＤＥＭＳ）、エトキシルトリメチルシラン、エトキシジメチルシラン、ジメトキシジメチルシラン、ジメトキシメチルシラン、トリエトキシシランおよびトリメトキシメチルシランからなる群から選択され、前記第２の前駆物質が酸化エチレン、酸化プロピレン、酸化シクロペンテン、酸化イソブチレン、２，２，３−トリメチルオキシラン、一酸化ブタジエン、ビシクロヘプタジエン、１，２−エポキシ−５−ヘキセン、２−メチル−２−ビニルオキシラン、１−イソプロピル−シクロヘキサ−１，３−ジエンおよびｔｅｒｔ−ブチルメチルエーテルからなる群から選択される、構造。
  53. 配線構造においてレベル内またはレベル間誘電体として絶縁材料層を有する構造であって、
    第１の絶縁材料層に埋め込まれた第１の金属領域を有する前処理した半導体基板と、
    第２の絶縁材料層に埋め込まれた第１の導体領域であって、前記第２の絶縁材料層が前記第１の絶縁材料層と密着し、前記第１の導体領域が前記第１の金属領域と電気的に通信状態にある、第１の導体領域と、
    前記第１の導体領域と電気的に通信状態にあり、第３の絶縁材料層に埋め込まれている第２の導体領域であって、前記第３の絶縁材料層が前記第２の絶縁材料層と密着している、第２の導体領域と、
    前記第２の絶縁材料層と前記第３の絶縁材料層の少なくとも１つの上に配置された超低ｋ材料を含む材料で形成された拡散バリア層であって、前記超低ｋ材料がＳｉ、Ｃ、Ｏ、およびＨ、ならびに多数のナノメートル・サイズの孔を含み、前記超低ｋ材料が２．５以下の誘電率を有し、ＦＴＩＲスペクトルが３つのピークに解析可能なＳｉ−Ｏ吸収帯を有し、前記Ｓｉ、Ｃ、Ｏ、およびＨ元素を含む前記超低ｋ材料が第１の前駆物質および第２の前駆物質をプラズマ化学気相成長（ＰＥＣＶＤ）リアクタのチャンバ内で反応させることにより堆積され、前記第１の前駆物質がジエトキシジメチルシラン、ジエトキシメチルシラン（ＤＥＭＳ）、エトキシルトリメチルシラン、エトキシジメチルシラン、ジメトキシジメチルシラン、ジメトキシメチルシラン、トリエトキシシランおよびトリメトキシメチルシランからなる群から選択され、前記第２の前駆物質が酸化エチレン、酸化プロピレン、酸化シクロペンテン、酸化イソブチレン、２，２，３−トリメチルオキシラン、一酸化ブタジエン、ビシクロヘプタジエン、１，２−エポキシ−５−ヘキセン、２−メチル−２−ビニルオキシラン、１−イソプロピル−シクロヘキサ−１，３−ジエンおよびｔｅｒｔ−ブチルメチルエーテルからなる群から選択される、拡散バリア層と、
    を含む、構造。
  54. 配線構造においてレベル内またはレベル間誘電体として絶縁材料層を有する構造であって、
    第１の絶縁材料層に埋め込まれた第１の金属領域を有する前処理した半導体基板と、
    第２の絶縁材料層に埋め込まれた第１の導体領域であって、前記第２の絶縁材料層が前記第１の絶縁材料層と密着し、前記第１の導体領域が前記第１の金属領域と電気的に通信状態にある、第１の導体領域と、
    前記第１の導体領域と電気的に通信状態にあり、第３の絶縁材料層に埋め込まれている第２の導体領域であって、前記第３の絶縁材料層が前記第２の絶縁材料層と密着している、第２の導体領域と、
    前記第２の絶縁材料層の上の反応性イオン・エッチング（ＲＩＥ）・ハード・マスク／研磨ストップ層と、
    前記ＲＩＥハード・マスク／研磨ストップ層の上の拡散バリア層と、
    を含み、前記ＲＩＥハード・マスク／研磨ストップ層および前記拡散バリア層が超低ｋ材料で形成され、前記超低ｋ材料がＳｉ、Ｃ、Ｏ、およびＨ、ならびに多数のナノメートル・サイズの孔を含み、前記超低ｋ材料が２．５以下の誘電率を有し、ＦＴＩＲスペクトルが３つのピークに解析可能なＳｉ−Ｏ吸収帯を有し、前記Ｓｉ、Ｃ、Ｏ、およびＨ元素を含む前記超低ｋ材料が第１の前駆物質および第２の前駆物質をプラズマ化学気相成長（ＰＥＣＶＤ）リアクタのチャンバ内で反応させることにより堆積され、前記第１の前駆物質がジエトキシジメチルシラン、ジエトキシメチルシラン（ＤＥＭＳ）、エトキシルトリメチルシラン、エトキシジメチルシラン、ジメトキシジメチルシラン、ジメトキシメチルシラン、トリエトキシシランおよびトリメトキシメチルシランからなる群から選択され、前記第２の前駆物質が酸化エチレン、酸化プロピレン、酸化シクロペンテン、酸化イソブチレン、２，２，３−トリメチルオキシラン、一酸化ブタジエン、ビシクロヘプタジエン、１，２−エポキシ−５−ヘキセン、２−メチル−２−ビニルオキシラン、１−イソプロピル−シクロヘキサ−１，３−ジエンおよびｔｅｒｔ−ブチルメチルエーテルからなる群から選択される、構造。
  55. 配線構造においてレベル内またはレベル間誘電体として絶縁材料層を有する構造であって、
    第１の絶縁材料層に埋め込まれた第１の金属領域を有する前処理した半導体基板と、
    第２の絶縁材料層に埋め込まれた第１の導体領域であって、前記第２の絶縁材料層が前記第１の絶縁材料層と密着し、前記第１の導体領域が前記第１の金属領域と電気的に通信状態にある、第１の導体領域と、
    前記第１の導体領域と電気的に通信状態にあり、第３の絶縁材料層に埋め込まれている第２の導体領域であって、前記第３の絶縁材料層が前記第２の絶縁材料層と密着している、第２の導体領域と、
    前記第２の絶縁材料層の上の第１のＲＩＥハード・マスク／研磨ストップ層と、
    前記ＲＩＥハード・マスク／研磨ストップ層の上の第１の拡散バリア層と、
    前記第３の絶縁材料層の上の第２のＲＩＥハード・マスク／研磨ストップ層と、
    前記第２のＲＩＥハード・マスク／研磨ストップ層の上の第２の拡散バリア層と、
    を含み、前記ＲＩＥハード・マスク／研磨ストップ層および前記拡散バリア層が、Ｓｉ、Ｃ、Ｏ、およびＨ、ならびに多数のナノメートル・サイズの孔を含む超低ｋ材料で形成され、前記超低ｋ材料が２．５以下の誘電率を有し、ＦＴＩＲスペクトルが３つのピークに解析可能なＳｉ−Ｏ吸収帯を有し、前記Ｓｉ、Ｃ、Ｏ、およびＨ元素を含む前記超低ｋ材料が第１の前駆物質および第２の前駆物質をプラズマ化学気相成長（ＰＥＣＶＤ）リアクタのチャンバ内で反応させることにより堆積され、前記第１の前駆物質がジエトキシジメチルシラン、ジエトキシメチルシラン（ＤＥＭＳ）、エトキシルトリメチルシラン、エトキシジメチルシラン、ジメトキシジメチルシラン、ジメトキシメチルシラン、トリエトキシシランおよびトリメトキシメチルシランからなる群から選択され、前記第２の前駆物質が酸化エチレン、酸化プロピレン、酸化シクロペンテン、酸化イソブチレン、２，２，３−トリメチルオキシラン、一酸化ブタジエン、ビシクロヘプタジエン、１，２−エポキシ−５−ヘキセン、２−メチル−２−ビニルオキシラン、１−イソプロピル−シクロヘキサ−１，３−ジエンおよびｔｅｒｔ−ブチルメチルエーテルからなる群から選択される、構造。
  56. レベル間誘電体層とレベル内誘電体層との間に配置された前記超低ｋ材料を含む材料で形成された誘電キャップ層を更に含む、請求項５５に記載の構造。
  57. 前記ＰＥＣＶＤリアクタが平行板リアクタである、請求項１に記載の方法。
  58. 前記ＰＥＣＶＤリアクタ内にプラズマを形成するステップを更に含む、請求項１に記載の方法。
  59. 前記ＰＥＣＶＤリアクタが平行板リアクタである、請求項２４に記載の方法。
  60. 前記ＰＥＣＶＤリアクタ内にプラズマを形成するステップを更に含む、請求項２４に記載の方法。
  61. 前記ＰＥＣＶＤリアクタが平行板リアクタである、請求項２５に記載の方法。
  62. 前記ＰＥＣＶＤリアクタ内にプラズマを形成するステップを更に含む、請求項２５に記載の方法。
JP2007511362A 2004-05-03 2005-03-23 超低誘電率膜を製造するための方法、誘電材料、相互接続構造及び配線構造 Expired - Fee Related JP4756036B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/838,849 2004-05-03
US10/838,849 US7049247B2 (en) 2004-05-03 2004-05-03 Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
PCT/US2005/009820 WO2005112095A1 (en) 2004-05-03 2005-03-23 An improved method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made

Publications (2)

Publication Number Publication Date
JP2007536733A JP2007536733A (ja) 2007-12-13
JP4756036B2 true JP4756036B2 (ja) 2011-08-24

Family

ID=34963531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007511362A Expired - Fee Related JP4756036B2 (ja) 2004-05-03 2005-03-23 超低誘電率膜を製造するための方法、誘電材料、相互接続構造及び配線構造

Country Status (7)

Country Link
US (2) US7049247B2 (ja)
EP (1) EP1745504A1 (ja)
JP (1) JP4756036B2 (ja)
KR (1) KR100956580B1 (ja)
CN (1) CN100524648C (ja)
TW (2) TWI353637B (ja)
WO (1) WO2005112095A1 (ja)

Families Citing this family (395)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8951342B2 (en) 2002-04-17 2015-02-10 Air Products And Chemicals, Inc. Methods for using porogens for low k porous organosilica glass films
US20080268177A1 (en) * 2002-05-17 2008-10-30 Air Products And Chemicals, Inc. Porogens, Porogenated Precursors and Methods for Using the Same to Provide Porous Organosilica Glass Films with Low Dielectric Constants
US9061317B2 (en) 2002-04-17 2015-06-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US8293001B2 (en) * 2002-04-17 2012-10-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US7384471B2 (en) * 2002-04-17 2008-06-10 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US7060330B2 (en) * 2002-05-08 2006-06-13 Applied Materials, Inc. Method for forming ultra low k films using electron beam
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
JP4338495B2 (ja) * 2002-10-30 2009-10-07 富士通マイクロエレクトロニクス株式会社 シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
US7485570B2 (en) * 2002-10-30 2009-02-03 Fujitsu Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US7049247B2 (en) * 2004-05-03 2006-05-23 International Business Machines Corporation Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US7256124B2 (en) * 2005-03-30 2007-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating semiconductor device
US7638859B2 (en) * 2005-06-06 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnects with harmonized stress and methods for fabricating the same
JP2007214403A (ja) * 2006-02-10 2007-08-23 Renesas Technology Corp 半導体装置の製造方法
FR2904728B1 (fr) 2006-08-01 2008-11-21 Air Liquide Nouveaux precurseurs porogenes et couches dielectriques poreuses obtenues a partir de ceux-ci
US8053375B1 (en) * 2006-11-03 2011-11-08 Advanced Technology Materials, Inc. Super-dry reagent compositions for formation of ultra low k films
US7749894B2 (en) * 2006-11-09 2010-07-06 Chartered Semiconductor Manufacturing Ltd. Integrated circuit processing system
US7638443B2 (en) * 2006-11-14 2009-12-29 Asm Japan K.K. Method of forming ultra-thin SiN film by plasma CVD
US7749892B2 (en) * 2006-11-29 2010-07-06 International Business Machines Corporation Embedded nano UV blocking and diffusion barrier for improved reliability of copper/ultra low K interlevel dielectric electronic devices
JP5118337B2 (ja) * 2006-11-30 2013-01-16 アペックス株式会社 エキシマ真空紫外光照射処理装置
US20080173985A1 (en) * 2007-01-24 2008-07-24 International Business Machines Corporation Dielectric cap having material with optical band gap to substantially block uv radiation during curing treatment, and related methods
US20080230907A1 (en) * 2007-03-22 2008-09-25 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system with carbon enhancement
US7615484B2 (en) * 2007-04-24 2009-11-10 Chartered Semiconductor Manufacturing Ltd. Integrated circuit manufacturing method using hard mask
US20090061237A1 (en) * 2007-08-28 2009-03-05 International Business Machines Corporation LOW k POROUS SiCOH DIELECTRIC AND INTEGRATION WITH POST FILM FORMATION TREATMENT
US20090061649A1 (en) 2007-08-28 2009-03-05 International Business Machines Corporation LOW k POROUS SiCOH DIELECTRIC AND INTEGRATION WITH POST FILM FORMATION TREATMENT
CN101836108B (zh) * 2007-10-05 2013-05-29 3M创新有限公司 具有等离子体沉积微孔层的有机化学传感器及其制备和使用方法
US8258629B2 (en) 2008-04-02 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Curing low-k dielectrics for improving mechanical strength
US20100143580A1 (en) * 2008-05-28 2010-06-10 American Air Liquide, Inc. Stabilization of Bicycloheptadiene
US8298965B2 (en) * 2008-09-03 2012-10-30 American Air Liquide, Inc. Volatile precursors for deposition of C-linked SiCOH dielectrics
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US20100151206A1 (en) 2008-12-11 2010-06-17 Air Products And Chemicals, Inc. Method for Removal of Carbon From An Organosilicate Material
JP2010192520A (ja) 2009-02-16 2010-09-02 Elpida Memory Inc 半導体装置の製造方法
JP5705751B2 (ja) 2009-03-10 2015-04-22 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード ｌｏｗ−ｋシリル化用の環式アミノ化合物
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
EP2319821A1 (en) 2009-11-06 2011-05-11 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Stabilization of bicycloheptadiene
US8492239B2 (en) 2010-01-27 2013-07-23 International Business Machines Corporation Homogeneous porous low dielectric constant materials
US8314005B2 (en) 2010-01-27 2012-11-20 International Business Machines Corporation Homogeneous porous low dielectric constant materials
CN102762763B (zh) 2010-02-17 2014-12-31 乔治洛德方法研究和开发液化空气有限公司 SiCOH低K膜的气相沉积法
CN102543844B (zh) * 2010-12-30 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种制造半导体器件结构的方法和半导体器件结构
JP2012201658A (ja) * 2011-03-28 2012-10-22 Tosoh Corp 成膜材料、それを用いた膜の製造方法及びその用途
CN102751233B (zh) * 2011-04-18 2015-03-11 中芯国际集成电路制造(上海)有限公司 互连结构形成方法
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US9793148B2 (en) 2011-06-22 2017-10-17 Asm Japan K.K. Method for positioning wafers in multiple wafer transport
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US8927430B2 (en) 2011-07-12 2015-01-06 International Business Machines Corporation Overburden removal for pore fill integration approach
US8541301B2 (en) 2011-07-12 2013-09-24 International Business Machines Corporation Reduction of pore fill material dewetting
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US8551892B2 (en) 2011-07-27 2013-10-08 Asm Japan K.K. Method for reducing dielectric constant of film using direct plasma of hydrogen
US8828489B2 (en) 2011-08-19 2014-09-09 International Business Machines Corporation Homogeneous modification of porous films
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US8946830B2 (en) 2012-04-04 2015-02-03 Asm Ip Holdings B.V. Metal oxide protective layer for a semiconductor device
TWI581331B (zh) * 2012-07-13 2017-05-01 應用材料股份有限公司 降低多孔低ｋ膜的介電常數之方法
US9558931B2 (en) 2012-07-27 2017-01-31 Asm Ip Holding B.V. System and method for gas-phase sulfur passivation of a semiconductor surface
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US9021985B2 (en) 2012-09-12 2015-05-05 Asm Ip Holdings B.V. Process gas management for an inductively-coupled plasma deposition reactor
US9324811B2 (en) 2012-09-26 2016-04-26 Asm Ip Holding B.V. Structures and devices including a tensile-stressed silicon arsenic layer and methods of forming same
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US9640416B2 (en) 2012-12-26 2017-05-02 Asm Ip Holding B.V. Single-and dual-chamber module-attachable wafer-handling chamber
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
US9058983B2 (en) 2013-06-17 2015-06-16 International Business Machines Corporation In-situ hardmask generation
US8993054B2 (en) 2013-07-12 2015-03-31 Asm Ip Holding B.V. Method and system to reduce outgassing in a reaction chamber
US9018111B2 (en) 2013-07-22 2015-04-28 Asm Ip Holding B.V. Semiconductor reaction chamber with plasma capabilities
US9793115B2 (en) 2013-08-14 2017-10-17 Asm Ip Holding B.V. Structures and devices including germanium-tin films and methods of forming same
TWI612182B (zh) * 2013-09-09 2018-01-21 液態空氣喬治斯克勞帝方法研究開發股份有限公司 用蝕刻氣體蝕刻半導體結構的方法
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
US9556516B2 (en) 2013-10-09 2017-01-31 ASM IP Holding B.V Method for forming Ti-containing film by PEALD using TDMAT or TDEAT
US10179947B2 (en) 2013-11-26 2019-01-15 Asm Ip Holding B.V. Method for forming conformal nitrided, oxidized, or carbonized dielectric film by atomic layer deposition
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US9447498B2 (en) 2014-03-18 2016-09-20 Asm Ip Holding B.V. Method for performing uniform processing in gas system-sharing multiple reaction chambers
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US9404587B2 (en) 2014-04-24 2016-08-02 ASM IP Holding B.V Lockout tagout for semiconductor vacuum valve
JP6345006B2 (ja) * 2014-07-08 2018-06-20 キヤノン株式会社 インクジェット記録ヘッド用基板の製造方法
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9543180B2 (en) 2014-08-01 2017-01-10 Asm Ip Holding B.V. Apparatus and method for transporting wafers between wafer carrier and process tool under vacuum
CN104209254B (zh) * 2014-08-15 2016-05-11 上海华力微电子有限公司 用于多孔低介电常数材料的紫外光固化工艺方法
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
KR102300403B1 (ko) 2014-11-19 2021-09-09 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US9478415B2 (en) 2015-02-13 2016-10-25 Asm Ip Holding B.V. Method for forming film having low resistance and shallow junction depth
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US10043661B2 (en) 2015-07-13 2018-08-07 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US9899291B2 (en) 2015-07-13 2018-02-20 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US10083836B2 (en) 2015-07-24 2018-09-25 Asm Ip Holding B.V. Formation of boron-doped titanium metal films with high work function
US10087525B2 (en) 2015-08-04 2018-10-02 Asm Ip Holding B.V. Variable gap hard stop design
US9647114B2 (en) 2015-08-14 2017-05-09 Asm Ip Holding B.V. Methods of forming highly p-type doped germanium tin films and structures and devices including the films
US9711345B2 (en) 2015-08-25 2017-07-18 Asm Ip Holding B.V. Method for forming aluminum nitride-based film by PEALD
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US9909214B2 (en) 2015-10-15 2018-03-06 Asm Ip Holding B.V. Method for depositing dielectric film in trenches by PEALD
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
US9455138B1 (en) 2015-11-10 2016-09-27 Asm Ip Holding B.V. Method for forming dielectric film in trenches by PEALD using H-containing gas
US9905420B2 (en) 2015-12-01 2018-02-27 Asm Ip Holding B.V. Methods of forming silicon germanium tin films and structures and devices including the films
US9607837B1 (en) 2015-12-21 2017-03-28 Asm Ip Holding B.V. Method for forming silicon oxide cap layer for solid state diffusion process
US9735024B2 (en) 2015-12-28 2017-08-15 Asm Ip Holding B.V. Method of atomic layer etching using functional group-containing fluorocarbon
US9627221B1 (en) 2015-12-28 2017-04-18 Asm Ip Holding B.V. Continuous process incorporating atomic layer etching
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US9754779B1 (en) 2016-02-19 2017-09-05 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10087522B2 (en) 2016-04-21 2018-10-02 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9793135B1 (en) 2016-07-14 2017-10-17 ASM IP Holding B.V Method of cyclic dry etching using etchant film
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102354490B1 (ko) 2016-07-27 2022-01-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US10177025B2 (en) 2016-07-28 2019-01-08 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10090316B2 (en) 2016-09-01 2018-10-02 Asm Ip Holding B.V. 3D stacked multilayer semiconductor memory using doped select transistor channel
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US9916980B1 (en) 2016-12-15 2018-03-13 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10103040B1 (en) 2017-03-31 2018-10-16 Asm Ip Holding B.V. Apparatus and method for manufacturing a semiconductor device
USD830981S1 (en) 2017-04-07 2018-10-16 Asm Ip Holding B.V. Susceptor for semiconductor substrate processing apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10236177B1 (en) 2017-08-22 2019-03-19 ASM IP Holding B.V.. Methods for depositing a doped germanium tin semiconductor and related semiconductor device structures
CN107523808B (zh) * 2017-08-23 2019-05-10 江苏菲沃泰纳米科技有限公司 一种有机硅纳米防护涂层的制备方法
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10020254B1 (en) 2017-10-09 2018-07-10 International Business Machines Corporation Integration of super via structure in BEOL
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
KR102470206B1 (ko) 2017-10-13 2022-11-23 삼성디스플레이 주식회사 금속 산화막의 제조 방법 및 금속 산화막을 포함하는 표시 소자
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
WO2019103613A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. A storage device for storing wafer cassettes for use with a batch furnace
KR102633318B1 (ko) 2017-11-27 2024-02-05 에이에스엠 아이피 홀딩 비.브이. 청정 소형 구역을 포함한 장치
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
WO2019158960A1 (en) 2018-02-14 2019-08-22 Asm Ip Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
TW202349473A (zh) 2018-05-11 2023-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
TW202405221A (zh) 2018-06-27 2024-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
TW202409324A (zh) 2018-06-27 2024-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料之循環沉積製程
TWI751420B (zh) 2018-06-29 2022-01-01 荷蘭商Ａｓｍ知識產權私人控股有限公司 薄膜沉積方法
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
JP7509548B2 (ja) 2019-02-20 2024-07-02 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
CN110158052B (zh) 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 低介电常数膜及其制备方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
CN110129769B (zh) * 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 疏水性的低介电常数膜及其制备方法
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
CN110255999B (zh) * 2019-06-10 2021-02-12 北京科技大学 一种氮氧双掺杂多孔空心碗形碳材料及其制备方法
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210078405A (ko) 2019-12-17 2021-06-28 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 층을 형성하는 방법 및 바나듐 나이트라이드 층을 포함하는 구조
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
KR20210089079A (ko) 2020-01-06 2021-07-15 에이에스엠 아이피 홀딩 비.브이. 채널형 리프트 핀
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
CN113555279A (zh) 2020-04-24 2021-10-26 Asm Ip私人控股有限公司 形成含氮化钒的层的方法及包含其的结构
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145080A (ko) 2020-05-22 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
CN113390305B (zh) * 2021-08-16 2021-10-29 北京航天天美科技有限公司 疏水憎冰涂层及具有该涂层的弹翼结构
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312793B1 (en) * 1999-05-26 2001-11-06 International Business Machines Corporation Multiphase low dielectric constant material
JP2001326224A (ja) * 2000-02-28 2001-11-22 Canon Sales Co Inc 半導体装置及びその製造方法
WO2003095702A2 (en) * 2002-05-08 2003-11-20 Applied Materials, Inc. Method for curing low dielectric constant film by electron beam
JP2004006822A (ja) * 2002-04-17 2004-01-08 Air Products & Chemicals Inc ポロゲン、ポロゲン化された前駆体および低誘電率をもつ多孔質有機シリカガラス膜を得るためにそれらを使用する方法
JP2004515057A (ja) * 2000-10-25 2004-05-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体素子のレベル内またはレベル間誘電体としての超低誘電率材料、その製造方法、およびそれを含む電子デバイス
JP2004534373A (ja) * 2000-08-02 2004-11-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 多相低誘電率材料およびその堆積方法
JP2005019980A (ja) * 2003-05-29 2005-01-20 Air Products & Chemicals Inc 低誘電率有機ケイ酸塩ガラス膜の作製方法
JP2005530363A (ja) * 2002-06-19 2005-10-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体デバイスの層内または層間誘電体としての超低誘電率材料

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
US6790789B2 (en) * 2000-10-25 2004-09-14 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US6716770B2 (en) * 2001-05-23 2004-04-06 Air Products And Chemicals, Inc. Low dielectric constant material and method of processing by CVD
US7381441B2 (en) 2002-04-10 2008-06-03 Honeywell International Inc. Low metal porous silica dielectric for integral circuit applications
US20030211244A1 (en) 2002-04-11 2003-11-13 Applied Materials, Inc. Reacting an organosilicon compound with an oxidizing gas to form an ultra low k dielectric
US7049247B2 (en) * 2004-05-03 2006-05-23 International Business Machines Corporation Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312793B1 (en) * 1999-05-26 2001-11-06 International Business Machines Corporation Multiphase low dielectric constant material
US20020034625A1 (en) * 1999-05-26 2002-03-21 International Business Machines Corporation Multiphase low dielectric constant material and method of deposition
US20020037442A1 (en) * 1999-05-26 2002-03-28 International Business Machines Corporation Multiphase low dielectric constant material and method of deposition
JP2001326224A (ja) * 2000-02-28 2001-11-22 Canon Sales Co Inc 半導体装置及びその製造方法
JP2004534373A (ja) * 2000-08-02 2004-11-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 多相低誘電率材料およびその堆積方法
JP2004515057A (ja) * 2000-10-25 2004-05-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体素子のレベル内またはレベル間誘電体としての超低誘電率材料、その製造方法、およびそれを含む電子デバイス
JP2004006822A (ja) * 2002-04-17 2004-01-08 Air Products & Chemicals Inc ポロゲン、ポロゲン化された前駆体および低誘電率をもつ多孔質有機シリカガラス膜を得るためにそれらを使用する方法
WO2003095702A2 (en) * 2002-05-08 2003-11-20 Applied Materials, Inc. Method for curing low dielectric constant film by electron beam
JP2005524983A (ja) * 2002-05-08 2005-08-18 アプライド　マテリアルズ　インコーポレイテッド 電子ビームによって低誘電率膜を硬化する方法
JP2005530363A (ja) * 2002-06-19 2005-10-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体デバイスの層内または層間誘電体としての超低誘電率材料
JP2005019980A (ja) * 2003-05-29 2005-01-20 Air Products & Chemicals Inc 低誘電率有機ケイ酸塩ガラス膜の作製方法

Also Published As

Publication number Publication date
TWI353637B (en) 2011-12-01
TWI374472B (en) 2012-10-11
WO2005112095A1 (en) 2005-11-24
KR100956580B1 (ko) 2010-05-10
US20050245096A1 (en) 2005-11-03
CN100524648C (zh) 2009-08-05
TW201130048A (en) 2011-09-01
CN1950932A (zh) 2007-04-18
TW200603223A (en) 2006-01-16
US7312524B2 (en) 2007-12-25
US7049247B2 (en) 2006-05-23
US20060110937A1 (en) 2006-05-25
EP1745504A1 (en) 2007-01-24
JP2007536733A (ja) 2007-12-13
KR20070004966A (ko) 2007-01-09

Similar Documents

Publication Publication Date Title
JP4756036B2 (ja) 超低誘電率膜を製造するための方法、誘電材料、相互接続構造及び配線構造
US6541398B2 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
JP4272424B2 (ja) 半導体素子のレベル内またはレベル間誘電体としての超低誘電率材料、その製造方法、およびそれを含む電子デバイス
KR100702508B1 (ko) 유전 물질 및 ｂｅｏｌ 상호 접속 구조체
KR100724508B1 (ko) 초저 Ｋ(ＵＬＫ) ＳｉＣＯＨ 막 및 그 형성 방법
JP4755831B2 (ja) 低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜ならびにその形成方法
US7357977B2 (en) Ultralow dielectric constant layer with controlled biaxial stress
US6790789B2 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
JP2008527757A5 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110530

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees