JP2008103586A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2008103586A
JP2008103586A JP2006285808A JP2006285808A JP2008103586A JP 2008103586 A JP2008103586 A JP 2008103586A JP 2006285808 A JP2006285808 A JP 2006285808A JP 2006285808 A JP2006285808 A JP 2006285808A JP 2008103586 A JP2008103586 A JP 2008103586A
Authority
JP
Japan
Prior art keywords
chamber
film
curing
ppm
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006285808A
Other languages
English (en)
Inventor
Masazumi Matsuura
正純 松浦
Kinya Goto
欣哉 後藤
Takashi Yano
尚 矢野
Kotaro Nomura
晃太郎 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Panasonic Holdings Corp
Original Assignee
Renesas Technology Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Matsushita Electric Industrial Co Ltd filed Critical Renesas Technology Corp
Priority to JP2006285808A priority Critical patent/JP2008103586A/ja
Priority to US11/907,998 priority patent/US20080093709A1/en
Publication of JP2008103586A publication Critical patent/JP2008103586A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42Bombardment with radiation
    • H01L21/423Bombardment with radiation with high-energy radiation
    • H01L21/428Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】UVキュアを実施するチャンバー内の雰囲気ガスに着目し、Low−k膜の機械的強度を向上させるための具体的な製造方法を提供する。
【解決手段】層間絶縁膜3を形成した状態の半導体基板SBをチャンバー内に収容し、大量の窒素ガスをチャンバー内に導入してチャンバー内の空気等をパージし、チャンバー内の雰囲気ガスを窒素ガスに置換する。その後、窒素パージにより大気圧あるいは大気圧より若干陽圧に調整されたチャンバー内に微量な酸素ガスを導入してUVキュアを実施する。酸素ガスの導入に際しては、流量計を用いて流量を制御しながら酸素ガスを導入し、チャンバー内の酸素濃度が5ppm〜400ppmの範囲で一定値となるように流量計を用いて調整を行う。
【選択図】図3

Description

本発明は半導体装置の製造方法および半導体装置に関し、特に、紫外線照射によるキュアリング(UVキュアプロセス)を有した半導体装置の製造方法および当該製造方法で得られた半導体装置に関する。
システムLSI(大規模集積回路)においては、微細化が進むにつれて配線遅延の増大が問題となる。配線遅延は配線抵抗と配線の寄生容量との積に比例するため、この問題への対策として、抵抗が低い銅(Cu)を配線に用いるとともに、低誘電率の絶縁膜(Low−k膜)を層間絶縁膜に用いることで寄生容量を小さくする手法が盛んに取り入れられている。
しかし、Low−k膜は低誘電率化とともに機械的強度も低下するため、半導体製造工程の中で大きなストレスが発生する工程、例えば化学機械研磨(CMP:Chemical Mechanical Polishing)やパッケージ工程において、層間絶縁膜にクラックが発生する、あるいは層間絶縁膜が剥離する可能性がある。
Low−k膜の機械的強度の低下に対して、紫外線(UV:Ultra Violet)を照射しながら高温で焼成(アニール)するUVキュア技術が注目を集めている。
例えば、特許文献1には、非酸化性雰囲気中でUVキュアを行うことで、Low−k膜の硬度を10%〜25%改善する技術が開示されており、特許文献2には、Low−k膜をマイクロ波プラズマに曝して硬化させた後、さらに酸素、窒素、アルゴン等のガス中で紫外線に曝すことで弾性率を向上させる技術が開示されており、また、特許文献3ではLow−k膜を酸素、窒素、アルゴン等のガス中で紫外線に曝すことで弾性率を向上させる技術が開示されている。
特開平2004−274052号公報 特表2005−503672号公報 特表2005−503673号公報
以上説明したように、Low−k膜の機械的強度の低下に対しては、UVキュアが有効な方法と考えられるが、上述した何れの文献においても、プロセス条件は幅広く設定されており漠然としている。特にUVキュアを実施する反応室(チャンバー)内の雰囲気ガスについては成分比等が具体的に開示されておらず、これらの文献の開示だけでは、現実的にLow−k膜の機械的強度を向上させることができるか疑問がある。
本発明は上記のような問題点を解消するためになされたもので、UVキュアを実施するチャンバー内の雰囲気ガスに着目し、Low−k膜の機械的強度を向上させるための具体的な製造方法を提供することを目的とする。
本発明に係る請求項1記載の半導体装置の製造方法は、層間絶縁膜として少なくとも1層のSiOC膜を有する半導体装置の製造方法であって、前記SiOC膜の形成後、前記SiOC膜に対して紫外線照射による第1のキュアリングを行う工程(a)を備え、前記第1のキュアリングは、前記第1のキュアリングを実施するチャンバー内の雰囲気中の酸素濃度が5ppm〜400ppmとなるように酸素を含んだ状態で実行される。
本発明に係る請求項9記載の半導体装置、層間絶縁膜として少なくとも1層のSiOC膜を有する半導体装置であって、前記SiOC膜中の水素の濃度が1×1020個/cc未満である。
本発明に係る請求項1記載の半導体装置の製造方法によれば、チャンバー内の雰囲気中の酸素濃度が5ppm〜400ppmとなるように酸素を含んだ状態で第1のキュアリングを実行することで、3員環Si−O結合やSi−H結合が生成されず、一方で、ネットワークSi−O結合が増加して、プロセスダメージ耐性を損なうことなく、SiOC膜の機械的強度を向上できる。
本発明に係る請求項9記載の半導体装置によれば、SiOC膜中の水素の濃度が1×1020個/cc未満であるので、ネットワークSi−O結合の中で不安定なSi−H結合が少なく、SiOC膜がエッチング工程、レジストアッシング工程および洗浄工程から受けるプロセスダメージが助長されることが防止され、層間絶縁膜の機械的強度が良好で、層間絶縁膜のクラックや剥離を防止した半導体装置を得ることができる。
<A.実施の形態>
本発明に係る実施の形態の半導体装置100の製造方法について、製造工程を順に示す図1〜図10を用いて説明する。なお、半導体装置100の構成については、最終工程を説明する図10に示される。
<A−1.製造工程>
まず、図1に示す工程において、シリコン基板等の半導体基板SBを準備し、半導体基板SB上に半導体集積回路を形成する。
図1では、半導体集積回路を構成する半導体素子の一例として、MOSトランジスタ20を示している。
MOSトランジスタ20は、半導体基板1上にゲート絶縁膜21を介して配設されたゲート電極22と、ゲート電極22の側面に配設されたサイドウォール絶縁膜23と、ゲート電極22のゲート長方向の両側面外方の半導体基板SBの表面内にそれぞれ配設されたソース・ドレイン層24とを有して構成されている。
なお、MOSトランジスタ20を含む半導体集積回路は周知の技術により形成するので、製造方法の説明は省略する。
次に、半導体基板SB上全面に、例えばCVD(Chemical Vaper Deposition)法によりシリコン酸化膜を形成して半導体集積回路を覆う厚さ300〜500nmの下層絶縁膜1を設ける。
その後、異方性エッチングにより、下層絶縁膜1を貫通して、MOSトランジスタ20のソース・ドレイン層24に達する開口部1bを設ける。
次に、図2に示す工程において、スパッタリング法により下層絶縁膜1の全面を覆うとともに開口部1bの内面を覆うようにTiN(窒化チタン)膜あるいはTi(チタン)膜を形成し、開口部1bの内面にバリアメタル層BMを設け、続いて、開口部1b内にCVD法によりタングステン(W)を充填し、その後、CMP(Chemical Mechanical Polish)法等を用いて、不要なバリアメタル層BMおよびタングステンを除去してコンタクト部1aを形成する。
次に、図3に示す工程において、下層絶縁膜1上全面に、例えばプラズマCVD法により厚さ50nm程度の層間絶縁膜2を形成する。層間絶縁膜2の材質は、シリコン炭化膜(SiC膜)、シリコン窒化膜(SiN膜)、SiC膜に窒素を添加したSiCN膜およびSiC膜に酸素を添加したSiCO膜から選べば良い。
続いて、層間絶縁膜2上全面に、例えばプラズマCVD法により比誘電率2.3〜3.0の炭素を添加したシリコン酸化膜であるSiOC膜を形成して厚さ100nm程度の層間絶縁膜3(第1のLow−k膜)を設ける。
なお、プラズマCVD法により形成するSiOC膜の誘電率は、プラズマCVD法のプロセス条件(ガスの種類および流量、高周波パワー、ガス圧力、ウエハ温度など)により2.0〜3.5まで制御性良く変化させることが可能であるが、本実施の形態では比誘電率2.3〜3.0の範囲から選ばれる何れかの比誘電率となるようにプロセス条件を設定している。
また、SiOC膜と同様な膜組成、分子構造を持つMSQ(Methylsilsesquioxane)膜についてもSiOC膜と同様に層間絶縁膜2への適用が可能である。
MSQ膜はスピンオン(Spin-on)法と呼ばれる塗布法で成膜され、組性的にはSiOC膜と同様であり、塗布材料の原料ポリマーの分子量を変えることでSiOC膜と同様に比誘電率を2.0〜3.4まで制御性良く変化させることが可能である。なお、比誘電率が2.5以下のMSQ膜は膜中に空孔が存在することから特にポーラスMSQと呼ぶ場合がある。
層間絶縁膜3の形成後、層間絶縁膜3に対して本発明に係るUVキュアプロセス(第1のキュアリング)を実施し、SiOC膜の機械的強度を向上させる。なお、当該UVキュアプロセスのプロセス条件については後に説明する。
次に、図4に示す工程において、異方性エッチングにより、層間絶縁膜2および3を貫通して下層絶縁膜1上に達する複数の溝状の開口部3bを形成する。開口部3bの中にはコンタクト部1a上に達するように設けられるものもある。
その後、図5に示す工程において、スパッタリング法により層間絶縁膜3の全面を覆うとともに開口部3bの内面を覆うようにTaN(窒化タンタル)膜あるいはTa膜を形成してバリアメタル層BM1を設け、続いて、スパッタ法によりCuシード膜をバリアメタル層BM1全面を覆うように設け、Cuシード膜を電極としてメッキ法によりCu膜MLを形成することで、バリアメタル層BM1で内面が覆われた開口部3b内にCu膜MLを充填する。
その後、CMP法を用いて層間絶縁膜3上の不要なCu膜MLおよびバリアメタル層BM1を除去して、図6に示すようなバリアメタル層BM1および配線層3a(第1の配線層)を得る。
次に、図7に示す工程において、配線層3a上を含めた層間絶縁膜3上全面に、例えばプラズマCVD法により厚さ50nm程度の層間絶縁膜7を形成する。層間絶縁膜7の材質は、SiC膜、シリコン窒化膜SiN膜、SiCN膜およびSiCO膜から選べば良い。
続いて、層間絶縁膜7上全面に、例えばプラズマCVD法により比誘電率2.3〜3.0のSiOC膜を形成して厚さ250nm程度の層間絶縁膜8(第2のLow−k膜)を設ける。なお、SiOC膜の代わりに、スピンオン法によりMSQ膜を形成しても良い。
層間絶縁膜8の形成後、層間絶縁膜8に対して本発明に係るUVキュアプロセス(第1のキュアリング)を実施し、SiOC膜の機械的強度を向上させる。なお、当該UVキュアプロセスのプロセス条件については後に説明する。
次に、図8に示す工程において、異方性エッチングにより、層間絶縁膜8および7を貫通して配線層3a上に達するホール状の開口部8bを形成するとともに、層間絶縁膜8の上層部に複数の溝状の開口部8cを形成する。なお、複数の開口部8cのうち少なくとも1つは、開口部8bに連通するように配設する。
次に、図9に示す工程において、スパッタリング法により層間絶縁膜8の全面を覆うとともに開口部8bおよび8cの内面を覆うようにTaN膜あるいはTa膜を形成してバリアメタル層BM1を設け、続いて、スパッタ法によりCuシード膜をバリアメタル層BM1全面を覆うように設け、Cuシード膜を電極としてメッキ法によりCu膜MLを形成することで、バリアメタル層BM1で内面が覆われた開口部8bおよび8c内にCu膜MLを充填する。
その後、CMP法を用いて層間絶縁膜8上の不要なCu膜MLおよびバリアメタル層BM1を除去して、図10に示すようなバリアメタル層BM1および配線層8a(第2の配線層)を得る。なお、開口部8bにはコンタクト部8dが設けられることになる。
<A−2.UVキュアプロセス>
次に、本発明に係るUVキュアプロセスについて詳細に説明する。
先に説明した特許文献1においては非酸化性雰囲気中でUVキュアを行う技術が示されており、従来はUVキュアにおいては、酸素は有害なものとして認識されていた。
しかし、発明者達の実験では、このような非酸化性雰囲気でSiOC膜にUVキュアを実施すると、図11に示すような3員環Si−O結合や、図12に示されるようなSi−H結合が生成されることが確認された。
ここで、図12はネットワークSi−O結合の構造の一部を示す図であり、ネットワークSi−O結合は、3員環Si−O結合や、Si−H結合の他にSi−CH3結合も有している。
このような構造の変化はFT−IR法(フーリエ変換赤外吸収スペクトル法)で観察される。
ここで、図13に、UVキュア前後でのFT−IRスペクトルの差分スペクトルを示す。図13においては、横軸に波長の逆数である波数(cm-1)を示し、縦軸に赤外光の吸収強度(任意単位)を示しており、従来のUVキュアによって得られた差分スペクトルBAと、本発明に係るUVキュアによって得られた差分スペクトルIVとを示している。
波数は吸収される赤外光のエネルギーに対応し、スペクトルのピークに対応する波数から、結合の種類を知得することができる。
差分スペクトルの正方向の増加ピークはUVキュア後に増加している結合に起因したピーク示しており、図13から判るように、従来のUVキュアでは、UVキュア後に3員環Si−O結合やSi−H結合が増加している。
3員環Si−O結合やSi−H結合は、ネットワークSi−O結合の中では不安定な結合状態であり、大気中のH2O(水分)やプラズマで励起した酸素ラジカルと反応してSi−OH結合を生成し、安定な状態になる性質を有している。
よって、UVキュアを行ったSiOC膜がエッチング工程、レジストアッシング工程および洗浄工程から受けるプロセスダメージは、3員環Si−O結合やSi−H結合の増加により助長されるものと考えられる。
図14はレジストアッシングおよび洗浄を実施したSiOC膜の比誘電率の変化を、キュア前のSiOC膜、従来方法によるUVキュア済みSiOC膜、本発明に係るUVキュア済みSiOC膜について示している。
図14において、従来方法によるUVキュア済みSiOC膜は、レジストアッシングおよび洗浄の実施により、何れの場合も比誘電率が大幅に増加していることが示されており、UVキュアにより膜中に3員環Si−O結合やSi−H結合が生成したSiOC膜は、UVキュアを行っていないSiOC膜よりもレジストアッシングや洗浄工程からプロセスダメージを受けやすくなっているものと考えることができる。なお、プロセスダメージを受けたLow−k膜は、高い吸湿性を有する膜質へと変化するため、比誘電率の上昇という好ましくない状況をもたらす。
発明者達は、3員環Si−O結合やSi−H結合の生成を抑制するために、UVキュアを実施するチャンバーの雰囲気ガスに微量の酸素を添加することが有効という技術思想に到達した。
本発明に係るUVキュアプロセスにおいては、層間絶縁膜3を形成した状態の半導体基板SB(図3)、層間絶縁膜8を形成した状態の半導体基板SB(図7)をUVキュアを実施するチャンバー内に収容し、大量の窒素ガスをチャンバー内に導入してチャンバー内の空気等をパージし、チャンバー内の雰囲気ガスを窒素ガスに置換する。
その後、窒素パージにより大気圧あるいは大気圧より若干陽圧に調整されたチャンバー内に微量な酸素ガスを導入してUVキュアを実施する。これにより、チャンバー内に酸素ガス以外の不純物ガスが混入することを防止できる。
酸素ガスの導入に際しては、流量計を用いて流量を制御しながら酸素ガスを導入し、チャンバー内に設けられた酸素濃度計で酸素濃度をモニターして、所定の濃度に達した場合には、酸素ガスの導入を停止する。
このように、チャンバーに流量を制御しながら酸素ガスを導入することで、UVキュアの進行により酸素が消費されて酸素濃度が低下した場合には、酸素ガスを追加することが容易にできる。
ここで、UVチャンバー内の酸素濃度は、UVキュアプロセス全体を通して、5ppm〜400ppm、より望ましくは25ppm〜100ppmの範囲で一定値となるように流量計を用いて調整を行う。
25ppm〜100ppmの範囲であれば、ガス流量の制御が容易であるという利点がある。
また、本実施の形態においては、UVランプに200nm〜600nmの波長域を有する水銀ランプを使用し、UVキュア時のウエハ温度は300℃〜450℃の範囲で設定する。
本実施の形態で使用したUVキュアプロセスのプロセス条件を表1に示す。
Figure 2008103586
<A−3.作用および効果>
図13において示される差分スペクトルIVは、チャンバー内の酸素濃度が50ppmとなるように酸素導入量を制御し、ウエハ温度375℃でUVキュアプロセスを行った場合のSiOC膜のFT−IRスペクトルの差分スペクトルを示している。
図13より、酸素濃度50ppmのUVキュア条件では、3員環Si−O結合やSi−H結合の生成が認められず、一方で、ネットワークSi−O結合が増加することが認められ、機械的強度を改善するために理想的な変化が起こっていることが判る。
また、図14において示される本発明に係るUVキュア済みSiOC膜は、チャンバー内の酸素濃度が50ppmとなるように酸素導入量を制御し、ウエハ温度375℃でUVキュアプロセスを行った場合のSiOC膜の特性を示しており、プロセスダメージの量、すなわち比誘電率の変動量は、UVキュアを行っていないSiOC膜とほぼ同等であり、プロセスダメージの増加(比誘電率の変動量の増加)は見られていない。
これは、チャンバーに導入された微量な酸素が、SiOC膜中のSi−CH3基(図12)の分解を容易にし、Si−O−Si架橋反応を促進させることが理由と考えられる。
以上の結果より、酸素濃度50ppmのUVキュア条件でのUVキュアプロセスをSiOC膜に対して行うことにより、プロセスダメージ耐性を損なうことなく、SiOC膜の機械的強度を改善できるという結論に達した。
なお、機械的強度の改善の一例として、層間絶縁膜3に対して本発明に係るUVキュアを実施したところ、弾性率が8GPaから12GPaまで増加したことから、機械的強度は約50%向上したことを確認している。
図15には、酸素濃度を25ppm〜100ppmの範囲で変化させた場合のFT−IRスペクトルの差分スペクトルを、酸素濃度がほぼゼロに近い場合(0ppm)のFT−IRスペクトルの差分スペクトルとともに示している。
図15においては、横軸に波数(cm-1)を示し、縦軸に赤外光の吸収強度(任意単位)を示し、酸素濃度が25ppm、50ppmおよび100ppmの場合の差分スペクトルを示している。なお、図15における各差分スペクトルは、それぞれが原点を有しているが、図においては原点の記載を省略している。
図15において、酸素濃度0ppmの場合との比較により、酸素濃度25ppm〜100ppmの広い範囲で3員環Si−O結合やSi−H結合を生成せず、ネットワークSi−O結合を増加させることが判る。
なお、図13および図15において、酸素を導入した場合にはSi−H結合は検出されていないが、FT−IRスペクトルにおいても検出されておらず、これは本発明に係るUVキュアプロセスを適用した場合のSiOC膜中の水素の濃度が、FT−IR法における水素の検出限界である1×1020個/cc未満であることを意味している。
なお、図15には示していないが、酸素濃度が10ppm以下でも上記特徴を有した差分スペクトルを得ることができ、その下限は、酸素濃度計の測定限界である5ppm程度であることが確認されている。
ただし、5ppm以下は測定できないので、実際には2〜3ppmでも上記特徴が現れている可能性もある。
また、上記特徴を有した差分スペクトルを得ることができる酸素濃度の上限は、400ppmであることも確認されている。
従って、UVチャンバー内の酸素濃度を、5ppm〜400ppmの範囲で設定することで、本発明に係るUVキュアプロセスによる効果を奏することができると言える。
<A−4.変形例1>
以上説明した本発明に係る実施の形態においては、UVキュアを実施するチャンバー内に微量の酸素ガスを導入してUVキュアを行う例を示したが、添加ガスとしては酸素ガスに限定されるものではなく、酸素を含むガスであれば同様な効果を得ることができる。
例えば、COガス、CO2ガス、N2Oガスなどの半導体製造に一般的に使用されるガスでもプロセスダメージ耐性を損なうことなく、SiOC膜の機械的強度を改善することができる。
また、これらのガスで酸素ガスと同じ効果を得るには、より多くの量を導入しなければならないが、これが利点となる。
すなわち、酸素ガスの場合、10ppm以下の濃度でも上記効果を奏するが、現実問題として10ppm以下の濃度とするための酸素ガスの流量は、既存の流量計では流量制御の下限に近い僅かな流量で済んでしまうので、流量制御が難しい。
しかし、上記のガスでは、酸素ガスよりも多くの流量を流さなければ同じ酸素濃度に達しないので、既存の流量計でも制御性良く流量制御をすることができ、扱いやすいという利点がある。
また、上述した酸素を含むガスは、酸素ガスの代わりに単独で用いても良いが、酸素ガスと混合して使用しても良い。
この場合も、酸素ガスのみを使用する場合比べてガス流量を多くする必要が生じるので、既存の流量計でも制御性良く流量制御をすることができ、扱いやすいという利点がある。
<A−5.変形例2>
以上説明した本発明に係る実施の形態においては、UVキュアを実施するチャンバー内を、窒素パージにより大気圧あるいは若干陽圧に調整して酸素ガスを導入する例を示したが、窒素、ヘリウム、アルゴンなどのガスを導入した後チャンバー内を減圧し、その状態でUVキュアを実施する場合にも、微量の酸素を導入することで、プロセスダメージ耐性を損なうことなく、SiOC膜の機械的強度を改善することができる。
<A−6.変形例3>
以上説明した本発明に係る実施の形態においては、UVキュアを実施するチャンバー内に微量の酸素ガスを導入してUVキュアを行う例を示したが、酸素ガスを能動的に導入するのではなく、チャンバー内に残留する酸素を利用することによっても同様の効果を得ることができる。
すなわち、UVキュアにおいては、ウエハの処理を行うにつれてチャンバー内壁およびUV光照射窓に付着物が発生する。付着物が増えると、UVキュアに支障が生じるので定期的に付着物を除去するクリーニングを行うことになる。
このクリーニングは、ウエハが収納されていない状態のチャンバー内に酸素ガスを導入しながらUV光照射を行う作業であり、UV光照射によって発生したオゾンにより付着物を分解除去するものであり、UVキュアプロセス前に実施される。
クリーニング終了後には、窒素パージにより酸素ガスを排出してウエハを収納するが、窒素パージ後でも微量ではあるがチャンバー内に酸素が残留している。
この酸素の残留量は数ppm〜10ppm程度であるが、このような極微量な残留酸素でも、プロセスダメージ耐性を損なうことなく、SiOC膜の機械的強度を改善することができる。
従来は、酸素を有害なものと考えていたので、クリーニング終了後には、長時間の窒素パージや、チャンバーの真空引きにより酸素をほぼ0としていたが、上述した方法を採る場合は、窒素パージ時間の短縮や、真空引きを行わないことで、チャンバー内に酸素を残留させるようにする。
また、クリーニングに使用する酸素ガスの残留ガスを利用するのではなく、UVキュアプロセスに先だって酸素ガスをチャンバーに導入した後、窒素パージにより酸素ガスを排出してウエハを収納するようにしても良い。
この場合も、酸素の残留量は数ppm〜10ppm程度となり、プロセスダメージ耐性を損なうことなく、SiOC膜の機械的強度を改善することができる。
<A−7.変形例4>
以上説明した本発明に係る実施の形態においては、層間絶縁膜3を形成した直後の半導体基板SB(図3)、層間絶縁膜8を形成した直後の半導体基板SB(図7)にUVキュアプロセスを実施する例を示したが、Low−k膜である層間絶縁膜3および8に、配線溝や接続孔となる開口部を形成した後にもUVキュアプロセスを実施しても良い。
具体的には、図4および図8で示される工程において、それぞれ開口部3b内および開口部8b、8c内に露出したLow−k膜表面に本発明に係るUVキュアプロセス(第2のキュアリング)行う。
すなわち、開口部3bおよび開口部8b、8cをドライエッチングで形成する場合、Low−k膜(層間絶縁膜3および8)の表面は、エッチングあるいはレジスト除去で使用されるプラズマからダメージを受ける。
図16は、半導体装置100において、ドライエッチングあるいはレジスト除去で使用されるプラズマにより形成されたLow−k膜表面のダメージ層を模式的に示す図である。
図16においてはダメージ層を×印で示しており、図から判るようにダメージ層は、開口部3bおよび開口部8b、8cの内面となる層間絶縁膜3および8の表面内、および層間絶縁膜3および8の主面内に形成されており、層間絶縁膜3および8のプラズマに曝される部分に形成されることが判る。
このダメージ層では、Low−k膜(実施の形態ではSiOC膜)に含まれるSi−CH3基が変化してSi−OH基が大量に生成されており、大気からの水分を吸湿しやすい状態になっている。このような水分は、その上部に形成されるバリアメタルやCuメッキ膜の正常な成長を阻害するため、極力除去する必要がある。
本発明に係るUVキュアプロセスは、このようなダメージ層の改質に対しても有効であり、ダメージ層中に大量に存在するSi−OH基を脱水縮合反応によりネットワークSi−O結合に変化させることができる。
そして、本発明に係るUVキュアプロセスにより生成されるネットワークSi−O結合は、例えば、洗浄工程からのプロセスダメージ耐性が強く、より効果的にダメージ層の改質ができる。
本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 3員環Si−O結合の構造を示す図である。 ネットワークSi−O結合の構造の一部を示す図である。 UVキュア前後でのFT−IRスペクトルの差分スペクトルを示す図である。 レジストアッシングおよび洗浄を実施したSiOC膜の比誘電率の変化を示す図である。 酸素濃度を変化させた場合のFT−IRスペクトルの差分スペクトルを示す図である。 プラズマにより形成されたLow−k膜表面のダメージ層を模式的に示す図である。
符号の説明
3,8 層間絶縁膜、3b,8b,8c 開口部。

Claims (10)

  1. 層間絶縁膜として少なくとも1層のSiOC膜を有する半導体装置の製造方法であって、
    (a)前記SiOC膜の形成後、前記SiOC膜に対して紫外線照射による第1のキュアリングを行う工程を備え、
    前記第1のキュアリングは、
    前記第1のキュアリングを実施するチャンバー内の雰囲気中の酸素濃度が5ppm〜400ppmとなるように酸素を含んだ状態で実行される、半導体装置の製造方法。
  2. 前記工程(a)は、
    前記酸素濃度を25ppm〜100ppmとして前記第1のキュアリングを実施する工程を含む、請求項1記載の半導体装置の製造方法。
  3. 前記工程(a)は、
    前記チャンバーに流量を制御しながら酸素ガスを導入する工程を含む、請求項1記載の半導体装置の製造方法。
  4. 前記工程(a)は、
    前記チャンバーに流量を制御しながら、COガス、CO2ガス、N2Oガスおよび酸素ガスおよびこれらのガスの組み合わせからなる群より選択されたガスを導入する工程を含む、請求項1記載の半導体装置の製造方法。
  5. 前記工程(a)に先だって、
    前記チャンバーに酸素ガスを導入して紫外線照射を行い、前記チャンバー内をクリーニングするクリーニング工程を備え、
    前記工程(a)は、
    前記チャンバー内に前記酸素ガスが5ppm〜10ppmの濃度で残留するように、前記チャンバー内の前記酸素ガスを排出する工程を含む、請求項1記載の半導体装置の製造方法。
  6. 前記工程(a)に先だって、
    前記チャンバーに酸素ガスを導入する工程を備え、
    前記工程(a)は、
    前記チャンバー内に前記酸素ガスが5ppm〜10ppmの濃度で残留するように、前記チャンバー内の前記酸素ガスを排出する工程を含む、請求項1記載の半導体装置の製造方法。
  7. 前記工程(a)は、
    前記チャンバー内に、窒素、ヘリウム、アルゴンからなる群より選択されたガスを導入して、前記チャンバー内を、大気圧あるいは大気圧より減圧して前記第1のキュアリングを実行する、請求項1記載の半導体装置の製造方法。
  8. 前記工程(a)の後に、
    (b)前記SiOC膜にドライエッチングにより開口部を形成する工程と、
    (c)前記開口部が形成された前記SiOC膜に対して紫外線照射による第2のキュアリングを行う工程と、を備え、
    前記第2のキュアリングは、
    前記第2のキュアリングを実施するチャンバー内の雰囲気中の酸素濃度が5ppm〜400ppmとなるように酸素を含んだ状態で実行される、請求項1記載の半導体装置の製造方法。
  9. 層間絶縁膜として少なくとも1層のSiOC膜を有する半導体装置であって、
    前記SiOC膜中の水素の濃度が1×1020個/cc未満である、半導体装置。
  10. 前記SiOC膜は、紫外線照射による第1のキュアリングがなされることで形成され、
    前記第1のキュアリングは、
    前記第1のキュアリングを実施するチャンバー内の雰囲気中の酸素濃度が5ppm〜400ppmとなるように酸素を含んだ状態で実行されることを特徴とする、請求項9記載の半導体装置。
JP2006285808A 2006-10-20 2006-10-20 半導体装置の製造方法および半導体装置 Pending JP2008103586A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006285808A JP2008103586A (ja) 2006-10-20 2006-10-20 半導体装置の製造方法および半導体装置
US11/907,998 US20080093709A1 (en) 2006-10-20 2007-10-19 Manufacturing method of semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006285808A JP2008103586A (ja) 2006-10-20 2006-10-20 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2008103586A true JP2008103586A (ja) 2008-05-01

Family

ID=39317126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006285808A Pending JP2008103586A (ja) 2006-10-20 2006-10-20 半導体装置の製造方法および半導体装置

Country Status (2)

Country Link
US (1) US20080093709A1 (ja)
JP (1) JP2008103586A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094503A (ja) * 2007-10-04 2009-04-30 Asm Japan Kk 紫外線による材料キュアのための半導体処理装置及び方法
WO2023002854A1 (ja) * 2021-07-21 2023-01-26 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076866A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
US8796659B2 (en) * 2010-03-19 2014-08-05 Nec Corporation Variable resistance element, semiconductor device including variable resistance element, and methods for manufacturing variable resistance element and semiconductor device
JP2012178458A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 半導体装置の製造方法及び半導体基板の洗浄方法
CN103378003A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 一种应力记忆技术的cmos器件制作方法
US8753449B2 (en) * 2012-06-25 2014-06-17 Applied Materials, Inc. Enhancement in UV curing efficiency using oxygen-doped purge for ultra low-K dielectric film
US20140363903A1 (en) * 2013-06-10 2014-12-11 Tokyo Ohta Kogyo Co., Ltd. Substrate treating apparatus and method of treating substrate
US10332746B1 (en) 2018-03-14 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Post UV cure for gapfill improvement
CN111693368A (zh) * 2020-06-15 2020-09-22 苏州高泰电子技术股份有限公司 用于晶圆切割胶带微观表征性能的测试方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09503704A (ja) * 1993-07-16 1997-04-15 クレフテンス・ベケンペルセ 操作の実行方法及びその装置
JP2003243386A (ja) * 2002-02-19 2003-08-29 Asahi Kasei Corp 絶縁膜の製造方法
JP2004096080A (ja) * 2002-06-05 2004-03-25 Samsung Electronics Co Ltd 金属間絶縁膜のパターン形成方法
JP2004274052A (ja) * 2003-03-04 2004-09-30 Air Products & Chemicals Inc Uv照射による高密度及び多孔質有機ケイ酸塩材料の機械的強化
JP2005203794A (ja) * 2004-01-16 2005-07-28 Internatl Business Mach Corp <Ibm> 低誘電率および超低誘電率のSiCOH誘電体膜ならびにその形成方法
US20050250346A1 (en) * 2004-05-06 2005-11-10 Applied Materials, Inc. Process and apparatus for post deposition treatment of low k dielectric materials
JP2006086280A (ja) * 2004-09-15 2006-03-30 Seiko Epson Corp SiOC膜の形成方法およびSiOC膜
US20060079099A1 (en) * 2004-10-13 2006-04-13 International Business Machines Corporation Ultra low k plasma enhanced chemical vapor deposition processes using a single bifunctional precursor containing both a SiCOH matrix functionality and organic porogen functionality
JP2008527757A (ja) * 2005-01-13 2008-07-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 制御された二軸応力を有する超低誘電率膜および該作製方法
JP2009032708A (ja) * 2006-08-24 2009-02-12 Fujitsu Microelectronics Ltd 半導体デバイスの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7326358B2 (en) * 2004-09-27 2008-02-05 Tokyo Electron Limited Plasma processing method and apparatus, and storage medium
US7789965B2 (en) * 2006-09-19 2010-09-07 Asm Japan K.K. Method of cleaning UV irradiation chamber

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09503704A (ja) * 1993-07-16 1997-04-15 クレフテンス・ベケンペルセ 操作の実行方法及びその装置
JP2003243386A (ja) * 2002-02-19 2003-08-29 Asahi Kasei Corp 絶縁膜の製造方法
JP2004096080A (ja) * 2002-06-05 2004-03-25 Samsung Electronics Co Ltd 金属間絶縁膜のパターン形成方法
JP2004274052A (ja) * 2003-03-04 2004-09-30 Air Products & Chemicals Inc Uv照射による高密度及び多孔質有機ケイ酸塩材料の機械的強化
JP2005203794A (ja) * 2004-01-16 2005-07-28 Internatl Business Mach Corp <Ibm> 低誘電率および超低誘電率のSiCOH誘電体膜ならびにその形成方法
US20050250346A1 (en) * 2004-05-06 2005-11-10 Applied Materials, Inc. Process and apparatus for post deposition treatment of low k dielectric materials
JP2006086280A (ja) * 2004-09-15 2006-03-30 Seiko Epson Corp SiOC膜の形成方法およびSiOC膜
US20060079099A1 (en) * 2004-10-13 2006-04-13 International Business Machines Corporation Ultra low k plasma enhanced chemical vapor deposition processes using a single bifunctional precursor containing both a SiCOH matrix functionality and organic porogen functionality
JP2008527757A (ja) * 2005-01-13 2008-07-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 制御された二軸応力を有する超低誘電率膜および該作製方法
JP2009032708A (ja) * 2006-08-24 2009-02-12 Fujitsu Microelectronics Ltd 半導体デバイスの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094503A (ja) * 2007-10-04 2009-04-30 Asm Japan Kk 紫外線による材料キュアのための半導体処理装置及び方法
WO2023002854A1 (ja) * 2021-07-21 2023-01-26 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Also Published As

Publication number Publication date
US20080093709A1 (en) 2008-04-24

Similar Documents

Publication Publication Date Title
JP2008103586A (ja) 半導体装置の製造方法および半導体装置
US7948083B2 (en) Reliable BEOL integration process with direct CMP of porous SiCOH dielectric
KR100887225B1 (ko) 반도체 디바이스의 제조 방법
US7851232B2 (en) UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
US8242028B1 (en) UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement
US8278763B2 (en) Semiconductor device
US7314828B2 (en) Repairing method for low-k dielectric materials
US8173537B1 (en) Methods for reducing UV and dielectric diffusion barrier interaction
US20060220251A1 (en) Reducing internal film stress in dielectric film
US20090258487A1 (en) Method for Improving the Reliability of Low-k Dielectric Materials
JP2008117903A (ja) 半導体装置の製造方法
JP2005268312A (ja) レジスト除去方法及びそれを用いて製造した半導体装置
US7329956B1 (en) Dual damascene cleaning method
US7202160B2 (en) Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same
US9236294B2 (en) Method for forming semiconductor device structure
KR100383498B1 (ko) 반도체 장치 제조방법
US7387973B2 (en) Method for improving low-K dielectrics by supercritical fluid treatments
US20130247825A1 (en) Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus
US20040266216A1 (en) Method for improving uniformity in deposited low k dielectric material
JP2009289996A (ja) 半導体装置の製造方法および半導体装置
US7067441B2 (en) Damage-free resist removal process for ultra-low-k processing
US7704893B2 (en) Semiconductor device, method for manufacturing semiconductor device and gas for plasma CVD
JP2011082308A (ja) 半導体装置の製造方法
US20080124815A1 (en) Method for post cap ild/imd repair with uv irradiation
KR101443999B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090716

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106