JP2009076866A - ショットキーバリアダイオード - Google Patents

ショットキーバリアダイオード Download PDF

Info

Publication number
JP2009076866A
JP2009076866A JP2008187476A JP2008187476A JP2009076866A JP 2009076866 A JP2009076866 A JP 2009076866A JP 2008187476 A JP2008187476 A JP 2008187476A JP 2008187476 A JP2008187476 A JP 2008187476A JP 2009076866 A JP2009076866 A JP 2009076866A
Authority
JP
Japan
Prior art keywords
electrode
insulating layer
schottky
barrier diode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008187476A
Other languages
English (en)
Inventor
Hiroshi Horii
拓 堀井
Tomihito Miyazaki
富仁 宮崎
Makoto Kiyama
誠 木山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2008187476A priority Critical patent/JP2009076866A/ja
Priority to US12/516,714 priority patent/US8581359B2/en
Priority to KR1020097010981A priority patent/KR20100047822A/ko
Priority to EP08828484A priority patent/EP2184782A4/en
Priority to CA002671231A priority patent/CA2671231A1/en
Priority to PCT/JP2008/064985 priority patent/WO2009028410A1/ja
Priority to CN2008800012143A priority patent/CN101569014B/zh
Priority to TW097132583A priority patent/TW200929553A/zh
Publication of JP2009076866A publication Critical patent/JP2009076866A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】フィールドプレート構造による電界集中緩和が起こり、逆方向耐電圧上昇の効果が得られる、ショットキーバリアダイオードを提供する。
【解決手段】ショットキーバリアダイオード１は、表面２ａを有するＧａＮ自立基板２と、表面２ａ上に形成されたＧａＮエピタキシャル層３と、ＧａＮエピタキシャル層３の表面３ａ上に形成され、開口部が形成されている絶縁層４とを備える。また、電極５を備える。電極５は、開口部の内部に、ＧａＮエピタキシャル層３に接触するように形成されたショットキー電極と、ショットキー電極に接続するとともに、絶縁層４に重なるように形成された、フィールドプレート電極とによって構成されている。ＧａＮ自立基板２の転位密度は、１×１０8ｃｍ-2以下である。
【選択図】図１

Description

本発明は、ショットキーバリアダイオードに関し、特に、逆方向耐電圧の向上したショットキーバリアダイオードに関する。
窒化ガリウム（ＧａＮ）は、シリコン（Ｓｉ）に比べて約３倍のバンドギャップ、約１０倍の高い絶縁破壊電界強度、さらに大きな飽和電子速度などの様々な優れた特性を有している。ＧａＮは、従来のＳｉパワーデバイスでは困難な高耐圧化と、低損失化、すなわち低オン抵抗化との両立が期待できるため、パワーデバイス（電力用半導体素子）への応用が期待されている。
従来、ＧａＮ基板を用いたショットキーバリアダイオード（ＳＢＤ）、ｐｎ接合ダイオード、ＭＩＳ（metal-insulator-semiconductor）トランジスタなどの半導体素子が提案されている（たとえば、特許文献１参照）。従来、パワーデバイスに用いられるＧａＮ材料としては、サファイアやＳｉＣ（シリコンカーバイド）などの異種基板上に形成されたＧａＮエピタキシャル層が、一般的に用いられてきた。これに対し、ＧａＮ基板上に形成したＧａＮエピタキシャル層は、異種基板上に形成したＧａＮエピタキシャル層に対し、不純物濃度が低く、転位密度が低い。そのため、ＧａＮ基板上にＧａＮエピタキシャル成長を行なうことで、高耐圧・低オン抵抗のパワーデバイスを実現できることが開示されている（たとえば、非特許文献１参照）。
また、パワーデバイスの電極端部への電界集中を抑制し高耐圧化を図るための構造として、フィールドプレート（ＦＰ）構造が開示されている（たとえば、非特許文献２参照）。
特開２００６−１００８０１号公報 田辺達也他「ＧａＮ基板上ＧａＮエピタキシャル成長とパワーデバイスへの応用」、ＳＥＩテクニカルレビュー第１７０号、２００７年１月、ｐ３４〜ｐ３９ 高田賢治他「ＡｌＧａＮ／ＧａＮ ＨＥＭＴ パワーデバイス」、東芝レビュー５９巻７号、２００４年７月、ｐ３５〜ｐ３８
本発明者は、ＧａＮ基板を用いたショットキーバリアダイオード（ＳＢＤ）の高耐圧化について検討を進めた。その結果、本発明者は、たとえばＳｉ基板やサファイア基板などの異種基板上に形成したＧａＮエピタキシャル層を用いて作製したＳＢＤにフィールドプレート（ＦＰ）構造を適用しても、低リーク電流が得られない、という問題があることを初めて明らかにした。つまり、従来パワーデバイス用ＧａＮ材料として一般的に用いられてきた、異種基板上に形成したＧａＮエピタキシャル層を用いて、ＳＢＤを作製した場合、ＳＢＤにＦＰ構造を適用しても、ＦＰ構造によるショットキー電極端の電界集中緩和に基づく、逆方向リーク電流の減少・逆方向耐電圧の上昇という効果は十分に得られなかった。
それゆえに、本発明の主たる目的は、フィールドプレート構造による電界集中緩和が起こり、逆方向耐電圧上昇の効果が得られる、ショットキーバリアダイオードを提供することである。
本発明者は、異種基板上に形成したＧａＮエピタキシャル層を用いて作製したＳＢＤにＦＰ構造を適用しても電界緩和効果が十分に得られない理由について検討した。その結果、Ｓｉ基板やサファイア基板などの異種基板とＧａＮとの結晶構造の違いのために、形成されるＧａＮエピタキシャル層中の転位密度が１×１０8ｃｍ-2を超える高い転位密度であると推定し、本発明を以下のような構成とした。
本発明に係る一の局面におけるショットキーバリアダイオードは、主表面を有する窒化ガリウム基板を備える。また、主表面上に形成されたエピタキシャル層を備える。また、エピタキシャル層の表面上に形成され、開口部が形成されている絶縁層を備える。また、開口部の内部に、エピタキシャル層に接触するように形成されたショットキー電極を備える。また、ショットキー電極に接続するとともに、絶縁層に重なるように形成された、フィールドプレート電極を備える。そして、窒化ガリウム基板の転位密度は、１×１０8ｃｍ-2以下である。
この構成によれば、１×１０8ｃｍ-2以下という低転位密度を有する窒化ガリウム基板を用いることで、エピタキシャル層中の転位が減少する。このため、フィールドプレート構造を有するショットキーバリアダイオードにおいて、逆方向リーク電流が減少しているという条件下で、フィールドプレート構造による電界緩和が起こる。その結果、逆方向リーク電流がさらに減少し、逆方向耐電圧を上昇させることができる。窒化ガリウム基板の転位密度は低いほど好ましい。たとえば、窒化ガリウム基板の転位密度は、１×１０6ｃｍ-2以下であればより好ましい。なお、現状では、窒化ガリウム基板の転位密度の下限値は１×１０3ｃｍ-2程度である。
本発明に係る他の局面におけるショットキーバリアダイオードは、表面を有する窒化ガリウム層を備える。また、窒化ガリウム層の表面上に形成され、開口部が形成されている絶縁層を備える。また、開口部の内部に、窒化ガリウム層に接触するように形成されたショットキー電極を備える。また、ショットキー電極に接続するとともに、絶縁層に重なるように形成された、フィールドプレート電極とを備える。そして、窒化ガリウム層においてショットキー電極と接触する領域の転位密度は、１×１０8ｃｍ-2以下である。
この構成によれば、窒化ガリウム層においてショットキー電極と接触する領域が１×１０8ｃｍ-2以下という低転位密度を有する窒化ガリウム層を用いている。このため、フィールドプレート構造を有するショットキーバリアダイオードにおいて、逆方向リーク電流が減少しているという条件下で、フィールドプレート構造による電界緩和が起こる。その結果、逆方向リーク電流がさらに減少し、逆方向耐電圧を上昇させることができる。窒化ガリウム層においてショットキー電極と接触する領域の転位密度は低いほど好ましい。
ここでフィールドプレート構造とは、絶縁層と、絶縁層上に形成されたフィールドプレート電極と、によって構成される構造である。フィールドプレート電極はショットキー電極と電気的に接続されており、ショットキー電極とフィールドプレート電極とは同電位である。フィールドプレート構造によって、デバイス破壊の原因となる動作時のショットキー電極端部での電界集中を緩和し、ショットキーバリアダイオードの高耐圧化、高出力化を可能としている。絶縁層の材質は、たとえばＳｉＮxとすることができる。
上記一の局面におけるショットキーバリアダイオードにおいて好ましくは、主表面の反対側の裏面上に形成されたオーミック電極をさらに備え、ショットキー電極およびオーミック電極の一方から他方へと電流が流れる、縦型構造を有する。
上記他の局面におけるショットキーバリアダイオードにおいて好ましくは、窒化ガリウム層の表面の反対側の裏面に形成されたオーミック電極をさらに備え、ショットキー電極およびオーミック電極の一方から他方へと電流が流れる、縦型構造を有する。
一般にパワーデバイスでは、横型構造に比べて縦型構造はより大きな電流を流すことができるので、縦型構造はパワーデバイスにより適した構造である。サファイアは絶縁性のため、サファイア基板を用いたパワーデバイスは縦型構造とすることができない。本発明の構成によれば、窒化ガリウム基板および窒化ガリウム層が導電性であるため、オーミック電極を裏面側に形成した縦型構造が可能となる。
また上記一の局面におけるショットキーバリアダイオードにおいて好ましくは、絶縁層は、開口部に面する端面が、エピタキシャル層の表面に対し０．１°以上６０°以下の角度で傾斜するように形成されている。フィールドプレート電極は、絶縁層の端面に接着するように、絶縁層に重ねられている。
上記他の局面におけるショットキーバリアダイオードにおいて好ましくは、絶縁層は、開口部に面する端面が、窒化ガリウム層の表面に対し０．１°以上６０°以下の角度で傾斜するように形成されている。フィールドプレート電極は、絶縁層の端面に接着するように、絶縁層に重ねられている
この構成によれば、絶縁層の端面がエピタキシャル層または窒化ガリウム層の表面に対し傾斜しているために、フィールドプレート構造による電界緩和の効果を増大させることができるので、ショットキーバリアダイオードの逆方向耐電圧を一層向上させることができる。
傾斜の角度が小さくなるほどフィールドプレート構造による電界緩和の効果が大きくなり、耐圧を向上させることができる。しかし、傾斜の角度が０．１°未満であれば、角度の再現性が得にくくなるため製造上問題となる場合があり、また、電流が流れないフィールドプレート電極が、ショットキー電極に対して相対的に大きくなるため、余計に原料が必要となり製造上不利となる。一方傾斜の角度が６０°超であれば、電界緩和の効果が小さくなる。なお、傾斜の角度は、１°以上３０°以下であればより好ましい。絶縁層の端面の傾斜は、ウェットエッチングやドライエッチングなどによって形成することができる。
また上記一の局面および他の局面におけるショットキーバリアダイオードにおいて好ましくは、ショットキー電極の材質は、金（Ａｕ）、プラチナ（Ｐｔ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、コバルト（Ｃｏ）、銅（Ｃｕ）、銀（Ａｇ）、タングステン（Ｗ）、およびチタン（Ｔｉ）からなる群より選ばれた少なくとも一種の物質を含む。この場合は、ショットキー電極の材質として金などを用いることにより、低リーク電流ショットキー電極を実現できるので、フィールドプレート構造による電界緩和が起こる。その結果逆方向リーク電流が減少し、逆方向耐電圧が上昇する。
また上記一の局面および他の局面におけるショットキーバリアダイオードにおいて好ましくは、絶縁層の厚みは、１０ｎｍ以上５μｍ以下である。絶縁層の厚みが１０ｎｍ未満であれば、絶縁層の耐圧が低く、絶縁層が先に破壊されてフィールドプレート構造の効果は得られない。また、絶縁層の厚みが５μｍ超であれば、フィールドプレート構造による電界緩和自体が得られない。絶縁層の厚みは、たとえば耐圧１ｋＶ設計においては、０．２μｍ以上２μｍ以下であればより好ましい。
また上記一の局面および他の局面におけるショットキーバリアダイオードにおいて好ましくは、フィールドプレート電極の、絶縁層と重なる長さは、１μｍ以上１ｍｍ以下である。上記長さが１μｍ未満であれば、制御が困難となり、安定してフィールドプレート構造の効果が得られない。また、上記長さが１ｍｍ超であれば、フィールドプレート構造による電界緩和自体が得られない。上記長さは、たとえば耐圧１ｋＶ設計においては空乏層幅は２μｍ以上２０μｍ以下に拡がるので、５μｍ以上４０μｍ以下であればより好ましい。
本発明のショットキーバリアダイオードでは、フィールドプレート構造による電界集中緩和が起こり、その結果逆方向リーク電流が減少し、逆方向耐電圧が上昇する効果を得ることができる。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
（実施の形態１）
図１は、本発明の実施の形態１におけるショットキーバリアダイオードの断面図である。図２は、図１に示すショットキーバリアダイオードの斜視図である。図１および図２に示すように、ショットキーバリアダイオード（ＳＢＤ）１は、窒化ガリウム基板としてのＧａＮ自立基板２と、エピタキシャル層としてのＧａＮエピタキシャル層３とを備える。ＧａＮエピタキシャル層３は、主表面としてのＧａＮ自立基板２の表面２ａ上に形成されている。ＳＢＤ１はまた、絶縁層４を備える。絶縁層４は、ＧａＮエピタキシャル層３の表面３ａ上に形成されている。
ＳＢＤ１はさらに、ＧａＮエピタキシャル層３の表面３ａに接触するとともに絶縁層４に重なるように形成されている電極５と、ＧａＮ自立基板２の裏面２ｂ側に形成されている電極６とを備える。絶縁層４には開口部が形成されており、電極５は絶縁層４の開口部の内部に形成されている。電極５は、たとえば平面形状が円形となるように、形成されている。
電極５は、絶縁層４の開口部の内部においてＧａＮエピタキシャル層３の表面３ａに接触する部分であるショットキー電極と、絶縁層４に重なる部分であるフィールドプレート（ＦＰ）電極とを含む。フィールドプレート電極と、絶縁層４とは、フィールドプレート構造を形成する。また、上記ショットキー電極は、ＧａＮエピタキシャル層３とショットキー接合を形成する。一方電極６は、ＧａＮ自立基板２とオーミック接合を形成する、オーミック電極である。
ＧａＮ自立基板２中の転位密度は、１×１０8ｃｍ-2以下である。また、電極５の材質（すなわち、ショットキー電極の材質）は、金、プラチナ、ニッケル、パラジウム、コバルト、銅、銀、タングステン、およびチタンからなる群より選ばれた少なくとも一種の物質を含む。１×１０8ｃｍ-2以下という低転位密度を有するＧａＮ自立基板２を用いることで、ＧａＮエピタキシャル層３中の転位密度もＧａＮ自立基板２と同等の１×１０8ｃｍ-2以下となる。このため、ＦＰ構造を有するＳＢＤ１において、逆方向リーク電流が減少しているという条件下で、かつ、低リーク電流を実現できる金などのショットキー電極を用いるという条件下で、ＦＰ構造による電界緩和が顕著に起こる。その結果、逆方向リーク電流がさらに減少し、逆方向耐電圧を上昇させることができる。なお、転位密度は、たとえば溶融ＫＯＨ中のエッチングによりできるピットの個数を数えて、単位面積で割るという方法によって測定することができる。
またＳＢＤ１は、ショットキー電極およびオーミック電極の一方から他方へと電流が流れる、縦型構造を有する。一般にパワーデバイスでは、横型構造に比べて縦型構造はより大きな電流を流すことができるので、縦型構造はパワーデバイスにより適した構造である。ＳＢＤ１ではＧａＮ自立基板２、ＧａＮエピタキシャル層３が導電性であるため、オーミック電極を裏面側に形成した縦型構造が可能となる。
絶縁層４は、シリコン窒化膜（ＳｉＮx）によって形成することができる。また絶縁層４中の水素濃度は、３．８×１０22ｃｍ-3未満、より好ましくは２．０×１０22ｃｍ-3未満とすることができる。このように、膜中水素濃度の低いＳｉＮxを、ＦＰ構造を形成する絶縁膜として適用することができる。この場合、水素濃度の高い絶縁層を用いる場合と比べて、ＦＰ構造によるショットキー電極端への電界集中の緩和に基づく逆方向耐電圧上昇の効果が抑制されることはない。つまり、ＳＢＤ１では大きな電界緩和効果が得られ、逆方向耐電圧を上昇させることができる。
図１に、絶縁層４の厚みを膜厚ｔとして示す。絶縁層４の膜厚ｔは、１０ｎｍ以上５μｍ以下であることが望ましい。絶縁層４の膜厚ｔが１０ｎｍ未満であれば、絶縁層４の耐圧が低く、絶縁層４が先に破壊されてＦＰ構造の効果は得られない。また、絶縁層４の厚みが５μｍ超であれば、ＦＰ構造による電界緩和自体が得られない。
また、図１に示す寸法Ｌは、フィールドプレート長を示す。フィールドプレート長とは、フィールドプレート電極が絶縁層４と重なる長さである。本実施の形態の場合、ＦＰ長とは、図１に示すような、ＳＢＤ１の、平面形状が円形の電極５の中心を通る断面において、ＦＰ電極が絶縁層４と重なっている長さである。つまり、絶縁層４の開口部の平面形状が円形状であって、電極５の一部であるショットキー電極の平面形状が円形である場合、ＦＰ長とは、ショットキー電極の半径方向における、ＦＰ電極が絶縁層４と重なる長さである。
換言すると、フィールドプレート長とは、ショットキー電極の平面形状に対する重心と、当該平面形状の外周部上のある一点と、を結ぶような直線の方向において、フィールドプレート電極が絶縁層と重なっている長さをいう。このようなＦＰ長は、１μｍ以上１ｍｍ以下であることが望ましい。ＦＰ長が１μｍ未満であれば、制御が困難となり、安定してＦＰ構造の効果が得られない。また、ＦＰ長が１ｍｍ超であれば、ＦＰ構造による電界緩和自体が得られない。
さらに、図１に示すように、絶縁層４は、電極５がＧａＮエピタキシャル層３に接触する部分である開口部に面する、端面４ａを含む。端面４ａは、ＧａＮエピタキシャル層３の表面３ａに対し、角度θを形成するように傾斜している。電極５において絶縁層４に重なる部分であるＦＰ電極は、端面４ａに接着するように、絶縁層４に重ねられている。
端面４ａが表面３ａに対し傾斜しているために、ＦＰ構造による電界緩和の効果を増大させることができる。その結果、ＳＢＤ１の逆方向耐電圧を一層向上させることができる。このような絶縁層４の端面４ａの傾斜は、ウェットエッチングやドライエッチングなどによって形成することができる。端面４ａは、角度θが０．１°以上６０°以下の範囲であるように形成される。傾斜の角度が０．１°未満であれば、角度の再現性が得にくくなり、また余計に原料が必要となり、製造上問題となる場合があるためである。一方、傾斜の角度が６０°超であれば、電界緩和の効果が小さくなるためである。
次に、ＳＢＤ１の製造方法について説明する。図３は、本発明の実施の形態１におけるショットキーバリアダイオードの製造方法の各工程を示す流れ図である。図１〜図３を参照して、本発明のショットキーバリアダイオードの製造方法について説明する。
まず、図３に示す工程（Ｓ１０）において、半導体層を形成する。具体的には、ＨＶＰＥ（Hydride Vapor Phase Epitaxy、ハイドライド気相成長法）で作製された、ｎ導電型の、（０００１）面ＧａＮ自立基板２を準備する。ＧａＮ自立基板２のキャリア濃度はたとえば３×１０18ｃｍ-3であり、厚みはたとえば４００μｍであり、平均転位密度はたとえば１×１０6ｃｍ-2である。次に工程（Ｓ２０）において、エピタキシャル層を形成する。具体的には、ＧａＮ自立基板２上に、キャリア密度がたとえば５×１０15ｃｍ-3であり厚みがたとえば７μｍであるｎ導電型エピタキシャル層を、ＯＭＶＰＥ（Organo-Metallic Vapor Phase Epitaxy、有機金属気相成長）法により成長して、ＧａＮエピタキシャル層３を作製する。ＧａＮエピタキシャル層３の平均転位密度はたとえばＧａＮ自立基板２と同様の１×１０6ｃｍ-2である。
次に工程（Ｓ３０）において、絶縁層を形成する。具体的には、ＧａＮエピタキシャル層３上に、絶縁層４としてＳｉＮxを、プラズマＣＶＤ（Chemical Vapor Deposition：化学気相成長）により成膜する。絶縁層４の膜厚ｔは、約１μｍである。このとき原料ガスとして、ＮＨ3（アンモニア）を用いてＳｉＨ4（モノシラン）、ＮＨ3、Ｈ2（水素）からＳｉＮxを成膜する。ＮＨ3を用いずにＳｉＨ4、Ｎ2からＳｉＮxを成膜すれば、絶縁層４中の水素濃度を低くすることができるので好ましい。
次に工程（Ｓ４０）において、オーミック電極を形成する。具体的には、ＧａＮ自立基板２の裏面２ｂを有機洗浄および塩酸洗浄した後に、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ（２０ｎｍ／１００ｎｍ／２０ｎｍ／２００ｎｍ）を、ＥＢ（Electron Beam）蒸着法を用いて裏面２ｂの全体に形成する。その後、窒素雰囲気下で約２分間６００℃に加熱し、合金化を行ない、オーミック電極としての電極６を形成する。
次に工程（Ｓ５０）において、絶縁層のエッチングを行なう。具体的には、フォトリソグラフィーにより、絶縁層４上にパターニングを行なう。その後、ＢＨＦ（Buffered Hydrogen Fluoride、バッファードフッ酸）により、絶縁層４のウェットエッチングを行なう。その後、有機洗浄と酸素・窒素雰囲気中のアッシャー処理とによって、レジストの除去を行なう。このようにして絶縁層４をエッチングし、絶縁層４に開口部を形成する。この時点で、開口部ではＧａＮエピタキシャル層３が露出している。開口部はたとえば、その側面が、直径の最大値が２００μｍである円錐台の円錐面形状をなすように、形成することができる。
次に工程（Ｓ６０）において、ショットキー電極およびＦＰ電極を形成する。具体的には、フォトリソグラフィーによりパターニングを行なう。続いて、塩酸洗浄によるＧａＮエピタキシャル層３の表面処理を、室温で３分間行なった後、電極材料としてＡｕ（４００ｎｍ）を、抵抗加熱蒸着法により形成する。その後レジストを除去する際に、レジスト上に成膜された電極材料は同時に除去され（リフトオフ）、電極５が形成される。電極５の形状は、絶縁層４に形成された開口部よりも直径の大きい形状とすることができ、たとえば平面形状が直径２２０μｍの円形となるように形成することができる。
これにより、絶縁層４の開口部の内部においてＧａＮエピタキシャル層３の表面３ａに接触する部分であるショットキー電極と、ショットキー電極に接続するとともに絶縁層４に重なる部分であるＦＰ電極と、が形成される。つまり、電極５の直径が、絶縁層４に形成された開口部の直径よりも大きいために、絶縁層４上に電極５の一部が重なって、ＦＰ電極となるようになっている。
以上の製造方法によって、図１および図２に示すＳＢＤ１を製造することができる。このＳＢＤ１の製造方法では、半導体層を形成する工程（Ｓ１０）において、１×１０8ｃｍ-2以下という低転位密度を有するＧａＮ自立基板２を用いることで、低転位密度のＧａＮエピタキシャル層３ができる。また、ショットキー電極を形成する工程（Ｓ６０）において、ショットキー電極の材質（すなわち電極５の材質）を金として、ショットキー電極を形成する。その結果、逆方向リーク電流が減少し、逆方向耐電圧を上昇させることができる。
なお、上記のＳＢＤの製造方法においては、工程（Ｓ６０）においてショットキー電極およびＦＰ電極を同時に形成する例を説明したが、ショットキー電極を形成する工程の後にＦＰ電極を形成する工程を設けてもよい。つまり、図１および図２を参照して、絶縁層４に形成された開口部の内部に、ＧａＮエピタキシャル層３に接触するようにショットキー電極を形成し、続いて、ショットキー電極に接続するとともに絶縁層４に重なるように、ＦＰ電極を形成してもよい。この場合、ＦＰ電極は、ショットキー電極と同じ材質で形成してもよい。または、絶縁層４との接着性のよい材料など、ショットキー電極の材質と異なる材料を用いて、ＦＰ電極を形成しても構わない。
（実施の形態２）
図４は、本発明の実施の形態２におけるショットキーバリアダイオードの断面図である。図４に示すように、本実施の形態におけるショットキーバリアダイオード（ＳＢＤ）１１は、基本的には実施の形態１におけるショットキーバリアダイオード１と同様の構成を備えているが、ＧａＮ自立基板２を備えていない点において異なる。
具体的には、ショットキーバリアダイオード１１は、支持基板１３と、ＧａＮ下地層１２と、ＧａＮエピタキシャル層３と、絶縁層４と、ショットキー電極と、フィールドプレート電極とを備えている。ＧａＮエピタキシャル層３においてショットキー電極と接触する領域３ｃの転位密度は、１×１０8ｃｍ-2以下である。
支持基板１３は、導電性の基板である。この支持基板１３上にＧａＮ下地層１２が形成されている。このＧａＮ下地層１２上にＧａＮエピタキシャル層３が形成されている。なお、支持基板１３とＧａＮ下地層１２とは、オーミック接触している。また、支持基板１３が金属の場合、電極６は省略されてもよい。その他の構成については、実施の形態１と同様であるので、その説明は繰り返さない。
次に、ＳＢＤ１１の製造方法について説明する。図５は、本発明の実施の形態２におけるショットキーバリアダイオードの製造方法の各工程を示す流れ図である。本実施の形態におけるＳＢＤ１１の製造方法は、基本的には実施の形態１におけるＳＢＤ１の製造方法と同様の構成を備えているが、ＧａＮ自立基板を除去する工程をさらに備えている点において異なる。
具体的には、実施の形態１と同様に、半導体層形成工程（Ｓ１０）でＧａＮ自立基板２を準備する。次に、イオン注入工程（Ｓ７０）で、ＧａＮ自立基板２の表面２ａまたは裏面２ｂから不純物をイオン注入する。これにより、ＧａＮ自立基板２の表面２ａまたは裏面２ｂ近傍に不純物を多く含む層が形成される。次に、支持基板形成工程（Ｓ８０）で、イオン注入した面と支持基板１３とを貼り合わせる。次に、熱処理工程（Ｓ９０）で、ＧａＮ自立基板２と支持基板１３とが貼り合わされた状態で熱処理する。これにより、ＧａＮ自立基板２における不純物を多く含む領域を境界として、分割される。その結果、支持基板１３と、支持基板１３上にＧａＮ自立基板２よりも薄いＧａＮ下地層１２が形成された基板を作成することができる。この場合、高価なＧａＮ自立基板２の一部のみを使用して、残部を再利用できるので、製造コストを低減することができる。
次に、エピタキシャル層形成工程（Ｓ２０）では、ＧａＮ下地層１２上にＧａＮエピタキシャル層３を形成する。このＧａＮエピタキシャル層３において後述するショットキー電極と接触する領域の転位密度は、１×１０8ｃｍ-2以下である。
なお、本実施の形態では、ＧａＮ自立基板２を用いてＧａＮ下地層１２を形成し、さらにＧａＮ下地層１２を用いてＧａＮエピタキシャル層３を形成したが、特にこれに限定されない。
以下、本発明の実施例について説明する。本発明のＳＢＤとして説明したＳＢＤ１を作製し、逆方向耐電圧を測定する実験を行なった。なお、ＳＢＤ１の具体的な製造方法およびサイズなどの特性は、図１〜図３に基づき説明した通りであり、ＦＰ長は１０μｍとし、絶縁膜４の端面４ａがＧａＮエピタキシャル層３の表面３ａに対して傾斜している角度θは１１°とした。逆方向耐電圧の測定方法としては、高耐圧プローバーを用いてフッ素系不活性液体中に浸漬させた状態で電流−電圧測定するという方法を用いた。その結果、ＳＢＤ１の逆方向耐電圧は、８６５Ｖを示した。
また比較例１として、ＦＰ構造を有さないＳＢＤ２１を作製した。図６は、ＦＰ構造を有さないＳＢＤの断面図である。図６に示すように、ＳＢＤ２１は、２００μｍ直径の円柱形状であるショットキー電極としての電極２５を備える。ＳＢＤ１１の製造方法は、図３に示すＳＢＤ１の製造方法に対し、絶縁層を形成しないために工程（Ｓ３０）（Ｓ５０）を要しない点で異なる。ＳＢＤ１１のその他の製造工程およびサイズなどの特性は、ＳＢＤ１と同様であり、図６に示すＧａＮ自立基板２の転位密度は１×１０6ｃｍ-2であり、ＧａＮエピタキシャル層３の転位密度はＧａＮ自立基板２と同等の１×１０6ｃｍ-2である。ＦＰ構造を有さないＳＢＤ１１の逆方向耐電圧を測定した結果は、３５０Ｖであった。
また比較例２として、サファイア基板を用いたＳＢＤ３１を作製した。図７は、サファイア基板を用いたＳＢＤの断面図である。サファイア基板を用いた場合、サファイア基板が絶縁体のため、縦型構造のＳＢＤは作製できない。よって図７に示すように、横型構造によるＦＰ構造を有するＳＢＤ３１を作製した。ここで、電極３６はオーミック電極である。
図７に示すＳＢＤ３１の具体的な製造方法は以下の通りである。まず、サファイア基板３２上に、キャリア密度が５×１０15ｃｍ-3であり厚みが７μｍであるｎ導電型エピタキシャル層を、ＯＭＶＰＥ法により成長して、ＧａＮエピタキシャル層３を作製する。図７に示すＧａＮエピタキシャル層３の平均転位密度は、１×１０9ｃｍ-2である。続いて、ＧａＮエピタキシャル層３上に、ＦＰ構造を形成する絶縁層３４としてＳｉＮxを、プラズマＣＶＤにより成膜する。絶縁層３４の膜厚は、約１μｍである。
続いて、オーミック電極を形成する。具体的には、フォトリソグラフィーによりパターニングを行なった後、有機洗浄および塩酸洗浄した後に、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ（２０ｎｍ／１００ｎｍ／２０ｎｍ／２００ｎｍ）を、ＥＢ蒸着法を用いて形成する。その後レジストを除去する際に、レジスト上に成膜された電極材料が同時に除去される、リフトオフが行なわれる。その後、窒素雰囲気下で約２分間６００℃に加熱し、合金化を行ない、オーミック電極としての電極３６を形成する。
続いて、フォトリソグラフィーにより、絶縁層３４上にパターニングを行なった後、ＢＨＦにより絶縁層３４のウェットエッチングを行なう。その後、有機洗浄および酸素・窒素雰囲気中のアッシャー処理によってレジストの除去を行なう。このようにして絶縁層３４をエッチングし、絶縁層３４に開口部を形成する。開口部は、その側面が、直径の最大値が２００μｍである円錐台の円錐面形状をなすように、形成される。
次に、ＧａＮエピタキシャル層３上に、ショットキー電極を形成する。具体的には、フォトリソグラフィーによりパターニングを行なった後、塩酸洗浄によるＧａＮエピタキシャル層３の表面処理を、室温で３分間行なう。その後電極材料としてＡｕ（４００ｎｍ）を、抵抗加熱蒸着法により形成する。その後レジストを除去する際に、レジスト上に成膜された電極材料は同時に除去され（リフトオフ）、電極５が形成される。電極５の形状は、絶縁層３４に形成された開口部よりも直径の大きい、平面形状が直径２２０μｍの円形となるように形成する。
これにより、絶縁層３４の開口部の内部においてＧａＮエピタキシャル層３の表面に接触する部分であるショットキー電極と、ショットキー電極に接続するとともに絶縁層３４に重なる部分であるＦＰ電極と、が形成される。電極５の直径が、絶縁層３４に形成された開口部の直径よりも大きいために、絶縁層３４上に電極５の一部が重なって、ＦＰ電極となる。このようにして、図７に示すＳＢＤ３１が作製された。ＳＢＤ３１のＦＰ長は、１０μｍとした。サファイア基板を用いたＳＢＤ３１の逆方向耐電圧は、１３０Ｖであった。
さらに比較例３として、サファイア基板を用い、ＦＰ構造を有さないＳＢＤを作製した。図７に示す電極５および絶縁層３４に替えて、図６に示す電極１５の形状を有する、ショットキー電極を備える構成である。サファイア基板を用い、ＦＰ構造を有さないＳＢＤの逆方向耐電圧は、１００Ｖであった。
以上のように、本発明のＦＰ構造を有するＳＢＤ１は、比較例１のＦＰ構造を有さないＳＢＤ２１に対し、約２．５倍の逆方向耐電圧を有していた。これより、本発明のＳＢＤ１では、ＦＰ構造により大きな電界緩和効果が得られ、逆方向耐電圧を上昇させることができることが示された。
また、本発明のＳＢＤ１は、ＧａＮ自立基板２中の転位密度が低いためにＧａＮエピタキシャル層３中の転位密度も低くなり、その結果、転位密度の高いサファイア基板を用いた比較例２のＳＢＤ３１に対し、逆方向耐電圧が約６．７倍となり大幅に向上していた。また、転位密度が高く、ＦＰ構造を有しない比較例３のＳＢＤに対し、本発明のＳＢＤ１の逆方向耐電圧が約８．７倍となり大幅に向上していた。一方、比較例２と比較例３とを対照して、ＦＰ構造を有する比較例２のＳＢＤ２１は、ＦＰ構造を有さない比較例３のＳＢＤに対して、逆方向耐電圧はほとんど上昇していない。つまり、サファイア基板上に成膜された転位密度の高いＧａＮエピタキシャル層３を用いた場合には、ＦＰ構造による電界緩和効果が十分に得られないために、ＦＰ構造を有しても逆方向耐電圧が上昇しないことが明らかとなった。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。この発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の実施の形態１ショットキーバリアダイオードの断面図である。 図１に示すショットキーバリアダイオードの斜視図である。 本発明の実施の形態１におけるショットキーバリアダイオードの製造方法の各工程を示す流れ図である。 本発明の実施の形態２におけるショットキーバリアダイオードの断面図である。 本発明の実施の形態２におけるショットキーバリアダイオードの製造方法の各工程を示す流れ図である。 ＦＰ構造を有さないＳＢＤの断面図である。 サファイア基板を用いたＳＢＤの断面図である。
符号の説明
１，１１ ショットキーバリアダイオード、２ ＧａＮ自立基板、２ａ 表面、２ｂ 裏面、３ ＧａＮエピタキシャル層、３ａ 表面、３ｃ 領域、４ 絶縁層、４ａ 端面、５，６，２５，３６ 電極、１２ ＧａＮ下地層、１３ 支持基板、３２ サファイア基板、３４ 絶縁層。

Claims (9)

  1. 主表面を有する窒化ガリウム基板と、
    前記主表面上に形成されたエピタキシャル層と、
    前記エピタキシャル層の表面上に形成され、開口部が形成されている絶縁層と、
    前記開口部の内部に、前記エピタキシャル層に接触するように形成されたショットキー電極と、
    前記ショットキー電極に接続するとともに、前記絶縁層に重なるように形成された、フィールドプレート電極と、を備え、
    前記窒化ガリウム基板の転位密度は、１×１０8ｃｍ-2以下である、ショットキーバリアダイオード。
  2. 前記窒化ガリウム基板の前記主表面の反対側の裏面上に形成されたオーミック電極をさらに備え、
    前記ショットキー電極および前記オーミック電極の、一方から他方へと電流が流れる、縦型構造を有する、請求項１に記載のショットキーバリアダイオード。
  3. 前記絶縁層は、前記開口部に面する端面が、前記エピタキシャル層の表面に対し０．１°以上６０°以下の角度で傾斜するように形成されており、
    前記フィールドプレート電極は、前記端面に接着するように、前記絶縁層に重ねられている、請求項１または２に記載のショットキーバリアダイオード。
  4. 表面を有する窒化ガリウム層と、
    前記窒化ガリウム層の表面上に形成され、開口部が形成されている絶縁層と、
    前記開口部の内部に、前記窒化ガリウム層に接触するように形成されたショットキー電極と、
    前記ショットキー電極に接続するとともに、前記絶縁層に重なるように形成された、フィールドプレート電極と、を備え、
    前記窒化ガリウム層において前記ショットキー電極と接触する領域の転位密度は、１×１０8ｃｍ-2以下である、ショットキーバリアダイオード。
  5. 前記窒化ガリウム層の前記表面の反対側の裏面に形成されたオーミック電極をさらに備え、
    前記ショットキー電極および前記オーミック電極の、一方から他方へと電流が流れる、縦型構造を有する、請求項４に記載のショットキーバリアダイオード。
  6. 前記絶縁層は、前記開口部に面する端面が、前記窒化ガリウム層の前記表面に対し０．１°以上６０°以下の角度で傾斜するように形成されており、
    前記フィールドプレート電極は、前記端面に接着するように、前記絶縁層に重ねられている、請求項４または５のいずれかに記載のショットキーバリアダイオード。
  7. 前記ショットキー電極の材質は、金、プラチナ、ニッケル、パラジウム、コバルト、銅、銀、タングステン、およびチタンからなる群より選ばれた少なくとも一種の物質を含む、請求項１〜６のいずれか１つに記載のショットキーバリアダイオード。
  8. 前記絶縁層の厚みは、１０ｎｍ以上５μｍ以下である、請求項１〜７のいずれかに記載のショットキーバリアダイオード。
  9. 前記フィールドプレート電極の、前記絶縁層と重なる長さは、１μｍ以上１ｍｍ以下である、請求項１〜８のいずれか１つに記載のショットキーバリアダイオード。
JP2008187476A 2007-08-31 2008-07-18 ショットキーバリアダイオード Pending JP2009076866A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2008187476A JP2009076866A (ja) 2007-08-31 2008-07-18 ショットキーバリアダイオード
US12/516,714 US8581359B2 (en) 2007-08-31 2008-08-22 Schottky barrier diode
KR1020097010981A KR20100047822A (ko) 2007-08-31 2008-08-22 쇼트키 배리어 다이오드
EP08828484A EP2184782A4 (en) 2007-08-31 2008-08-22 SCHOTTKY BARRIER DIODE
CA002671231A CA2671231A1 (en) 2007-08-31 2008-08-22 Schottky barrier diode
PCT/JP2008/064985 WO2009028410A1 (ja) 2007-08-31 2008-08-22 ショットキーバリアダイオード
CN2008800012143A CN101569014B (zh) 2007-08-31 2008-08-22 肖特基势垒二极管
TW097132583A TW200929553A (en) 2007-08-31 2008-08-26 Schottky barrier diode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007226158 2007-08-31
JP2008187476A JP2009076866A (ja) 2007-08-31 2008-07-18 ショットキーバリアダイオード

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015029561A Division JP2015119200A (ja) 2007-08-31 2015-02-18 ショットキーバリアダイオード

Publications (1)

Publication Number Publication Date
JP2009076866A true JP2009076866A (ja) 2009-04-09

Family

ID=40387132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008187476A Pending JP2009076866A (ja) 2007-08-31 2008-07-18 ショットキーバリアダイオード

Country Status (8)

Country Link
US (1) US8581359B2 (ja)
EP (1) EP2184782A4 (ja)
JP (1) JP2009076866A (ja)
KR (1) KR20100047822A (ja)
CN (1) CN101569014B (ja)
CA (1) CA2671231A1 (ja)
TW (1) TW200929553A (ja)
WO (1) WO2009028410A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191862A (ja) * 2013-04-26 2013-09-26 Sumitomo Electric Ind Ltd 半導体デバイスおよびその製造方法
US9082884B2 (en) 2011-05-20 2015-07-14 Panasonic Intellectual Property Management Co., Ltd. Schottky diode
JP2015149373A (ja) * 2014-02-06 2015-08-20 住友電気工業株式会社 ダイオード
JP2015149374A (ja) * 2014-02-06 2015-08-20 住友電気工業株式会社 ダイオード
JP2015204331A (ja) * 2014-04-11 2015-11-16 豊田合成株式会社 半導体装置、半導体装置の製造方法
JP2017011060A (ja) * 2015-06-19 2017-01-12 住友電気工業株式会社 ショットキーバリアダイオード
US9711661B2 (en) 2014-04-11 2017-07-18 Toyoda Gosei Co., Ltd. Semiconductor device and manufacturing method thereof
JP2019057569A (ja) * 2017-09-20 2019-04-11 豊田合成株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441140A (zh) 2008-08-05 2013-12-11 住友电气工业株式会社 肖特基势垒二极管
US9029866B2 (en) 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
WO2011014951A1 (en) * 2009-08-04 2011-02-10 John Roberts Island matrixed gallium nitride microwave and power switching transistors
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
TWI456770B (zh) * 2010-03-16 2014-10-11 Nat Univ Tsing Hua 蕭特基二極體結構及其製造方法
CN102054875B (zh) * 2010-10-29 2012-10-17 中山大学 一种功率型GaN基肖特基二极管及其制作方法
CN102097492A (zh) * 2010-12-24 2011-06-15 中山大学 异质结构场效应二极管及制造方法
US8643134B2 (en) * 2011-11-18 2014-02-04 Avogy, Inc. GaN-based Schottky barrier diode with field plate
US8836071B2 (en) * 2011-11-18 2014-09-16 Avogy, Inc. Gallium nitride-based schottky barrier diode with aluminum gallium nitride surface layer
CN103579372A (zh) * 2012-07-30 2014-02-12 立锜科技股份有限公司 肖特基位障二极管及其制造方法
JP2014049616A (ja) * 2012-08-31 2014-03-17 Sony Corp ダイオードおよびダイオードの製造方法
KR102099438B1 (ko) * 2013-10-07 2020-04-09 엘지이노텍 주식회사 반도체 소자
US9368582B2 (en) * 2013-11-04 2016-06-14 Avogy, Inc. High power gallium nitride electronics using miscut substrates
CN103606515B (zh) * 2013-11-14 2016-03-16 中国科学院微电子研究所 一种宽禁带功率器件场板的制造方法
CN103633151A (zh) * 2013-12-12 2014-03-12 天津中环半导体股份有限公司 一种中高压肖特基二极管芯片结构及其制备方法
US10283363B2 (en) 2014-08-29 2019-05-07 University Of Virginia Patent Foundation Quasi-vertical diode with integrated ohmic contact base and related method thereof
KR101667669B1 (ko) * 2015-05-29 2016-10-28 전자부품연구원 쇼트키 배리어 다이오드 및 그 제조방법
US20190280287A1 (en) * 2016-07-28 2019-09-12 Sanyo Electric Co., Ltd. Secondary battery and method for manufacturing the same
CN107946353A (zh) * 2017-11-22 2018-04-20 北京燕东微电子有限公司 一种SiC肖特基二极管及其制作方法
CN107910379A (zh) * 2017-11-22 2018-04-13 北京燕东微电子有限公司 一种SiC结势垒肖特基二极管及其制作方法
KR102060864B1 (ko) 2017-11-28 2019-12-30 전라남도 노지양식용 해삼 양식장치
GB2569196B (en) * 2017-12-11 2022-04-20 Pragmatic Printing Ltd Schottky diode
JP7292295B2 (ja) * 2018-03-06 2023-06-16 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 自己整合フィールドプレートおよびメサ終端構造を有する高出力半導体デバイスならびにこれを製造するための方法
KR102437528B1 (ko) * 2020-12-22 2022-08-29 한국과학기술원 쇼트키 배리어 다이오드 수동소자 및 그 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000021140A1 (fr) * 1998-10-08 2000-04-13 Mitsubishi Denki Kabushiki Kaisha Dispositif a semiconducteur, son procede de fabrication et circuit protecteur de dispositif a semiconducteur
JP2002009302A (ja) * 2000-06-19 2002-01-11 Nippon Inter Electronics Corp ショットキーバリア型半導体装置とその製造方法
JP2005286135A (ja) * 2004-03-30 2005-10-13 Eudyna Devices Inc 半導体装置および半導体装置の製造方法
JP2006100801A (ja) * 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子
JP2006278999A (ja) * 2005-03-30 2006-10-12 Eudyna Devices Inc 半導体基板、半導体結晶成長用基板、半導体装置、光半導体装置およびそれらの製造方法
JP2006310408A (ja) * 2005-04-26 2006-11-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
WO2007069601A1 (ja) * 2005-12-14 2007-06-21 Nec Corporation 電界効果トランジスタ
JP2007516615A (ja) * 2003-12-17 2007-06-21 ニトロネックス・コーポレーション 電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5635474A (en) * 1979-08-30 1981-04-08 Matsushita Electronics Corp Schottky barrier type semiconductor device and manufacture thereof
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US5763904A (en) * 1995-09-14 1998-06-09 Kabushiki Kaisha Toshiba Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus
FR2807569B1 (fr) * 2000-04-10 2004-08-27 Centre Nat Rech Scient Perfectionnement apportes aux diodes schottky
FR2837322B1 (fr) * 2002-03-14 2005-02-04 Commissariat Energie Atomique DIODE SCHOTTKY DE PUISSANCE A SUBSTRAT SiCOI, ET PROCEDE DE REALISATION D'UN TELLE DIODE
US6939781B2 (en) * 2003-06-27 2005-09-06 Freescale Semiconductor, Inc. Method of manufacturing a semiconductor component that includes self-aligning a gate electrode to a field plate
CN100449891C (zh) * 2003-12-15 2009-01-07 古河电气工业株式会社 制造半导体器件的方法
US7901994B2 (en) * 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
GB0401579D0 (en) * 2004-01-24 2004-02-25 Koninkl Philips Electronics Nv Transistor manufacture
TWI375994B (en) * 2004-09-01 2012-11-01 Sumitomo Electric Industries Epitaxial substrate and semiconductor element
JP2007059711A (ja) * 2005-08-25 2007-03-08 Sumitomo Electric Ind Ltd フィールドプレート構造の形成方法および半導体装置
JP2008103586A (ja) * 2006-10-20 2008-05-01 Renesas Technology Corp 半導体装置の製造方法および半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000021140A1 (fr) * 1998-10-08 2000-04-13 Mitsubishi Denki Kabushiki Kaisha Dispositif a semiconducteur, son procede de fabrication et circuit protecteur de dispositif a semiconducteur
JP2002009302A (ja) * 2000-06-19 2002-01-11 Nippon Inter Electronics Corp ショットキーバリア型半導体装置とその製造方法
JP2007516615A (ja) * 2003-12-17 2007-06-21 ニトロネックス・コーポレーション 電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法
JP2005286135A (ja) * 2004-03-30 2005-10-13 Eudyna Devices Inc 半導体装置および半導体装置の製造方法
JP2006100801A (ja) * 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子
JP2006278999A (ja) * 2005-03-30 2006-10-12 Eudyna Devices Inc 半導体基板、半導体結晶成長用基板、半導体装置、光半導体装置およびそれらの製造方法
JP2006310408A (ja) * 2005-04-26 2006-11-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
WO2007069601A1 (ja) * 2005-12-14 2007-06-21 Nec Corporation 電界効果トランジスタ

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
COJOCARI, O. ET AL.: "Micrometer-size GaN Schottky-diodes for MM-wave frequency multipliers", CONFERENCE DIGEST OF THE 2004 JOINT 29TH INTERNATIONAL CONFERENCE ON INFRARED AND MILLIMETER WAVES A, JPN6014050797, 2004, pages 317 - 318, XP010796832, ISSN: 0002954223 *
K.H.BAIK ET AL: "160-A bulk GaN Schottky diode array", APPLIED PHYSICS LETTERS, vol. 83, no. 15, JPN7013001547, 13 October 2003 (2003-10-13), pages 3192 - 3194, XP001190210, ISSN: 0002519019, DOI: 10.1063/1.1618022 *
REMASHAN, K. ET AL.: "Simulation and fabrication of high voltage AlGaN/GaN based Schottky diodes with field plate edge ter", MICROELECTRONIC ENGINEERING, vol. Vol.84, Issue 12, JPN6014050801, December 2007 (2007-12-01), pages 2907 - 2915, ISSN: 0002954224 *
SANG-SOO HAN ET AL.: "Preparation of a-SiNx Thin Film with Low Hydrogen Content by Inductively Coupled Plasma Enhanced Che", JOURNAL OF THE ELECTROCHEMICAL SOCIETY, vol. 145, no. 2, JPN6015017310, 1998, pages 652 - 658, XP008025873, ISSN: 0003063370 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082884B2 (en) 2011-05-20 2015-07-14 Panasonic Intellectual Property Management Co., Ltd. Schottky diode
JP2013191862A (ja) * 2013-04-26 2013-09-26 Sumitomo Electric Ind Ltd 半導体デバイスおよびその製造方法
JP2015149373A (ja) * 2014-02-06 2015-08-20 住友電気工業株式会社 ダイオード
JP2015149374A (ja) * 2014-02-06 2015-08-20 住友電気工業株式会社 ダイオード
JP2015204331A (ja) * 2014-04-11 2015-11-16 豊田合成株式会社 半導体装置、半導体装置の製造方法
US9711661B2 (en) 2014-04-11 2017-07-18 Toyoda Gosei Co., Ltd. Semiconductor device and manufacturing method thereof
JP2017011060A (ja) * 2015-06-19 2017-01-12 住友電気工業株式会社 ショットキーバリアダイオード
JP2019057569A (ja) * 2017-09-20 2019-04-11 豊田合成株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN101569014B (zh) 2011-01-12
US20100059761A1 (en) 2010-03-11
EP2184782A1 (en) 2010-05-12
CA2671231A1 (en) 2009-03-05
US8581359B2 (en) 2013-11-12
TW200929553A (en) 2009-07-01
EP2184782A4 (en) 2013-03-27
CN101569014A (zh) 2009-10-28
KR20100047822A (ko) 2010-05-10
WO2009028410A1 (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
JP2009076866A (ja) ショットキーバリアダイオード
JP5531959B2 (ja) ショットキーバリアダイオードおよびショットキーバリアダイオードの製造方法
JP5582058B2 (ja) エピタキシャル基板および半導体素子
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
US8436365B2 (en) SiC semiconductor device having Schottky barrier diode and method for manufacturing the same
JP2006100801A (ja) エピタキシャル基板および半導体素子
JP6477106B2 (ja) 半導体装置
JP2009059912A (ja) ショットキーバリアダイオード
JP5564884B2 (ja) ショットキーバリアダイオード
US20110001144A1 (en) Semiconductor device and method for manufacturing the same
JP5445899B2 (ja) ショットキーバリアダイオード
US20160276497A1 (en) Semiconductor device and manufacturing method thereof
JP5446161B2 (ja) ショットキーバリアダイオードおよびその製造方法
JP4800239B2 (ja) 半導体装置の製造方法
JP2005005578A (ja) 半導体装置およびその製造方法
JP2015119200A (ja) ショットキーバリアダイオード
JP2009004566A (ja) 半導体装置および半導体装置の製造方法
US9236433B2 (en) Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer
KR20160121719A (ko) 전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법
JP3879697B2 (ja) 半導体装置
JP2010245234A (ja) 半導体素子およびその製造方法
JP2006196623A (ja) エピタキシャル基板および半導体素子
JP2004221263A (ja) 半導体装置およびその製造方法
JPH08236791A (ja) ショットキーバリア半導体装置
JP2006128492A (ja) エピタキシャル基板、および半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150218

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150225

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150501