CN101569014B - 肖特基势垒二极管 - Google Patents

肖特基势垒二极管 Download PDF

Info

Publication number
CN101569014B
CN101569014B CN2008800012143A CN200880001214A CN101569014B CN 101569014 B CN101569014 B CN 101569014B CN 2008800012143 A CN2008800012143 A CN 2008800012143A CN 200880001214 A CN200880001214 A CN 200880001214A CN 101569014 B CN101569014 B CN 101569014B
Authority
CN
China
Prior art keywords
electrode
schottky
insulating barrier
barrier diode
gallium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800012143A
Other languages
English (en)
Other versions
CN101569014A (zh
Inventor
堀井拓
宫崎富仁
木山诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN101569014A publication Critical patent/CN101569014A/zh
Application granted granted Critical
Publication of CN101569014B publication Critical patent/CN101569014B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种肖特基势垒二极管(1)，包括：GaN自支撑衬底(2)，其具有表面(2a)；GaN外延层(3)，其形成在表面(2a)上；以及绝缘层(4)，其形成在GaN外延层(3)的表面(3a)上，并且在其上形成开口。肖特基势垒二极管(1)还提供有电极(5)。电极(5)由肖特基电极和场板电极构成，所述肖特基电极被形成在开口内，以使其与GaN外延层(3)接触，所述场板电极连接到肖特基电极并且被形成为与绝缘层(4)重叠。GaN自支撑衬底(2)的位错密度是1×108cm-2或更少。

Description

肖特基势垒二极管 
技术领域
本发明大致上涉及肖特基势垒二极管，具体而言涉及具有改进的反向耐受电压的肖特基势垒二极管。 
背景技术
氮化镓(GaN)与硅(Si)相比具有极好的特性。例如，前者具有是后者大约三倍的带隙，前者具有是后者的大约10倍的高击穿电场强度，以及前者具有更大的饱和电子速度等。期望GaN同时产生传统Si功率器件几乎不能达到的高耐受电压和小损耗，即，低导通电阻。因而，希望GaN被应用于功率器件(功率半导体器件)。 
传统上，已提出了采用GaN衬底的肖特基势垒二极管(SBD)、pn结二极管、金属-绝缘体-半导体(MIS)晶体管和其他的半导体器件(例如，参见日本专利申请特开No.2006-100801(专利文献1))。传统上，功率器件采用了通常以沉积在蓝宝石、碳化硅(SiC)等组份不同的衬底上的GaN外延层形式的GaN材料。相比较而言，沉积在GaN衬底上的GaN外延层与沉积在组份不同的衬底上的GaN外延层相比，具有较低的杂质浓度和较低的位错密度。因此，揭示了在GaN衬底上进行GaN外延生长能够实现高耐受电压和低导通电阻的功率器件(例如，参见Tatsuya TANABE等人，“Epitaxial Growth of GaN on GaNSubstrate and Its Application to Power Device”，SEI Technical Review，No.170，(非专利文献1))。 
此外，场板(FP)结构被公开为一种用于减小或防止集中在功率器件的电极端部处的电场来获得高耐受电压的结构(例如，参见Yoshiharu TAKADA等人，“AlGaN/GaN HEMT power device”，Toshiba Review，Vol.59，No.7(非专利文献2))。 
专利文献1：日本专利申请特开No.2006-100801 
非专利文献1：Tatsuya TANABE等人，“Epitaxial Growth of GaNon GaN Substrate and Its Application to Power Device”，SEI TechnicalReview，No.170，2007年1月，pp.34-39 
非专利文献2：Yoshiharu TAKADA等人，“AlGaN/GaN HEMTpower device”，Toshiba Review，Vol.59，No.7，2004年7月，pp.35-38 
发明内容
本发明要解决的问题 
本发明进一步研究了采用GaN衬底来获得高耐受电压的肖特基势垒二极管。结果，本发明人最初明确的是，将场板(FP)结构应用于例如使用在诸如Si衬底或蓝宝石衬底等组分不同的衬底上沉积的GaN外延层所制造的SBD，不能获得小的漏电流。换言之，如果用在组分不同的衬底上沉积的GaN外延层来制造SBD，则由于传统上一般这样制作用于功率器件的GaN材料，所以应用于该SBD的FP结构没有减轻在肖特基电极的端部处集中的电场，以及不能够获得充分有效地减小的反向漏电流和充分有效地提高的反向耐受电压。 
因此，本发明主要构想允许场板结构减轻集中电场并且因而有效地获得提高的反向耐受电压的肖特基势垒二极管。 
解决问题的方法 
本发明人研究了为什么应用于用在组分不同衬底上沉积的GaN外延层制造SBD的FP结构不能充分有效地减轻电场。结果，本发明人推断，因为诸如Si衬底、蓝宝石衬底这样的组分不同衬底与GaN具有不同的晶体结构，所以沉积的GaN外延层具有超过1×108cm-2的高位错密度，并且因此，本发明人提出了本发明，其构造如下： 
根据本发明的一个方面，提供一种肖特基势垒二极管，包括：氮化镓衬底，具有主表面；外延层，沉积在主表面上；绝缘层，沉积在外延层的表面上，并且具有开口；肖特基电极，沉积在开口中，与外延层接触；以及场板电极，连接到肖特基电极，并且还与绝缘层重叠，其中，氮化镓衬底具有至多为1×108cm-2的位错密度。 
采用具有至多为1×108cm-2的低位错密度的氮化镓衬底减少了外延层中的位错。因此，在具有场板结构的肖特基势垒二极管中，场板结构在减小反向漏电流的条件下减轻了电场。结果，进一步减小了反向漏电流，并且能够获得提高的反向耐受电压。可优选的是，氮化镓衬底具有低位错密度。例如，更可优选的是，氮化镓衬底具有至多为1×106cm-2的位错密度。注意，在现有技术中，氮化镓衬底的位错密度具有大约为1×103cm-2的最低极限值。 
根据本发明的另一方面，提供了一种肖特基势垒二极管，包括：氮化镓层，具有前表面；绝缘层，其沉积在氮化镓层的前表面上，并且具有开口；肖特基电极，其沉积在开口中，与氮化镓层接触；以及场板电极，其连接到肖特基电极，并且还与绝缘层重叠，其中，氮化镓层具有与肖特基电极接触的区域，该区域具有至多为1×108cm-2的位错密度。 
氮化镓衬底在具有至多为1×108cm-2的位错密度的区域处与肖特基电极接触。因此，在具有场板结构的肖特基势垒二极管中，场板结构在减小反向漏电流的条件下减轻了电场。结果，进一步减小了反向漏电流，并且能够获得提高的反向耐受电压。可优选的是，氮化镓层与肖特基电极接触的区域具有低位错密度。 
如这里所指出的，场板结构是指由绝缘层和沉积在该绝缘层上的场板电极构成的结构。场板电极电连接到肖特基电极，并且肖特基电极与场板电极电势相等。场板结构减轻了工作时会引起器件毁坏的、 集中在肖特基电极的端部处的电场，并且因而允许肖特基势垒二极管获得高耐受电压和高输出。绝缘层例如可以由诸如SiNx这样的材料形成。 
在上述的一个方面中，肖特基势垒二极管可优选地进一步包括：欧姆电极，其沉积在与主表面相反的后表面上，并且具有下述垂直型结构，所述垂直型结构允许电流从肖特基电极和欧姆电极中的一个流到肖特基电极和欧姆电极中的另一个。 
在上述的另一方面中，肖特基势垒二极管可优选地进一步包括：欧姆电极，其沉积在氮化镓层的与前表面相反的后表面上，并且具有下述垂直型结构，所述垂直型结构允许电流从肖特基电极和欧姆电极中的一个流到肖特基电极和欧姆电极中的另一个。 
一般而言，对于功率器件，垂直型结构可以流过比横向型结构更大的电流，并且垂直型结构是更适合于功率器件的结构。蓝宝石是绝缘性的，并且采用蓝宝石衬底的功率器件不能提供垂直型结构。根据本发明，氮化镓衬底和氮化镓层是导电性的，并且能够实现具有在后表面处沉积的欧姆电极的垂直型结构。 
此外，在上述的一个方面中，肖特基势垒二极管可优选地具有绝缘层和场板电极，所述绝缘层具有面对开口并且相对于外延层的前表面倾斜至少0.1 °且至多60°的角度的端面，所述场板电极与绝缘层重叠以与该绝缘层的端面接触。 
在上述的另一方面中，肖特基势垒二极管可优选地具有绝缘层和场板电极，所述绝缘层具有面对开口并且相对于氮化镓层的前表面倾斜至少0.1°且至多60°的角度的端面，所述场板电极与绝缘层重叠，以与该绝缘层的端面接触。 
绝缘层具有相对于外延层的表面或氮化镓层的表面倾斜的端面，并且场板结构能够更有效地减轻电场。肖特基势垒二极管能够获得进一步提高的反向耐受电压。 
较小的倾斜角度允许场板结构更有效地减轻电场并且因而提高耐受电压。然而，如果倾斜度具有小于0.1°的角度，则角度的重复性差，这在制造时会引发问题。此外，相对于肖特基电极，没有流过电流的场板电极大。这需要极多的材料，这对制造是不利的。反之，具有超过60°的角度的倾斜度降低了减轻电场的效果。更可优选的是，倾斜角度为至少0.1 °且至多30°。绝缘层可以具有通过湿法蚀刻、干法蚀刻等而倾斜的端面。 
此外，在上述的一个方面和另一方面中，肖特基势垒二极管可优选地具有肖特基电极，所述肖特基电极由包括选自由金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钴(Co)、铜(Cu)、银(Ag)、钨(W)和钛(Ti)组成的组中的至少一种物质的材料形成。由诸如金的这些材料形成的肖特基电极能够实现低漏电流肖特基电极，并且场板结构减轻了电场。结果，减小了反向漏电流并且增加了反向耐受电压。 
此外，在上述的一个方面和另一方面中，肖特基势垒二极管可优选地具有厚度为至少10nm且至多5μm的绝缘层。如果绝缘层具有的厚度小于10nm，则该绝缘层具有低耐受电压。因此，绝缘层首先被毁坏，并且不能得到场板结构的效果。如果绝缘层具有的厚度超过5μm，则不能得到通过场板结构减轻电场自身。例如，对于耐受电压为1kV的设计，绝缘层的厚度更优选为至少0.2μm且至多2μm。 
此外，在上述的一个方面和另一方面中，肖特基势垒二极管可优选地具有沿着至少1μm且至多1mm的长度与绝缘层重叠的场板电极。如果FP长度小于1μm，则难以控制，并且不能可靠地得到场板结构的效果。如果长度超过1mm，则不能得到通过FP结构减轻电场自身。因 为例如对于耐受电压为1kV的设计，耗尽层具有延伸到至少2μm且至多20μm的宽度，所以该长度更可优选为至少5μm且至多40μm。 
本发明的效果 
本发明的肖特基势垒二极管允许场板结构减轻集中电场，因此，能够减小反向漏电流，并且因而有效地获得提高的反向耐受电压。 
附图说明
图1是本发明的第一实施例中的肖特基势垒二极管的横截面图。 
图2是图1的肖特基势垒二极管的立体图。 
图3示出制造本发明的第一实施例的肖特基势垒二极管的方法的每一个步骤的流程图。 
图4是本发明的第二实施例中的肖特基势垒二极管的横截面图。 
图5示出制造本发明的第二实施例的肖特基势垒二极管的方法的每一个步骤的流程图。 
图6是不具有FP结构的SBD的横截面图。 
图7是采用蓝宝石衬底的SBD的横截面图。 
附图标记说明 
1、11：肖特基势垒二极管 
2：GaN独立衬底 
2a：前表面 
2b：后表面 
3：GaN外延层 
3a：前表面 
3c：区域 
4：绝缘层 
4a：端面 
5、6、25、36：电极 
12：GaN基础层 
13：支撑衬底 
32：蓝宝石衬底 
34：绝缘层 
具体实施方式
在下文中，将参照附图对本发明的实施例进行说明。在下面的说明中，用相同的附图标记表示相同或相应的部件，并且将不再重复说明。 
第一实施例 
图1是本发明的第一实施例中的肖特基势垒二极管的横截面图。图2是图1肖特基势垒二极管的立体图。如图1和图2所示，肖特基势垒二极管(SBD)1包括用作氮化镓衬底的GaN独立衬底2和用作外延层的GaN外延层3。GaN外延层3被沉积在GaN独立衬底2的用作主表面的前表面2a上。SBD 1还包括绝缘层4。绝缘层4被沉积在GaN外延层3的前表面3a上。 
SBD 1进一步包括电极5和电极6，所述电极5与GaN外延层3的前表面3a接触，并且还与绝缘层4重叠，所述电极6与GaN独立衬底2的后表面2b相邻。绝缘层4具有开口，并且电极5被提供在绝缘层4的开口中。电极5例如被形成为在平面中为圆形。 
电极5包括肖特基电极和场板(FP)电极。肖特基电极是在绝缘层4的开口内部并且与GaN外延层3的前表面3a接触的部分。FP电极是与绝缘层4重叠的部分。场板电极和绝缘层4形成场板结构。此外，肖特基电极与GaN外延层3合作以提供肖特基结。电极6是与GaN独立衬底2合作以提供欧姆结的欧姆电极。 
GaN独立衬底2具有至多为1×108cm-2的位错密度。此外，电极5(即，肖特基电极)由包括选自由金、铂、镍、钯、钴、铜、银、钨 和钛组成的组中的至少一种物质的材料形成。具有至多为1×108cm-2的低位错密度的GaN独立衬底2允许GaN外延层3也具有与GaN独立衬底2的位错密度相等的位错密度，即，具有至多为1×108cm-2的位错密度。因而，具有FP结构的SBD 1具有下述FP结构，在减小反向漏电流的条件下，以及在采用由能够实现小的漏电流的、诸如金的电极形成的肖特基电极的条件下，所述FP结构显著减轻了电场。结果，能够进一步减小反向漏电流，并且能够获得提高的反向耐受电压。注意，例如，对通过在溶融的KOH中蚀刻而形成的凹坑的数目进行计数并且将所计数的数目除以单位面积，能够测得位错密度。 
此外，SBD 1具有下述垂直型结构，所述垂直型结构允许电流从肖特基电极和欧姆电极中的一个流到它们中的另一个。一般而言，对于功率器件，与横向型结构相比，垂直型结构可以流过更大的电流，并且垂直型结构是更适合于功率器件的结构。在SBD 1中，GaN独立衬底2和GaN外延层3是导电性的，并且可以提供具有在后表面处所提供的欧姆电极的垂直型结构。 
绝缘层4可以由氮化硅膜(SiNx)形成。此外，绝缘层4可以包含具有浓度小于3.8×1022cm-3的氢，更可优选地具有浓度小于2.0×1022cm-3的氢。因而，在膜中具有低的氢浓度的SiNx可以用作形成FP结构的绝缘膜。具有低的氢浓度的绝缘层比具有高的氢浓度的绝缘层更有效，其原因在于，FP结构减轻了在肖特基电极的端部处集中的电场，从而有效地获得提高的反向耐受电压。换言之，SBD 1能够充分有效地减轻电场，并且获得提高的反向耐受电压。 
图1示出具有由t表示的厚度的绝缘层4。期望绝缘层4具有至少10nm且至多5μm的厚度。如果绝缘层4具有小于10nm的厚度，则绝缘层4具有低的耐受电压。因此，绝缘层4首先被毁坏，并且不能得到FP结构的效果。如果绝缘层4具有超过5μm的厚度，则不能得到通过FP结构减轻电场自身。 
此外，图1示出表示场板长度的尺寸L。场板长度表示场板电极与绝缘层4重叠的长度。在本实施例中，FP长度是在SBD 1的横截面中FP电极沿着其与绝缘层4重叠的长度，如图1所示，所述FP长度通过平面几何形状为圆形的电极5的中心。换言之，当绝缘层4具有的平面几何形状为圆形的开口并且电极5或肖特基电极具有的平面几何形状为圆形的一部分时，FP长度是在肖特基电极的半径方向上FP电极沿着其与绝缘层4重叠的长度。 
换言之，场板长度是指，在将平面中的肖特基电极的几何形状的重心和存在于几何形状的外周上的一点连接起来的直线方向上，场板电极沿着其与绝缘层重叠的长度。期望这样的FP长度为至少1μm且至多1mm。如果FP长度小于1μm，则难以控制，并且不能可靠地得到FP结构的效果。如果FP长度超过1mm，则不能得到通过FP结构减轻电场自身。 
此外，如图1所示，绝缘层4具有端面4a，所述端面4a面对用作使电极5与GaN外延层3接触的部分的开口。端面4a相对于GaN外延层3的前表面3a倾斜以形成角度θ。电极5的与绝缘层4重叠的部分，即，FP电极，重叠在绝缘层4上与端面4a接触。 
相对于前表面3a倾斜的端面4a允许FP结构更有效地减轻电场，并且因而允许SBD 1具有进一步提高的反向耐受电压。通过湿法蚀刻、干法蚀刻等，绝缘层4可以具有如上所述倾斜的端面4a。端面4a被形成为具有至少0.1°且至多60°的角度θ。如果倾斜度具有小于0.1°的角度，则角度的重复性差，并且此外，需要过量的材料，这在制造时会引发问题。反之，具有超过60°的角度的倾斜度降低了减轻电场的效果。 
在下文中，将说明制造SBD 1的方法。图3示出制造本发明的第一实施例的肖特基势垒二极管的方法的每一个步骤的流程图。参照图1 至图3，将说明制造本发明的肖特基势垒二极管的方法。 
首先，参照图3，执行步骤(S10)以提供半导体层。更具体地，通过氢化物气相外延(HVPE)沉积制备n导电型、(0001)面GaN独立衬底2。GaN独立衬底2具有例如为3×1018cm-3的载流子浓度、例如为400μm的厚度以及例如为1×106cm-2的平均位错密度。随后，在步骤(S20)中，沉积外延层。更具体地，在GaN独立衬底2上，通过有机金属气相外延(OMVPE)生长具有例如为5×1015cm-3的载流子浓度以及例如为7μm的厚度的n导电型外延层，以沉积GaN外延层3。GaN外延层3具有例如与GaN独立衬底2的平均位错密度，即，1×106cm-2相近的平均位错密度。 
随后，在步骤(S30)中，沉积绝缘层。更具体地，在GaN外延层3上，通过等离子体气相沉积(等离子体CVD)沉积SiNx来沉积绝缘层4。绝缘层4具有约为1μm的厚度t。这么做时，使用源气体氨(NH3)，并且由甲硅烷(SiH4)、NH3和氢气(H2)沉积SiNx。优选不使用NH3的、由SiH4和N2来沉积SiNx，这样能够降低绝缘层4中的氢的浓度。 
随后，在步骤(S40)中，沉积欧姆电极。更具体地，GaN独立衬底2具有有机清洗以及用盐酸清洗过的后表面2b，并且之后，在整个后表面2b上，通过离子束沉积(EB沉积)来沉积Ti/Al/Ti/Au(20nm/100nm/20nm/200nm)。随后，在氮气气氛中，在600℃下对中间产物加热大约2分钟并且使其合金，以提供用作欧姆电极的电极6。 
随后，在步骤(S50)中，蚀刻绝缘层。更具体地，采用光刻法在绝缘层4上提供图案。随后，使用缓冲氟化氢(BHF)湿法蚀刻绝缘层4。随后，中间产物被有机清洗并且在氧气和氮气气氛中被灰化以去除抗蚀剂。因而，绝缘层4被蚀刻，并且因而提供有开口。此时，开口暴露GaN外延层3。该开口例如可以被形成为具有下述几何形状的侧 表面，所述几何形状为直径最大值为200μm的截锥的圆锥表面。 
随后，在步骤(S60)中，沉积肖特基电极和FP电极。更具体地，采用光刻法对中间产物进行构图。随后，用盐酸对它进行清洗，以在室温下对GaN外延层3的表面进行处理3分钟，并且之后，作为用于电极的材料，通过电阻加热沉积来沉积Au(400nm)。随后，当去除抗蚀剂时，同时去除(剥离)在抗蚀剂上沉积的电极的材料，因而，沉积电极5。电极5可以被形成为具有直径比在绝缘层4中形成的开口的直径更大的几何形状。例如，它可以被形成为平面中的直径为具有220μm的圆形。 
因而，提供了肖特基电极和FP电极，所述肖特基电极是提供在绝缘层4的开口中、与GaN外延层3的前表面3a接触的部分，所述FP电极是连接到肖特基电极并且还与绝缘层4重叠的部分。换言之，电极5的直径比绝缘层4的开口的直径大，并且因而，具有与绝缘层4重叠的部分，以提供FP电极。 
通过上述制造方法，可以制造图1和图2所示的SBD 1。以该方法制造的SBD 1具有在步骤(S10)中提供的、采用具有至多1×108cm-2的低位错密度的GaN独立衬底2的半导体层，以允许GaN外延层3具有低的位错密度。此外，它具有在步骤(S60)中提供的、使用金作为用于其的材料(即，用于电极5的材料)的肖特基电极。结果，减小反向漏电流，并且能够获得提高的反向耐受电压。 
在上述SBD制造方法中，执行步骤(S60)，以同时沉积肖特基电极和FP电极。可替选地，可以提供沉积肖特基电极的步骤以及随后的沉积FP电极的步骤。更具体地，参照图1和图2，可以在绝缘层4的开口中沉积肖特基电极，使其与GaN外延层3接触，然后，可以沉积FP电极，以连接肖特基电极并且还与绝缘层4重叠。在该情况下，FP电极可以由与肖特基电极相同的材料形成。可替选地，FP电极可以 由与肖特基电极的材料不同的、诸如良好粘附到绝缘层4的材料的材料形成。 
第二实施例 
图4是本发明的第二实施例中的肖特基势垒二极管的横截面图。如图4所示，本实施例提供了一种肖特基势垒二极管(SBD)11，除了其不包括GaN独立衬底2之外，构造与第一实施例的肖特基势垒二极管1基本相似。 
更具体地，肖特基势垒二极管11包括支撑衬底13、GaN基础层12、GaN外延层3、绝缘层4、肖特基电极和场板电极。GaN外延层3中的与肖特基电极接触的区域3c具有至多1×108cm-2的位错密度。 
支撑衬底13是导电性衬底。支撑衬底13在GaN基础层12下面。GaN基础层12在GaN外延层下面。注意，支撑衬底13和GaN基础层12一起制成欧姆接触。如果支撑衬底13由金属制成，则可以不要电极6。其余构造与第一实施例相似。因此，将不再重复对其进行说明。 
在下文中，将说明SBD 11的制造方法。图5示出制造本发明的第二实施例的肖特基势垒二极管的方法的每一个步骤的流程图。本实施例中的制造SBD 11的方法在构成方面上，除了还包括去除GaN独立衬底的步骤之外，与第一实施例中所述的制造SBD 1的方法的基本相似。 
更具体地，与在第一实施例中所做的相似，执行半导体层沉积步骤(S10)，以制备GaN独立衬底2。然后，执行离子注入步骤(S70)，将离子形式的杂质从GaN独立衬底2的前表面2a或后表面2b注入。这在GaN独立衬底2的前表面2a或后表面2b附近提供包含大量杂质的层。随后，执行支撑衬底沉积步骤(S80)，以将具有使离子注入的表面与支撑衬底13接合在一起。随后，执行热处理步骤(S90)，以对接合在一起的GaN独立衬底2和支撑衬底13进行热处理。这分割GaN独立衬底2，使得GaN独立衬底2的、包含大量杂质的区域用作边界。结果，支撑衬底13和GaN基础层12可以形成衬底，所述GaN基础层在该支撑衬底13上面并且厚度比GaN独立衬底2更小。SBD只需要昂贵的GaN独立衬底2的一部分，并且该衬底的其余部分可以被再利用。因而，SBD可以以降低的成本来制造。
随后，执行外延层沉积步骤(S20)，以在GaN基础层12上沉积GaN外延层3。GaN外延层3在具有至多1×108cm-2的位错密度的区域处与肖特基电极接触。 
注意，虽然在本实施例中使用GaN独立衬底2来提供GaN基础层12，并且此外，GaN基础层12用于提供GaN外延层3，但是本发明并不限于此。 
示例 
在下文中，将说明本发明的实施例。作为本发明的SBD，制造上述SBD 1，并且对SBD1进行实验测量它的反向耐受电压。SBD 1的具体制造方法以及具有的大小和其他特性与已参照图1至图3所描述的一样，并且FP长度被设定为10μm，且绝缘膜4具有相对于GaN外延层3的前表面3a倾斜以11°设定的角度θ的端面4a。在将SBD 1浸没在氟基惰性液体中的情况下，采用高耐受电压探针执行电流-电压测量的方法，测量反向耐受电压。SBD 1呈现出865V的反向耐受电压。 
此外，作为第一比较示例，制造不具有FP结构的SBD 21。图6是不具有FP结构的SBD的横截面图。如图6所示，SBD 21包括电极25，该电极25用作具有直径为200μm的圆柱形式的肖特基电极。如图3所示，制造SBD 21的方法与制造SBD 1的方法的不同在于，制造SBD21的方法没有提供绝缘层，因而不需要步骤(S30)和步骤(S50)。除了上述的之外，SBD21的制造方法以及具有大小和其他特性与对于 SBD 1所描述的相似，并且图6所示的SBD具有GaN独立衬底2和GaN外延层3，所述GaN独立衬底2具有1×106cm-2的位错密度，所述GaN外延层3具有与GaN独立衬底2的位错密度相等即1×106cm-2的位错密度。测量不包括FP结构的SBD21的反向耐受电压。其呈现350V的反向耐受电压。 
此外，作为第二比较示例，制造采用蓝宝石衬底的SBD 31。图7是采用蓝宝石衬底的SBD的横截面图。如果使用蓝宝石衬底，它是绝缘体，则不能制造垂直型结构的SBD。因此，如图7所示，制造横向型结构的、具有FP结构的SBD 31。注意，电极36是欧姆电极。 
图7所示的SBD 31的具体制造方法，如下：首先，在蓝宝石衬底32上，通过OMVPE生长具有例如为5×1015cm-3的载流子浓度且厚度为7μm的n导电型外延层，以沉积GaN外延层3。图7所示的GaN外延层3具有1×109cm-2的平均位错密度。随后，在GaN外延层3上，通过等离子体VCD沉积SiNx作为形成FP结构的绝缘层34。绝缘层34具有大约为1μm的厚度。 
随后，提供欧姆电极。更具体地，采用光刻法对中间产物进行构图，之后，进行有机地清洗以及用盐酸清洗，然后，通过EB沉积来沉积Ti/Al/Ti/Au(20nm/100nm/20nm/200nm)。随后，当去除抗蚀剂时，同时去除(即，剥离)在抗蚀剂上沉积的电极材料。随后，在氮气气氛中，在600℃下对中间产物加热大约2分钟并且使其合金，以提供用作欧姆电极的电极36。 
随后，采用光刻法以在绝缘层34上提供图案。随后，使用BHF湿法蚀刻绝缘层34。随后，中间产物被有机地清洗并且在氧气和氮气气氛中被灰化以去除抗蚀剂。因而，绝缘层34被蚀刻，并且因而设置有开口。该开口例如被形成为具有下述几何形状的侧表面，所述几何形状具有直径最大值为200μm的截锥的圆锥表面。 
随后，在GaN外延层3上沉积肖特基电极。更具体地，采用光刻法对中间产物进行构图。随后，用盐酸对它进行清洗，以在室温下对GaN外延层3的表面进行处理3分钟，并且之后，作为用于电极的材料，通过电阻加热沉积来沉积Au(400nm)。随后，当去除抗蚀剂时，同时去除(剥离)在抗蚀剂上沉积的电极的材料，并且因而，电极5被沉积。电极5被形成为具有直径比形成在绝缘层34中的开口的直径大的几何形状，电极5具有直径为220μm的圆形。 
因而，提供了肖特基电极和FP电极，所述肖特基电极是提供在绝缘层34的开口中、与GaN外延层3的前表面接触的部分，所述FP电极是连接到肖特基电极并且还与绝缘层34重叠的部分。换言之，电极5的直径比绝缘层34的开口的直径更大，因而具有与绝缘层34重叠的部分，以提供FP电极。因而，制造了图7所示SBD 31。SBD 31具有设定为10μm的FP长度。采用蓝宝石衬底的SBD 31呈现130V的反向耐受电压。 
此外，作为第三比较示例，制造采用蓝宝石衬底并且不具有FP结构的SBD。其被构造成包括不具有图7所示的电极5和绝缘层34的几何形状而是具有以图6所示的电极15的几何形状的肖特基电极。采用蓝宝石衬底并且不具有FP结构的SBD呈现100V的反向耐受电压。 
因而，根据本发明的具有FP结构的SBD具有的反向耐受电压是如第一比较示例中所提供的不具有FP结构的SBD 21的大约2.5倍。这表明本发明的SBD 1允许FP结构显著有效地减轻电场，因而能够获得提高的反向耐受电压。 
此外，包括具有低位错密度的GaN独立衬底2的本发明的SBD 1相应地还具有拥有低位错密度的GaN外延层3，并且结果，当它与第二比较示例所提供的、采用具有高位错密度的蓝宝石衬底的SBD 31相比较时，前者呈现出的反向耐受电压是后者的反向耐受电压的大约6.7倍，并且因而显著提高了反向耐受电压。此外，当本发明的SBD 1与第三比较示例所提供的、具有高位错密度且不具有FP结构的SBD相比较时，前者呈现出的反向耐受电压是后者的反向耐受电压的大约8.7倍，并且因而显著提高了反向耐受电压。与此不同，当第二比较示例与第三比较示例相比较时，第二比较示例即具有FP结构的SBD 31，与第三比较示例即不具有FP结构的SBD相比较，呈现出反向耐受电压几乎不增加。换言之，这揭示出，当采用在蓝宝石衬底上沉积的并且具有高位错密度的GaN外延层3时，FP结构不显著有效地减轻电场，并且提供FP结构并不提供增加的反向耐受电压。
应当理解的是，在此所公开的实施例和示例在任何方面都是例示性且非限制性的。本发明的范围由所附权利要求书限定，而不是由上述实施例限定，并且本发明的范伟旨在包括在等同于权利要求书的意思和范围之内的任何修改。 

Claims (13)

1.一种肖特基势垒二极管(1)，包括：
具有主表面(2a)的氮化镓衬底(2)；
沉积在所述主表面(2a)上的外延层(3)；
沉积在所述外延层(3)的表面上并且具有开口的绝缘层(4)；
沉积在所述开口中并且与所述外延层(3)相接触的肖特基电极(5)；以及
连接于所述肖特基电极(5)并且还与所述绝缘层(4)相重叠的场板电极(5)，
其中，所述氮化镓衬底(2)具有至多1×108cm-2的位错密度，并且
所述绝缘层(4)由包含具有浓度小于3.8×1022cm-3的氢的氮化硅膜形成。
2.根据权利要求1所述的肖特基势垒二极管(1)，进一步包括欧姆电极(6)，在相对于所述主表面(2a)的后表面(2b)上，所述欧姆电极(6)沉积在所述氮化镓衬底(2)上，
该肖特基势垒二极管具有一垂直型结构，该垂直型结构允许电流从所述肖特基电极(5)和所述欧姆电极(6)中的一个流到所述肖特基电极(5)和所述欧姆电极(6)中的另一个。
3.根据权利要求1所述的肖特基势垒二极管(1)，其中：
所述绝缘层(4)具有面对所述开口的端面(4a)，所述端面(4a)相对于所述外延层(3)的前表面(3a)以至少0.1°且至多60°的角度倾斜；以及
所述场板电极(5)以与所述端面(4a)相接触的方式重叠于所述绝缘层(4)。
4.根据权利要求1所述的肖特基势垒二极管(1)，其中，
所述肖特基电极(5)由包括选自由金、铂、镍、钯、钴、铜、银、钨和钛组成的组中的至少一种物质的材料形成。
5.根据权利要求1所述的肖特基势垒二极管(1)，其中，
所述绝缘层(4)具有至少10nm且至多5μm的厚度。
6.根据权利要求1所述的肖特基势垒二极管(1)，其中，
所述场板电极(5)沿着至少1μm且至多1mm的长度与所述绝缘层(4)相重叠。
7.一种肖特基势垒二极管(11)，包括：
具有前表面(3a)的氮化镓层(3)；
沉积在所述氮化镓层(3)的所述前表面(3a)上并且具有开口的绝缘层(4)；
沉积在所述开口中并且与所述氮化镓层(3)相接触的肖特基电极(5)；以及
连接于所述肖特基电极(5)并且还与所述绝缘层(4)相重叠的场板电极(5)，
其中，所述氮化镓层(3)具有与所述肖特基电极(5)相接触的一区域(3c)，所述区域(3c)具有至多1×108cm-2的位错密度，并且
所述绝缘层(4)由包含具有浓度小于3.8×1022cm-3的氢的氮化硅膜形成。
8.根据权利要求7所述的肖特基势垒二极管(11)，进一步包括欧姆电极(6)，在相对于所述前表面(3a)的后表面上，所述欧姆电极(6)沉积在所述氮化镓层(3)上，
所述肖特基势垒二极管具有一垂直型结构，所述垂直型结构允许电流从所述肖特基电极(5)和所述欧姆电极(6)中的一个流到所述肖特基电极(5)和所述欧姆电极(6)中的另一个。
9.根据权利要求7所述的肖特基势垒二极管(11)，其中：
所述绝缘层(4)具有面对所述开口的端面(4a)，所述端面(4a)相对于所述氮化镓层(3)的所述前表面(3a)以至少0.1°且至多60°的角度倾斜；以及
所述场板电极(5)以与所述端面(4a)相接触的方式与所述绝缘层(4)相重叠。
10.根据权利要求7所述的肖特基势垒二极管(11)，其中，
所述肖特基电极(5)由包括选自由金、铂、镍、钯、钴、铜、银、钨和钛组成的组中的至少一种物质的材料形成。
11.根据权利要求7所述的肖特基势垒二极管(11)，其中，
所述绝缘层(4)具有至少10nm且至多5μm的厚度。
12.根据权利要求7所述的肖特基势垒二极管(11)，其中，
所述场板电极(5)沿着至少1μm且至多1mm的长度与所述绝缘层(4)相重叠。
13.根据权利要求7所述的肖特基势垒二极管(11)，还包括：
支撑衬底(13)，以及
GaN基础层(12)，其在与所述前表面(3a)相反的表面处，沉积在所述氮化镓层(3)上和所述支撑衬底(13)上，
其中所述支撑衬底(13)由金属制成。
CN2008800012143A 2007-08-31 2008-08-22 肖特基势垒二极管 Expired - Fee Related CN101569014B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007226158 2007-08-31
JP226158/2007 2007-08-31
JP187476/2008 2008-07-18
JP2008187476A JP2009076866A (ja) 2007-08-31 2008-07-18 ショットキーバリアダイオード
PCT/JP2008/064985 WO2009028410A1 (ja) 2007-08-31 2008-08-22 ショットキーバリアダイオード

Publications (2)

Publication Number Publication Date
CN101569014A CN101569014A (zh) 2009-10-28
CN101569014B true CN101569014B (zh) 2011-01-12

Family

ID=40387132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800012143A Expired - Fee Related CN101569014B (zh) 2007-08-31 2008-08-22 肖特基势垒二极管

Country Status (8)

Country Link
US (1) US8581359B2 (zh)
EP (1) EP2184782A4 (zh)
JP (1) JP2009076866A (zh)
KR (1) KR20100047822A (zh)
CN (1) CN101569014B (zh)
CA (1) CA2671231A1 (zh)
TW (1) TW200929553A (zh)
WO (1) WO2009028410A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5531959B2 (ja) * 2008-08-05 2014-06-25 住友電気工業株式会社 ショットキーバリアダイオードおよびショットキーバリアダイオードの製造方法
CA2769940C (en) * 2009-08-04 2016-04-26 Gan Systems Inc. Island matrixed gallium nitride microwave and power switching transistors
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
US9029866B2 (en) 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
TWI456770B (zh) * 2010-03-16 2014-10-11 Nat Univ Tsing Hua 蕭特基二極體結構及其製造方法
CN102054875B (zh) * 2010-10-29 2012-10-17 中山大学 一种功率型GaN基肖特基二极管及其制作方法
CN102097492A (zh) * 2010-12-24 2011-06-15 中山大学 异质结构场效应二极管及制造方法
CN103493205A (zh) * 2011-05-20 2014-01-01 松下电器产业株式会社 肖特基二极管
US8643134B2 (en) * 2011-11-18 2014-02-04 Avogy, Inc. GaN-based Schottky barrier diode with field plate
US8836071B2 (en) * 2011-11-18 2014-09-16 Avogy, Inc. Gallium nitride-based schottky barrier diode with aluminum gallium nitride surface layer
CN103579372A (zh) * 2012-07-30 2014-02-12 立锜科技股份有限公司 肖特基位障二极管及其制造方法
JP2014049616A (ja) * 2012-08-31 2014-03-17 Sony Corp ダイオードおよびダイオードの製造方法
JP5692279B2 (ja) * 2013-04-26 2015-04-01 住友電気工業株式会社 半導体デバイスおよびその製造方法
KR102099438B1 (ko) * 2013-10-07 2020-04-09 엘지이노텍 주식회사 반도체 소자
US9368582B2 (en) * 2013-11-04 2016-06-14 Avogy, Inc. High power gallium nitride electronics using miscut substrates
CN103606515B (zh) * 2013-11-14 2016-03-16 中国科学院微电子研究所 一种宽禁带功率器件场板的制造方法
CN103633151A (zh) * 2013-12-12 2014-03-12 天津中环半导体股份有限公司 一种中高压肖特基二极管芯片结构及其制备方法
JP2015149374A (ja) * 2014-02-06 2015-08-20 住友電気工業株式会社 ダイオード
JP2015149373A (ja) * 2014-02-06 2015-08-20 住友電気工業株式会社 ダイオード
JP6269276B2 (ja) 2014-04-11 2018-01-31 豊田合成株式会社 半導体装置、半導体装置の製造方法
JP6179445B2 (ja) * 2014-04-11 2017-08-16 豊田合成株式会社 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法
WO2016033557A2 (en) * 2014-08-29 2016-03-03 University Of Virginia Quasi-vertical diode with integrated ohmic contact base and related method thereof
KR101667669B1 (ko) * 2015-05-29 2016-10-28 전자부품연구원 쇼트키 배리어 다이오드 및 그 제조방법
JP2017011060A (ja) * 2015-06-19 2017-01-12 住友電気工業株式会社 ショットキーバリアダイオード
CN109565027A (zh) * 2016-07-28 2019-04-02 三洋电机株式会社 二次电池以及其制造方法
JP6816685B2 (ja) * 2017-09-20 2021-01-20 豊田合成株式会社 半導体装置の製造方法
CN107910379A (zh) * 2017-11-22 2018-04-13 北京燕东微电子有限公司 一种SiC结势垒肖特基二极管及其制作方法
CN107946353A (zh) * 2017-11-22 2018-04-20 北京燕东微电子有限公司 一种SiC肖特基二极管及其制作方法
KR102060864B1 (ko) 2017-11-28 2019-12-30 전라남도 노지양식용 해삼 양식장치
GB2569196B (en) * 2017-12-11 2022-04-20 Pragmatic Printing Ltd Schottky diode
EP3762968A1 (en) 2018-03-06 2021-01-13 ABB Power Grids Switzerland AG High power semiconductor device with self-aligned field plate and mesa termination structure and method for manufacturing the same
KR102437528B1 (ko) * 2020-12-22 2022-08-29 한국과학기술원 쇼트키 배리어 다이오드 수동소자 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000021140A1 (fr) * 1998-10-08 2000-04-13 Mitsubishi Denki Kabushiki Kaisha Dispositif a semiconducteur, son procede de fabrication et circuit protecteur de dispositif a semiconducteur

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5635474A (en) 1979-08-30 1981-04-08 Matsushita Electronics Corp Schottky barrier type semiconductor device and manufacture thereof
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US5763904A (en) * 1995-09-14 1998-06-09 Kabushiki Kaisha Toshiba Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus
FR2807569B1 (fr) * 2000-04-10 2004-08-27 Centre Nat Rech Scient Perfectionnement apportes aux diodes schottky
JP3466543B2 (ja) * 2000-06-19 2003-11-10 日本インター株式会社 ショットキーバリア型半導体装置とその製造方法
FR2837322B1 (fr) * 2002-03-14 2005-02-04 Commissariat Energie Atomique DIODE SCHOTTKY DE PUISSANCE A SUBSTRAT SiCOI, ET PROCEDE DE REALISATION D'UN TELLE DIODE
US6939781B2 (en) * 2003-06-27 2005-09-06 Freescale Semiconductor, Inc. Method of manufacturing a semiconductor component that includes self-aligning a gate electrode to a field plate
JP4833664B2 (ja) * 2003-12-15 2011-12-07 古河電気工業株式会社 半導体素子の製造方法
US7071498B2 (en) 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US7901994B2 (en) * 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
GB0401579D0 (en) * 2004-01-24 2004-02-25 Koninkl Philips Electronics Nv Transistor manufacture
JP2005286135A (ja) * 2004-03-30 2005-10-13 Eudyna Devices Inc 半導体装置および半導体装置の製造方法
JP2006100801A (ja) * 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子
TWI375994B (en) * 2004-09-01 2012-11-01 Sumitomo Electric Industries Epitaxial substrate and semiconductor element
JP4522301B2 (ja) * 2005-03-30 2010-08-11 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
JP4432827B2 (ja) 2005-04-26 2010-03-17 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
JP2007059711A (ja) 2005-08-25 2007-03-08 Sumitomo Electric Ind Ltd フィールドプレート構造の形成方法および半導体装置
JPWO2007069601A1 (ja) * 2005-12-14 2009-05-21 日本電気株式会社 電界効果トランジスタ
JP2008103586A (ja) * 2006-10-20 2008-05-01 Renesas Technology Corp 半導体装置の製造方法および半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000021140A1 (fr) * 1998-10-08 2000-04-13 Mitsubishi Denki Kabushiki Kaisha Dispositif a semiconducteur, son procede de fabrication et circuit protecteur de dispositif a semiconducteur

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JP昭56-035474A 1981.04.08
JP特开2007-059711A 2007.03.08
JP特开平2002-9302A 2002.01.11
JP特开平2006-100801A 2006.04.13
JP特开平2006-310408A 2006.11.09

Also Published As

Publication number Publication date
TW200929553A (en) 2009-07-01
EP2184782A4 (en) 2013-03-27
CN101569014A (zh) 2009-10-28
CA2671231A1 (en) 2009-03-05
JP2009076866A (ja) 2009-04-09
EP2184782A1 (en) 2010-05-12
KR20100047822A (ko) 2010-05-10
US8581359B2 (en) 2013-11-12
WO2009028410A1 (ja) 2009-03-05
US20100059761A1 (en) 2010-03-11

Similar Documents

Publication Publication Date Title
CN101569014B (zh) 肖特基势垒二极管
CN102119443B (zh) 肖特基势垒二极管和制造肖特基势垒二极管的方法
JP6580267B2 (ja) 半導体装置および半導体装置の製造方法
JP5582058B2 (ja) エピタキシャル基板および半導体素子
JP6667712B2 (ja) 電力用半導体装置
JP4177124B2 (ja) ＧａＮ系半導体装置
JP6477106B2 (ja) 半導体装置
CN106575608A (zh) 半导体元件及其制造方法、半导体基板以及晶体层叠结构体
US20120175682A1 (en) Ohmic contact to semiconductor device
JP2013080895A (ja) 窒化物半導体素子及びその製造方法
JP2012231109A (ja) 窒化物半導体素子及びその製造方法
CN108258035B (zh) 一种GaN基增强型场效应器件及其制作方法
JP2009059912A (ja) ショットキーバリアダイオード
JP5564884B2 (ja) ショットキーバリアダイオード
JP2021533556A (ja) 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
JP4327114B2 (ja) 窒化物半導体装置
CN110379863A (zh) 一种碳化硅结势垒肖特基二极管
JP5113375B2 (ja) 窒化物半導体装置
JP4925596B2 (ja) 窒化物半導体装置
JP3879697B2 (ja) 半導体装置
JP2015119200A (ja) ショットキーバリアダイオード
JP2009060065A (ja) 窒化物半導体装置
KR20160121719A (ko) 전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법
JP2006245243A (ja) 半導体装置およびその製造方法
US20210320183A1 (en) Distributed current low-resistance diamond ohmic contacts

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110112

Termination date: 20180822