JP6816685B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6816685B2
JP6816685B2 JP2017180264A JP2017180264A JP6816685B2 JP 6816685 B2 JP6816685 B2 JP 6816685B2 JP 2017180264 A JP2017180264 A JP 2017180264A JP 2017180264 A JP2017180264 A JP 2017180264A JP 6816685 B2 JP6816685 B2 JP 6816685B2
Authority
JP
Japan
Prior art keywords
insulating film
opening
electrode
semiconductor device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017180264A
Other languages
English (en)
Other versions
JP2019057569A (ja
Inventor
信吾 村上
信吾 村上
岡 徹
徹 岡
一也 長谷川
一也 長谷川
田中 成明
成明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2017180264A priority Critical patent/JP6816685B2/ja
Publication of JP2019057569A publication Critical patent/JP2019057569A/ja
Application granted granted Critical
Publication of JP6816685B2 publication Critical patent/JP6816685B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
電界集中を緩和する方法として、フィールドプレート構造を採用する方法が知られている(例えば、特許文献1、2)。フィールドプレート構造とは、半導体層と、半導体層の上に形成され、開口部を有する絶縁膜と、開口部の内部から絶縁膜の上にわたって形成された電極と、を備える構造をいう。
特許文献1および2には、半導体層と電極との接触面の端部への電界集中のさらなる緩和のため、絶縁膜の開口部の端部における絶縁膜の表面を半導体層の表面に対して傾斜させるとともに、絶縁膜の傾斜角度を特定の位置で変更させる構成が記載されている。
特開2016−162832号公報 特開2016−162786号公報
しかし、特許文献1および2に記載された構造を採用した場合、絶縁膜の上に電極を形成する際に、絶縁膜の傾斜角度が変更される位置を基点として、電極が切れてしまったり、剥離してしまったりすることがあることを、発明者らは発見した。このため、電界集中を緩和させつつ、絶縁膜の上に形成された電極が切れてしまったり、剥離してしまったりすることを抑制する技術が望まれる。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
(1)本発明の一形態によれば、半導体装置が提供される。この半導体装置は、半導体層と、前記半導体層の上に形成され、開口部を有し、ケイ素を含む絶縁膜と、前記開口部の内部から前記絶縁膜の上にわたって形成された電極と、を備え、前記開口部の端部における前記絶縁膜の表面は、前記半導体層の表面に対して角度が20°以下に傾斜しており、前記半導体層と前記絶縁膜との積層方向に沿った断面における前記絶縁膜と前記電極との間の境界線は、変曲点のない曲線形状となっている。この形態の半導体装置によれば、絶縁膜の開口部の端部における絶縁膜の表面の角度が20°以下に傾斜していることによって電界集中を緩和できるとともに、絶縁膜と電極との間の境界線が変曲点のない曲線形状となっていることによって絶縁膜の上に形成された電極が切れてしまったり、剥離してしまったりすることを抑制することができる。
(2)本発明の他の形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、半導体層の上に形成されており、ケイ素を含む絶縁膜に、開口部を設ける開口部形成工程と、前記開口部形成工程の後、前記開口部から前記絶縁膜の上にわたって電極を形成する工程と、を備え、前記開口部形成工程は、前記絶縁膜の表面に疎水化処理を行う工程と、前記疎水化処理の後、フォトリソグラフィにより、前記絶縁膜の上にレジストパターンを形成する工程と、前記絶縁膜にウェットエッチングを行う工程と、前記レジストパターンを除去する工程と、を備え、前記開口部形成工程により、前記開口部の端部における前記絶縁膜の表面を、前記半導体層の表面に対して角度が20°以下の傾斜とし、前記半導体層と前記絶縁膜との積層方向に沿った断面における前記絶縁膜と前記電極との間の境界線を、変曲点のない曲線形状とする。この形態の半導体装置の製造方法によれば、絶縁膜の開口部の端部における絶縁膜の表面を角度が20°以下の傾斜とすることによって、半導体装置の電界集中を緩和できるとともに、絶縁膜と電極との間の境界線を変曲点のない曲線形状とすることによって、絶縁膜の上に形成された電極が切れてしまったり、剥離してしまったりすることを抑制することができる。
(3)上述の半導体装置の製造方法であって、前記電極を形成する工程は、リフトオフ法により行われてもよい。この形態の半導体装置の製造方法によれば、リフトオフ法を用いて電極を形成する場合に、レジストパターンの除去とともに電極が切れてしまったり、剥離してしまったりすることを効果的に抑制できる。
(4)上述の半導体装置の製造方法であって、前記疎水化処理は、処理室にHMDS蒸気を供給する工程と、HMDS蒸気により所定の温度で前記絶縁膜を疎水化する工程と、を備え、前記処理室にHMDS蒸気を供給する時間は5秒以下でもよい。
(5)上述の半導体装置の製造方法であって、前記疎水化処理は、処理室にHMDS蒸気を供給する工程と、HMDS蒸気により所定の温度で前記絶縁膜を疎水化する工程と、を備え、前記所定の温度で前記絶縁膜を疎水化する時間は90秒以下でもよい。
本発明は、半導体装置および半導体装置の製造方法以外の種々の形態で実現することも可能である。例えば、半導体装置の製造方法を用いて半導体装置を製造する装置などの形態で実現することができる。
本発明の半導体装置によれば、絶縁膜の開口部の端部における絶縁膜の表面の角度が20°以下に傾斜していることによって電界集中を緩和できるとともに、絶縁膜と電極との間の境界線が変曲点のない曲線形状となっていることによって絶縁膜の上に形成された電極が切れてしまったり、剥離してしまったりすることを抑制することができる。また、本発明の半導体装置の製造方法によれば、絶縁膜の開口部の端部における絶縁膜の表面を角度が20°以下の傾斜とすることによって、半導体装置の電界集中を緩和できるとともに、絶縁膜と電極との間の境界線を変曲点のない曲線形状とすることによって、絶縁膜の上に形成された電極が切れてしまったり、剥離してしまったりすることを抑制することができる。
第1実施形態における半導体装置の構成を模式的に示す断面図。 第1実施形態における半導体装置の製造方法を示す工程図。 開口部形成工程について示す工程図。 ウェットエッチングの様子を示す断面図。 絶縁膜の開口部の傾斜が特定の位置で変更する構成を示す図。 開口部の角度θと電界集中の緩和との関係を示す図。 HMDSの処理条件と開口部の形状との関係を示す図。 試料の断面を示す図。 試料の断面を示す図。
A.第1実施形態
A−1.半導体装置の構成
図1は、第1実施形態における半導体装置100の構成を模式的に示す断面図である。半導体装置100は、窒化ガリウム(GaN)を用いて形成されたGaN系の半導体装置である。
図1には、相互に直交するXYZ軸が図示されている。図1のXYZ軸のうち、X軸は、図1の紙面左から紙面右に向かう軸である。+X軸方向は、紙面右に向かう方向であり、−X軸方向は、紙面左に向かう方向である。図1のXYZ軸のうち、Y軸は、図1の紙面手前から紙面奥に向かう軸である。+Y軸方向は、紙面奥に向かう方向であり、−Y軸方向は、紙面手前に向かう方向である。図1のXYZ軸のうち、Z軸は、図1の紙面下から紙面上に向かう軸である。+Z軸方向は、紙面上に向かう方向であり、−Z軸方向は、紙面下に向かう方向である。ここで、Z軸方向が積層方向である。
半導体装置100は、基板110と、半導体層120と、絶縁膜130と、電極140と、カソード電極150とを備える。本実施形態では、電極140は、ショットキー電極であり、半導体装置100は、縦型ショットキーバリアダイオードである。本実施形態では、半導体装置100は、電力制御に用いられ、パワーデバイスとも呼ばれる。
半導体装置100の基板110及び半導体層120は、X軸及びY軸に沿って広がる板状の半導体である。基板110及び半導体層120は、n型半導体層であり、半導体層120は、基板110の上に形成されている。本実施形態では、基板110及び半導体層120は、III族窒化物半導体から形成されている。III族窒化物半導体としては、例えば、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGaN)、窒化インジウムガリウム(InGaN)、窒化インジウムアルミニウムガリウム(InAlGaN)などが例示できる。なお、電力制御用の半導体装置に用いる観点から、III族窒化物半導体としては、窒化ガリウム(GaN)、窒化アルミニウムガリウム(AlGaN)が好ましい。本実施形態では、III族窒化物半導体として、窒化ガリウム(GaN)を用いる。なお、本実施形態の効果を奏する範囲において、窒化ガリウム(GaN)の一部をアルミニウム(Al)やインジウム(In)などの他のIII族元素に置換してもよく、他の不純物を含んでいてもよい。
半導体装置100の絶縁膜130は、ケイ素(Si)を含む絶縁特性を有する膜である。絶縁膜130は、半導体層120の上に形成されており、半導体層120と電極140とを電気的に接触させるための開口部135を有する。本実施形態では、半導体層120と接する側から順に、酸化アルミニウム(Al)から形成される層(膜厚:100nm)と、酸化ケイ素(SiO)から形成される層(膜厚:500nm)とを備える。本実施形態において、絶縁膜130の表面Dには、ケイ素(Si)が含まれている。絶縁膜130の絶縁破壊を抑制する観点から、絶縁膜130の厚さは、50nm以上が好ましく、100nm以上がより好ましく、200nm以上がさらに好ましい。また、半導体装置100を小型化する観点から、絶縁膜130の厚さは、1000nm以下が好ましい。
半導体層120と絶縁膜130との積層方向に沿った断面における絶縁膜130と電極140との境界線は、変曲点のない曲線形状となっている。ここで、変曲点とは、曲線上の点であって、曲がる方向が変わる点をいう。図1では、開口部135の中心線を通る断面が示されている。また、開口部135の端部における絶縁膜130の表面Dは、半導体層120の表面Sに対して角度θが20°以下に傾斜している。角度θは、半導体層120から離れるほど徐々に小さくなっている。角度θは、半導体層120と電極140との接合面の端部における電界集中を緩和する観点から、20°以下であり、15°以下が好ましい。また、角度θは、絶縁膜130の絶縁特性を確保する観点から、5°以上が好ましく、10°以上がより好ましい。
半導体装置100の電極140は、半導体層120の表面Sにショットキー接合されたアノード電極である。電極140は、絶縁膜130の開口部135の内部から絶縁膜130の上にわたって形成されている。本実施形態では、電極140は、ニッケル(Ni)、モリブデン(Mo)、白金(Pt)、イリジウム(Ir)からなる群より選ばれる少なくとも一つから形成されている。本実施形態では、電極140は、半導体層120側から順に、ニッケル(Ni)から形成される層(膜厚:100nm)と、モリブデン(Mo)から形成される層(膜厚:20nm)とにより形成されている。
半導体装置100のカソード電極150は、基板110において半導体層120が形成されている側とは反対側の面に形成された裏面電極である。本実施形態では、カソード電極150は、基板110の−Z軸方向側の面に形成されている。カソード電極150は、基板110に対してオーミック接触する。
A−2.半導体装置の製造方法
図2は、第1実施形態における半導体装置100の製造方法を示す工程図である。まず、製造者は、基板110の上に半導体層120を形成する(工程P110)。本実施形態では、製造者は、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)によって、基板110における+Z軸方向側の表面に半導体層120を形成する。
半導体層120を形成した後(工程P110)、製造者は、半導体層120の上に絶縁膜130を形成する(工程P120)。本実施形態では、製造者は、原子層堆積(Atomic Layer deposition)により酸化アルミニウム(Al)を堆積させた後、プラズマCVD(Plasma-enhanced chemical vapor deposition)により酸化ケイ素(SiO)を堆積させる。
絶縁膜130を形成した後(工程P120)、製造者は、絶縁膜130に開口部135を形成する(工程P130)。なお、工程P130を、開口部形成工程とも呼ぶ。
図3は、開口部形成工程について示す工程図である。まず、製造者は、絶縁膜130の表面Dに疎水化処理を行う(工程P132)。本実施形態では、製造者は、絶縁膜130の表面DにHMDS(ヘキサメチルジシラザン)処理を行う。本実施形態では、疎水化処理に用いるヘキサメチルジシラザンは、東京応化工業株式会社製の「OAP」を用いる。
ここで、本実施形態では、HMDS処理は、後述のフォトレジストと絶縁膜130との密着性を向上させるために行う処理である。本実施形態では、一般的なHMDS処理と比較して、フォトレジストと絶縁膜130との密着性を低く調整することにより、絶縁膜130の表面Dおよび開口部135を所望の形状とする。本実施形態では、HMDS処理は、半導体装置100の中間製品が格納された処理室にHDMS蒸気を供給する工程と、処理室でHMDS蒸気により絶縁膜130を所定の温度で疎水化する工程とを備える。なお、HMDS蒸気は、HMDS液が入った容器に窒素ガスを流入させてバブリングすることによって生成され、生成されたHMDS蒸気が絶縁膜130の表面Dにおいて反応する。
フォトレジストと絶縁膜130との密着性は、処理室にHDMS蒸気を供給する時間や、絶縁膜130を所定の温度で疎水化する時間などの条件により大きく影響を受ける。所定の温度としては、110℃以上130℃以下の温度が例示できる。本実施形態では、所定の温度を120℃とする。絶縁膜130の表面Dおよび開口部135を所望の形状とする観点から、処理室にHMDS蒸気を供給する時間は5秒以下が好ましく、絶縁膜130を疎水化する時間は90秒以下が好ましい。一方、フォトレジストが絶縁膜130から剥離しない程度にフォトレジストと絶縁膜130との密着性を高める観点から、処理室にHMDS蒸気を供給する時間は1秒以上が好ましく、絶縁膜130を疎水化する時間は30秒以上が好ましい。なお、フォトレジストと絶縁膜130との密着性を抑制する方法として、予め絶縁膜130に対してプラズマ処理を行う方法があるが、プラズマ処理を行う費用がかかるため、本実施形態の疎水化処理を行うことが好ましい。
疎水化処理を行った後(工程P132)、製造者は、フォトリソグラフィにより、絶縁膜130の上にレジストパターンを形成する(工程P134)。疎水化処理としてHMDS処理を採用することにより、レジストパターンの形成工程(工程P134)の中のフォトレジストを絶縁膜130に塗布する工程と、疎水化処理(工程P132)とを同一装置内で実施可能である。本実施形態では、フォトレジストとして、メルクパフォーマンスマテリアルズ株式会社製のAZ 3100(42cP)を用いる。そして、製造者は、工程P136において、絶縁膜130にHF系のウェットエッチングを行った後、工程P138においてレジストパターンを除去することにより、開口部形成工程(工程P130)が完了する。
図4は、ウェットエッチングの様子を示す断面図である。本実施形態では、疎水化処理工程(P132)において、レジストパターン170と絶縁膜130との密着性が一般的な場合よりも低く調整されている。このため、ウェットエッチングに用いるエッチャントが、レジストパターン170と絶縁膜130との界面に染み込みやすくすることができる。この結果として、絶縁膜130の表面Dおよび開口部135の形状を所望の形状とすることができる。つまり、開口部形成工程により、開口部135の端部における絶縁膜130の表面Dを、半導体層120の表面Sに対して角度θが20°以下の傾斜とし、半導体層120と絶縁膜130との積層方向に沿った断面における絶縁膜130と電極140との間の境界線を、変曲点のない曲線形状とする。
開口部形成工程(工程P130(図2参照))の後、製造者は、絶縁膜130および開口部135により露出した半導体層120の上に、電極140を形成する(工程P140)。本実施形態では、製造者は、リフトオフ法を用いた電子ビーム蒸着法によって、半導体層120側から順に、ニッケル(Ni)から形成される層と、モリブデン(Mo)から形成される層とを形成する。つまり、製造者は、フォトリソグラフィによりレジストパターンを絶縁膜130の上に形成後、電子ビーム蒸着法により金属層を形成し、その後、レジストパターンを除去することにより、電極140を形成する。なお、電子ビーム蒸着法に代えて、例えば、抵抗加熱蒸着法やスパッタ法を用いてもよい。また、リフトオフ法に代えて、半導体層120の+Z軸方向側の面全体に金属層を形成後、フォトリソグラフィによるレジストパターンを形成し、その後、エッチングやイオンミリングなどを行う方法を用いてもよい。
電極140を形成した後(工程P140)、製造者は、カソード電極150を形成する(工程P150)。製造者は、基板110の裏面(−Z軸方向の面)全体にカソード電極150を形成する。これらの工程を経て、半導体装置100が完成する。
A−3.効果
以上説明した第1実施形態の半導体装置100では、図1に示すように、半導体層120と絶縁膜130との積層方向に沿った断面における絶縁膜130と電極140との境界線は、変曲点のない曲線形状となっている。このため、絶縁膜130の上に形成された電極140が切れてしまったり、剥離してしまったりすることを抑制することができる。また、第1実施形態の半導体装置100では、開口部135の端部における絶縁膜130の表面Dは、半導体層120の表面Sに対して角度θが20°以下に傾斜しているため、電界集中を緩和できる。以下、これらの効果について説明する。
図5は、絶縁膜130の表面の傾斜が特定の位置Qで変更する構成を示す図である。このような場合、絶縁膜130の上に電極160を形成する際に、傾斜が変更する位置Qを基点として、電極160が切れてしまったり、剥離してしまったりする虞があった。
しかし、第1実施形態の半導体装置100では、絶縁膜130と電極140との境界線は変曲点のない曲線形状となっている。このため、開口部135の傾斜が変更する位置Qを有さないため、絶縁膜130の上に形成される電極140が切れてしまったり、剥離してしまったりすることを抑制できる。特に、リフトオフ法を用いて電極140を形成する場合に、レジストパターンの除去とともに電極140が切れてしまったり、剥離してしまったりすることを効果的に抑制できる。
また、第1実施形態の半導体装置100では、開口部135の端部における絶縁膜130の表面Dは、半導体層120の表面Sに対して角度θが20°以下に傾斜している。このため、半導体装置100に逆方向電圧が印加された時に、半導体層120と電極140との接合面の端部における電界集中を緩和することができる。以下、この電界集中の緩和効果を裏付ける評価試験の結果を示す。
図6は、開口部135の角度θと電界集中の緩和との関係を示す図である。図6は、角度θを10°、15°、20°、25°、30°、45°の6条件とした場合における、逆方向電流密度と逆方向電圧の関係をシミュレーションした結果である。図6において、縦軸が電流密度(A/cm)を示し、横軸が逆方向電圧(V)を示す。図6において、角度θは、10°、15°、20°、25°、30°、45°の6条件が示され、温度は、逆方向電圧印加時における電流密度が大きくなりやすい500K(約227℃)に設定した。
図6の結果から、以下のことが分かった。つまり、角度θが20°以下である場合、つまり、角度θが10°、15°、20°の場合、逆方向電圧と電流密度との関係に大きな差が見られなかった。これに対して、角度θが25°以上の場合、角度θが20°以下の場合と比較して、逆方向電圧が大きくなるほど電流密度が大きくなった。この結果から、角度θを20°以下とすることにより、電界緩和効果があることが分かる。
図7は、HMDSの処理条件と開口部135の形状との関係を示す図である。この実験では、処理室にHMDS蒸気を供給する時間(供給時間)と、所定の温度(120℃)で絶縁膜を疎水化する時間(疎水化時間)とが異なる5個の試料1〜5を準備し、各試料における絶縁膜の表面Dの形状と角度θとを走査型電子顕微鏡(SEM:Scanning Electron Microscope)の画像を用いて観察した。ここで、本明細書において、角度θは、正確に計測する観点から、開口部135の端部から0.65μm離れた位置における角度を示す。また、図7において、開口部135付近の絶縁膜130の表面Dが変曲点がない曲線形状である場合を「○」と示し、そうでないものを「×」と示す。図7の結果から、処理室にHMDS蒸気を供給する時間(供給時間)が短いほど、また、所定の温度(120℃)で絶縁膜を疎水化する時間(疎水化時間)が短いほど、開口部135の角度θが小さくなることが分かった。
図8は、試料1の断面を示す図であり、図9は、試料5の断面を示す図である。図8および図9は、SEMにより取得した画像である。図8および図9において、紙面下側の黒く見える領域が半導体層120の領域であり、半導体層120の領域の紙面上側にある領域が、絶縁膜130の領域であり、絶縁膜130の領域の紙面上側にある白い領域が絶縁膜130の表面の領域である。
図9に示されるように、試料5(比較例)は、開口部135の角度θは、21.2°である。また、開口部135付近の絶縁膜130の表面は変曲点がない曲線形状とはなっておらず、開口部135は、変曲点T1において曲線の曲がる方向が変わっているとともに、変曲点T2においても曲線の曲がる方向が変わっている。このように変曲点がある場合、その部分を基点として、絶縁膜130の上に形成される電極が切れたり、剥がれたりする虞があるため、好ましくない。
一方、図8に示されるように、試料1は、開口部135の角度θは、14.7°であるとともに、開口部135付近の絶縁膜130の表面は変曲点がない曲線形状となっている。この結果として、角度θが20°以下であることにより半導体装置100の電界集中を緩和できるとともに、絶縁膜130と電極140との間の境界線が変曲点のない曲線形状となるため、絶縁膜130の上に形成された電極が切れてしまったり、剥離してしまったりすることを抑制することができる。
B.他の実施形態
上述の実施形態において、基板及び半導体層の材料は、窒化ガリウム(GaN)に限らず、例えば、ケイ素(Si)、炭化ケイ素(SiC)、酸化ガリウム(Ga)、ガリウム砒素(GaAs)および炭化ケイ素(SiC)、ダイヤモンド(C)などの他の半導体であってもよい。
上述の実施形態において、各電極の材質は、上述の実施形態の材質に限らず、他の材質であってもよい。例えば、上述の実施形態では、電極140として、ニッケル(Ni)とモリブデン(Mo)とを用いたが、これに限られず、例えば、白金(Pt)やイリジウム(Ir)などの他の材料を組み合わせた積層構造としてもよく、ニッケル(Ni)、モリブデン(Mo)、白金(Pt)、イリジウム(Ir)の単層構造としてもよい。
上述の実施形態では、ケイ素(Si)を含む絶縁膜130として、酸化ケイ素(SiO)を用いたが、これに限られない。ケイ素(Si)を含む絶縁膜130として、例えば、窒化ケイ素(Si3N4)、酸窒化ケイ素(SiON)を用いてもよい。
上述の実施形態では、疎水化処理としてHMDS処理を行ったが、これに限られない。疎水化処理として、例えば、アッシング処理を行ってもよい。
本発明は、上述の実施形態に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
100…半導体装置
110…基板
120…半導体層
130…絶縁膜
135…開口部
140…電極
150…カソード電極
160…電極
170…レジストパターン
D…表面
Q…位置
S…表面
T1…変曲点
T2…変曲点

Claims (3)

  1. 半導体装置の製造方法であって、
    半導体層の上に形成されており、ケイ素を含む絶縁膜に、開口部を設ける開口部形成工程と、
    前記開口部形成工程の後、前記開口部から前記絶縁膜の上にわたって電極を形成する工程と、を備え、
    前記開口部形成工程は、
    前記絶縁膜の表面に疎水化処理を行う工程と、
    前記疎水化処理の後、フォトリソグラフィにより、前記絶縁膜の上にレジストパターンを形成する工程と、
    前記絶縁膜にウェットエッチングを行う工程と、
    前記レジストパターンを除去する工程と、を備え、
    前記開口部形成工程により、前記開口部の端部における前記絶縁膜の表面を、前記半導体層の表面に対して角度が20°以下の傾斜とし、前記半導体層と前記絶縁膜との積層方向に沿った断面における前記絶縁膜と前記電極との間の境界線を、変曲点のない曲線形状とし、
    前記疎水化処理は、処理室にHMDS蒸気を供給する工程と、HMDS蒸気により所定の温度で前記絶縁膜を疎水化する工程と、を備え、
    前記処理室にHMDS蒸気を供給する時間は5秒以下である、半導体装置の製造方法。
  2. 請求項に記載の半導体装置の製造方法であって、
    前記電極を形成する工程は、リフトオフ法により行われる、半導体装置の製造方法。
  3. 請求項1又は2に記載の製造方法であって、
    前記所定の温度で前記絶縁膜を疎水化する時間は90秒以下である、半導体装置の製造方法。
JP2017180264A 2017-09-20 2017-09-20 半導体装置の製造方法 Active JP6816685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017180264A JP6816685B2 (ja) 2017-09-20 2017-09-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017180264A JP6816685B2 (ja) 2017-09-20 2017-09-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019057569A JP2019057569A (ja) 2019-04-11
JP6816685B2 true JP6816685B2 (ja) 2021-01-20

Family

ID=66107880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017180264A Active JP6816685B2 (ja) 2017-09-20 2017-09-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6816685B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114207831A (zh) * 2019-05-23 2022-03-18 株式会社Flosfia 半导体装置
TW202118048A (zh) * 2019-07-16 2021-05-01 日商Flosfia股份有限公司 疊層結構體及半導體裝置
JPWO2021010428A1 (ja) * 2019-07-16 2021-01-21

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04275430A (ja) * 1991-03-04 1992-10-01 Matsushita Electron Corp 半導体装置の製造方法
JP2009076866A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
JP2009059912A (ja) * 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
JP2009267019A (ja) * 2008-04-24 2009-11-12 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5501085B2 (ja) * 2010-04-28 2014-05-21 東京エレクトロン株式会社 基板処理方法

Also Published As

Publication number Publication date
JP2019057569A (ja) 2019-04-11

Similar Documents

Publication Publication Date Title
JP6394545B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP6816685B2 (ja) 半導体装置の製造方法
US9559218B2 (en) Semiconductor device and method of manufacturing the same
CN112531025B (zh) 高电子迁移率晶体管
KR101878931B1 (ko) 반도체 소자 및 그 제조 방법
US11152470B2 (en) Method for manufacturing semiconductor device, method for manufacturing substrate, semiconductor device, substrate, and manufacturing apparatus of substrate
US20160013305A1 (en) Nitride semiconductor device and method for manufacturing nitride semiconductor device
US9711661B2 (en) Semiconductor device and manufacturing method thereof
TW530329B (en) Nitride compound based semiconductor device and manufacturing method of same
JP2015204334A (ja) 半導体装置および半導体装置の製造方法
JP2009200332A (ja) 窒化物半導体装置およびその製造方法
CN112652659B (zh) 高电子迁移率晶体管及其制作方法
JP2012033689A (ja) 半導体装置の製造方法
TWI577009B (zh) Enhanced High Electron Mobility Crystal
US11682713B2 (en) Methods of fabricating semiconductor structures with two-step etching
JP2007088008A (ja) 窒化物半導体装置およびその製造方法
JP6436036B2 (ja) 半導体装置の製造方法
US20160284812A1 (en) Semiconductor device and method of manufacturing the same
JP2019197751A (ja) 半導体装置およびその製造方法
JP2018056421A (ja) 半導体装置
TWI653683B (zh) 半導體結構和高電子遷移率電晶體的製造方法
JP2017163021A (ja) 半導体装置
JP6344264B2 (ja) 半導体装置およびその製造方法
JP2015159138A (ja) 半導体装置およびその製造方法
CN109671776A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201207

R150 Certificate of patent or registration of utility model

Ref document number: 6816685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150