JP6436036B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6436036B2
JP6436036B2 JP2015192665A JP2015192665A JP6436036B2 JP 6436036 B2 JP6436036 B2 JP 6436036B2 JP 2015192665 A JP2015192665 A JP 2015192665A JP 2015192665 A JP2015192665 A JP 2015192665A JP 6436036 B2 JP6436036 B2 JP 6436036B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
manufacturing
layer
unevenness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015192665A
Other languages
English (en)
Other versions
JP2017069364A (ja
Inventor
孝太 安西
孝太 安西
岡 徹
徹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2015192665A priority Critical patent/JP6436036B2/ja
Publication of JP2017069364A publication Critical patent/JP2017069364A/ja
Application granted granted Critical
Publication of JP6436036B2 publication Critical patent/JP6436036B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置の製造方法に関する。
半導体装置として、窒化ガリウム(GaN)などのIII族窒化物から主に形成される1つ以上の半導体層と、半導体層の(000−1)面と接する電極層と、を備えるものが知られている(例えば、特許文献1)。半導体層の(000−1)面と接する電極層との密着性及び導電性を向上させる観点から、特許文献1には、窒化ガリウム基板の(000−1)面をウェットエッチングすることにより、窒化ガリウム基板の(000−1)面に凹凸を形成した後、この面に電極層を形成する方法が記載されている。
特開2004−71657号公報
しかし、本発明者らが窒化ガリウム基板の(000−1)面に凹凸を形成した結果、凹凸の高さのばらつきが生じることがあることを発見した。また、その後、発明者らが凹凸を形成した窒化ガリウム基板の面に電極層を形成したところ、凹凸の高さのばらつきに起因して、窒化ガリウム基板と電極層との密着性や導電性が低い部分があることを発見した。
このため、窒化ガリウム(GaN)などのIII族窒化物半導体における凹凸の高さのばらつきを抑制する技術が望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
本発明の第1の形態は、
III族窒化物の半導体基板の第1の面に処理を行なう第1の面処理工程と、
前記第1の面処理工程の後、前記第1の面とは異なる面であり、(000−1)面である第2の面に、酸素とオゾンとの少なくとも一つを用いてプラズマ処理を行なうプラズマ工程と、
前記プラズマ工程の後、ウェットエッチングを行なうことにより、前記第2の面に凹凸を形成する凹凸形成工程であって、前記ウェットエッチングは、TMAHを用いて行なわれ、前記ウェットエッチングの溶液温度は60℃以下である、凹凸形成工程と、
前記凹凸形成工程の後、前記第2の面に金属膜を形成する膜形成工程と、
を備え、
前記凹凸形成工程を経ることにより、前記凹凸の高さを、200nm以上2000nm以下とする、半導体装置の製造方法である。また、本発明は以下の形態として実現することもできる。
(1)本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、III族窒化物の半導体基板の第1の面に処理を行なう第1の面処理工程と、前記第1の面処理工程の後、前記第1の面とは異なる面であり、(000−1)面である第2の面に、酸素とオゾンとの少なくとも一つを用いてプラズマ処理を行なうプラズマ工程と、前記プラズマ工程の後、ウェットエッチングを行なうことにより、前記第2の面に凹凸を形成する凹凸形成工程と、前記凹凸形成工程の後、前記第2の面に金属膜を形成する膜形成工程と、を備える。この形態の半導体装置の製造方法によれば、凹凸の高さのばらつきを抑制することができる。
(2)上述の製造方法において、前記ウェットエッチングは、TMAHを用いて行なわれてもよい。この形態の半導体装置の製造方法によれば、TMAHは比較的低温で扱うことができ、溶液温度の制御が容易であるため、基板の結晶品質に起因する凹凸の高さのばらつきを吸収できる。
(3)上述の製造方法において、前記プラズマ処理の処理時間は、0.5分以上としてもよい。この形態の半導体装置の製造方法によれば、凹凸の高さのばらつきを抑制することができる。
(4)上述の製造方法において、前記プラズマ処理の処理時間は、120分以下としてもよい。この形態の半導体装置の製造方法によれば、凹凸の高さのばらつきを抑制することができる。
(5)上述の製造方法において、前記ウェットエッチングの溶液温度は60℃以下としてもよい。この形態の半導体装置の製造方法によれば、溶液温度の制御が容易であり、エッチング速度の制御が容易であるため、基板の結晶品質に起因する凹凸の高さのばらつきを吸収できる。
(6)上述の製造方法において、前記ウェットエッチングの処理時間は、1分以上としてもよい。この形態の半導体装置の製造方法によれば、基板と金属膜との導電性を高くするために必要な高さの凹凸を形成することができる。
(7)上述の製造方法において、前記ウェットエッチングの処理時間は、10分以下としてもよい。この形態の半導体装置の製造方法によれば、基板と金属膜との密着性が低下しないために必要な高さの凹凸を形成することができる。
(8)上述の製造方法において、前記膜形成工程の後、熱処理を行う熱処理工程を備えてもよい。この形態の半導体装置の製造方法によれば、基板と金属膜との導電性を高くすることができる。
(9)上述の製造方法において、前記熱処理は、350℃以上550℃以下で行われてもよい。この形態の半導体装置の製造方法によれば、基板と金属膜との密着性や導電性を高くすることができる。
(10)上述の製造方法において、前記半導体基板は、主に、窒化ガリウムにより形成されていてもよい。この形態の半導体装置の製造方法によれば、より確実に凹凸の高さのばらつきを抑制することができる。
本発明は、半導体装置の製造方法以外の種々の形態で実現することも可能である。例えば、半導体装置や、半導体装置の製造方法により半導体装置を製造する製造装置などの形態で実現することができる。
本願発明の半導体装置の製造方法によれば、凹凸の高さのばらつきを抑制することができる。
第1実施形態における半導体装置10の構成を模式的に示す断面図。 半導体装置10の製造方法を示す工程図。 配線層160が形成された状態を示す模式図。 プラズマ処理が行われている状態を示す模式図。 ウェットエッチング後の状態を示す模式図。 上記効果を裏付ける評価試験の結果を示す図。 密着性及び接触抵抗と凹凸115の高さとの関係を示す図。
A.第1実施形態
A−1.半導体装置の構成
図1は、第1実施形態における半導体装置10の構成を模式的に示す断面図である。本実施形態では、半導体装置10は、縦型のショットキーバリアダイオードである。図1には、相互に直交するXYZ軸が図示されている。
図1のXYZ軸のうち、X軸は、図1の紙面左から紙面右に向かう軸であり、+X軸方向は、紙面右に向かう方向であり、−X軸方向は、紙面左に向かう方向である。図1のXYZ軸のうち、Y軸は、図1の紙面手前から紙面奥に向かう軸であり、+Y軸方向は、紙面奥に向かう方向であり、−Y軸方向は、紙面手前に向かう方向である。図1のXYZ軸のうち、Z軸は、図1の紙面下から紙面上に向かう軸であり、+Z軸方向は、紙面上に向かう方向であり、−Z軸方向は、紙面下に向かう方向である。
半導体装置10は、窒化ガリウム(GaN)を用いて形成されたGaN系の半導体装置である。半導体装置10は、基板110と、半導体層120と、配線層160と、絶縁層180と、ショットキー電極190と、裏面電極170とを備える。
半導体装置10の基板110は、X軸およびY軸に沿って広がる半導体層である。本実施形態では、基板110は、III族窒化物から主に形成され、ケイ素(Si)をドナーとして含有するn型半導体層である。本実施形態では、III族窒化物として、窒化ガリウム(GaN)を用いる。本明細書において、「主に形成される」とは、モル分率において90%以上含有することを示す。本実施形態では、基板110として、約5.0cm以上の基板を用いる。
基板110の+Z軸方向の面である表面は(0001)面であり、第1の面とも呼ぶ。一方、基板110の−Z軸方向の面である裏面は、(000−1)面であり、第2の面とも呼ぶ。本実施形態の基板110の第2の面には、凹凸115が形成されている。凹凸115の高さHは、基板110と裏面電極170との接触抵抗をより低減するため、200nm以上が好ましく、300nm以上がより好ましい。また、凹凸115の高さHは、基板110と裏面電極170との密着性を向上させるため、2000nm以下が好ましい。凹凸115の高さHとは、−Z軸方向における凹凸115の幅をいう。本実施例における凹凸115の高さHは、約500nmである。
半導体装置10の半導体層120は、X軸およびY軸に沿って広がるn型半導体層である。本実施形態では、半導体層120は、III族窒化物から主に形成され、ケイ素(Si)をドナーとして含有する。本実施形態では、III族窒化物として、窒化ガリウム(GaN)を用いる。半導体層120は、基板110の+Z軸方向側に積層されている。半導体層120は、界面121を有する。界面121は、半導体層120が広がるXY平面に沿うとともに+Z軸方向を向いた面である。本実施形態において、半導体層120の膜厚は10μmであり、ドナー濃度は1×1016cm−3である。
半導体装置10の絶縁層180は、電気絶縁性を有し、半導体層120の+Z軸方向側の面を被覆する。絶縁層180は、特に材料に限定されないが、例えば、ケイ素(Si)、アルミニウム(Al)、ジルコニウム(Zr)、ハフニウム(Hf)の少なくとも一つを含む酸化物や窒化物、酸窒化物を挙げることができる。絶縁層180は、単層でもよく、複数の層から形成されていてもよい。絶縁層180の膜厚は、例えば、50nm以上1000nm以下である。本実施形態において、絶縁層180は、酸化アルミニウム(Al23)から形成され、絶縁層180の厚みは、100nmである。
絶縁層180には、絶縁層180を貫通する開口部185が形成されている。開口部185は、ウェットエッチングとドライエッチングとの少なくとも一方により形成される。本実施形態では、開口部185は、ウェットエッチングにより形成される。
半導体装置10のショットキー電極190は、導電性を有し、半導体層120の界面121にショットキー接合された電極である。ショットキー電極190は、半導体層120の界面121及び絶縁層180の上に形成されている。本実施形態において、ショットキー電極190は、主にニッケル(Ni)から形成されるニッケル層であり、ニッケル層の厚みは、100nmである。ショットキー電極190の膜厚は、例えば、100nm以上500nm以下とすることができる。
半導体装置10の配線層160は、パッド電極や引き出し配線用の電極としてショットキー電極の上に設けられた電極層である。配線層160は、ショットキー電極190の上および絶縁層180の上に形成されている。配線層160は、一般的に、ショットキー電極層よりも抵抗が小さくなるよう、アルミニウム(Al)、金(Au)、銅(Cu)などの比較的抵抗率の低い金属合金を含み、ショットキー電極190よりも厚く設けることが多い。また、配線層160の膜厚は、例えば、2000nm以上とすることができる。
本実施形態において、配線層160は、アルミニウム(Al)を含む層である。本実施形態において、配線層160は、アルミニウムシリコン(AlSi)から形成されている。配線層160は、アルミニウム(Al)にシリコン(Si)が1%添加されたアルミニウムシリコン(AlSi)から形成されている。なお、配線層160としては、主に、アルミニウムにより形成されている層としてもよい。また、配線層160は、アルミニウム銅(AlCu)から形成されていてもよい。本実施形態において、アルミニウム層の厚みは、2000nmである。配線層160およびショットキー電極190が、ショットキーバリアダイオードのアノード電極となる。
半導体装置10の裏面電極170は、基板110の−Z軸方向側の面にオーミック接合された電極である。裏面電極170は、基板110と接する層から順に、(i)オーミック層171としての、チタン(Ti)から形成されるチタン層と、主に、アルミニウム(Al)から形成されるアルミニウム層と、(ii)バリアメタル層173としての、窒化チタン(TiN)から形成される窒化チタン層と、(iii)ボンディングメタル層175としての、(iv)銀(Ag)から形成される銀層と、を備える。
オーミック層171としてのチタン層の膜厚は、基板110と裏面電極170との接触抵抗を低減させるために、10nm以上が好ましく、100nm以下が好ましい。オーミック層171として、チタン層の変わりに、バナジウム(V)を含むバナジウム層としてもよい。オーミック層171としてのアルミニウム層の膜厚は、基板110と裏面電極170との接触抵抗を低減させるために、200nm以上が好ましく、500nm以下が好ましい。
基板110と裏面電極170との密着性を向上させるために、バリアメタル層173の膜厚は、基板110の凹凸115の高さHよりも大きいことが好ましく、基板110の凹凸115の高さHの2倍以上がより好ましく、基板110の凹凸115の高さHの3倍以上がさらに好ましい。好ましい範囲とすることにより、基板110の凹凸115の高さHに対してバリアメタル層173の膜厚が小さいことに起因して生じるオーミック層171とボンディングメタル層175との接触を抑制できる。また、バリアメタル層173の応力により基板110からバリアメタル層173が剥がれることを抑制するため、バリアメタル層173の膜厚は、2000nm以下とすることが好ましい。
バリアメタル層173としては、例えば、チタン(Ti)、窒化チタン(TiN)、タンタル(Ta)、窒化タンタル(TaN)、タングステン(W)、モリブデン(Mo)の少なくとも一つから形成される層を挙げることができる。バリアメタル層173は、単層としてもよく、複数の層としてもよい。
ボンディングメタル層175としては、例えば、銀(Ag)、銅(Cu)、金(Cu)の少なくとも一つから形成される層を挙げることができる。ボンディングメタル層175は、単層としてもよく、複数の層としてもよい。ボンディングメタル層175の膜厚は、100nm以上が好ましい。一方、ボンディングメタル層175の膜厚は、10000nm以下が好ましく、5000nm以下がより好ましい。
本実施形態において、オーミック層171としてのチタン層の厚みは30nmであり、オーミック層171としてのアルミニウム層の厚みは300nmであり、バリアメタル層173としての窒化チタン層の厚みは1000nmであり、ボンディングメタル層175としての銀層の厚みは100nmである。
A−2.半導体装置の製造方法
図2は、半導体装置10の製造方法を示す工程図である。半導体装置10を製造する際には、製造者は、まず、工程P100において、基板110の(0001)面に以下に説明する処理を行う。基板110の(0001)面は、基板110の第1の面であり、工程P100は、第1の面処理工程とも呼ぶ。工程P100は、工程P110と、工程P115と、工程P117と、工程P120と、工程P130と、を備える。
まず、製造者は、工程P110において、エピタキシャル成長によって基板110の上に半導体層120を形成する。本実施形態では、製造者は、有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)を実現するMOCVD装置を用いたエピタキシャル成長によって、基板110上に半導体層120を形成する。
半導体層120を形成した(工程P110)後、製造者は、工程P115において、半導体層120の上に、絶縁層180を形成する。本実施形態では、化学気相成長(Chemical Vapor Deposition:CVD)法により、絶縁層180が形成される。
絶縁層180を形成した(工程P115)後、製造者は、工程P117において、絶縁層180に開口部185を形成する。本実施形態では、製造者は、絶縁層180の上にポジ型フォトレジストを用いてパターンを形成した後、エッチングを行うことにより、開口部185を形成する。エッチングとしては、ドライエッチングを用いてもよく、ウェットエッチングを用いてもよく、ドライエッチングとウェットエッチングとを組み合わせて用いてもよい。ドライエッチングに使用するガスとしては、例えば、トリフルオロメタン(CHF3)が挙げられる。ウェットエッチングに使用する溶液としては、例えば、バッファードフッ酸(BHF)溶液、フッ酸(HF)溶液が挙げられる。
絶縁層180に開口部185を形成した(工程P117)後、製造者は、工程P120において、絶縁層180の開口部185により露出する半導体層120の界面121の上及び絶縁層180の上に、ショットキー電極190を形成する。
本実施形態では、製造者は、半導体層120の界面121側から順に、ニッケル層と、パラジウム層と、モリブデン層とを形成する。本実施形態では、EB(Electron Beam)蒸着により形成する。なお、EB蒸着に代えて、例えば、抵抗加熱蒸着を用いてもよく、スパッタ法を用いてもよい。
ショットキー電極190を形成した(工程P120)後、製造者は、工程P130において、絶縁層180及びショットキー電極190の上に、配線層160を形成する。本実施形態では、EB蒸着により形成する。
図3は、配線層160が形成された状態を示す模式図である。以上により、第1の面処理工程(工程P100)が完了する。
第1の面処理工程(工程P100)が完了した後、製造者は、工程P140において、基板110の−Z軸方向側の面である第2の面に、酸素(O)とオゾン(O)との少なくとも一つを用いてプラズマ処理を行う。工程P140は、プラズマ工程とも呼ぶ。
本実施形態におけるプラズマ処理は、基板110の(000−1)面(第2の面)に存在する付着物を除去することを目的としており、基板110の形状を加工する目的はない。一方、ドライエッチングは、基板110の形状を加工する目的で行われる。
本実施形態におけるプラズマ処理に使用するガスとして、酸素(O)とオゾン(O)との少なくとも一つを用いる。一方、ドライエッチングに使用するガスとしては、例えば、塩素(Cl)系のガスや、塩素(Cl)系のガスと酸素(O)との混合ガスを用いる。塩素(Cl)系のガスとしては、例えば、塩素(Cl)、塩化ホウ素(BCl)、塩化ケイ素(SiCl)が挙げられる。塩素系のガスと酸素(O)との混合ガスの混合比(塩素(Cl)系のガス対酸素(O))は、例えば、9対1としてもよい。つまり、本実施形態におけるプラズマ処理に使用するガスとして、基板110を腐食するガスを用いない。
また、本実施形態におけるプラズマ処理の高周波電力は、例えば、50W以上200以下としてもよい。本実施形態におけるプラズマ処理の高周波電力は、100Wである。一方、ドライエッチングの高周波電力は、例えば、300Wから400Wである。つまり、プラズマ処理の高周波電力は、ドライエッチングの高周波電力と比較して小さい。換言すると、プラズマ処理の高周波電力は、ドライエッチングの高周波電力と比較して、プラズマ密度が低く、また、プラズマによりイオン化したイオン種の密度が低い。
本実施形態のプラズマ処理における装置内圧力は、50Pa以上が好ましく、本実施形態では、150Paである。一方、ドライエッチングにおける装置内圧力は、例えば、0.1Paから1Paである。つまり、プラズマ処理における装置内圧力は、ドライエッチングにおける装置内圧力と比較して、高い。圧力が低いと、プラズマによりイオン化したイオン種の平均自由行程が長く、散乱の影響を受けにくいため、イオン種の衝突エネルギーが失われにくい。逆に、圧力が高いと、プラズマによりイオン化したイオン種の平均自由行程が短く、散乱の影響を受けるため、イオン種の衝突エネルギーが低くなる。つまり、本実施形態のプラズマ処理における衝突エネルギーは、基板110に対してイオンエッチングがされないほどの低エネルギーである。
また、ドライエッチングにおいて、イオン種やラジカル種を試料に向けて加速するため、バイアス電力を、例えば、100Wから400W印加する。しかし、本実施形態におけるプラズマ処理においては、バイアス電力を印加しない。つまり、ドライエッチングでは、イオンが試料に向けて加速する。一方、本実施形態のプラズマ処理では、イオンが試料に向けて加速しない。このため、本実施形態のプラズマ処理では、ドライエッチングと比較して、イオンの衝突エネルギーが極めて小さい。つまり、本実施形態のプラズマ処理では、原則としてイオンエッチングされず、本実施形態のプラズマ処理におけるプラズマ密度および衝突エネルギーは、基板110に対してイオンエッチングがされないほどの低密度および低エネルギーである。
また、ドライエッチングにおいて、基板110に対してラジカルエッチングを行う作用がある。一方、本実施形態のプラズマ処理において、装置内において基板110に対するラジカルエッチャントを含まない。このため、本実施形態のプラズマ処理において、基板110に対してラジカルエッチングを行う作用はない。
図4は、プラズマ処理が行われている状態を示す模式図である。本実施形態においてプラズマ処理に使用するガスは酸素(O)である。プラズマ処理は、基板110の第2の面((000−1)面)に存在する付着物を除去する機能を有する。プラズマ処理の時間は、基板110の第2の面((000−1)面)に存在する付着物をより確実に除去するため、0.5分以上が好ましく、2分以上がより好ましく、4分以上がさらに好ましい。半導体装置10の製造時間を削減する観点から、プラズマ処理の時間は、120分以下が好ましい。本実施形態において、プラズマ処理の時間は、4分である。
プラズマ工程(工程P140)後、製造者は、工程P150において、基板110第2の面((000−1)面)にウェットエッチングを行う。この工程により、基板110の第2の面に凹凸115が形成される。工程P150は、凹凸形成工程とも呼ぶ。
図5は、ウェットエッチング後の状態を示す模式図である。図5から、ウェットエッチングにより、基板110の第2の面(−Z軸方向側の面)に凹凸115が形成されていることが分かる。
本実施形態では、エッチャントとして、TMAH(Tetra-methyl-ammonium hydroxide)を含む溶液を用いるが、水酸化ナトリウム(NaOH)溶液や水酸化カリウム(KOH)溶液、燐酸(HPO)溶液を用いてもよい。
本実施形態における溶液温度は、60℃である。溶液温度を60℃以下とすることにより、半導体装置10を大量に作製する場合、それぞれの基板110の結晶品質に起因する凹凸115のばらつきを吸収できる。また、ウェットエッチング時間は、基板110の凹凸115の高さを好ましい範囲とする観点から、1分以上10分以下とすることが好ましい。本実施形態のエッチング時間は、5分である。
凹凸形成工程(工程P150)後、製造者は、工程P160において、基板110の第2の面(−Z軸方向側の面)を酸溶液により洗浄する。本実施形態では、酸溶液としてフッ酸(HF)溶液を用いるが、希フッ酸(DHF)溶液、バッファードフッ酸(BHF)溶液を用いてもよい。確実に洗浄を行うため、洗浄時間は0.5分以上が好ましい。本実施形態の洗浄時間は0.5分である。
基板110の洗浄をした(工程P160)後、製造者は、工程P170において、基板110の第2の面(−Z軸方向側の面)に金属膜である裏面電極170を形成する。工程P170は、膜形成工程本実施形態では、製造者は、基板110の−Z軸方向側に、(i)オーミック層171としての、チタン層及びアルミニウム層と、(ii)バリアメタル層173としての窒化チタン層と、(iii)ボンディングメタル層175としての銀層と、をこの順に形成する。本実施形態において、裏面電極170の形成は、スパッタ法を用いるが、蒸着法を用いてもよい。
裏面電極170を形成した(工程P170)後、製造者は、工程P180において、熱処理を行なう。工程P180は、熱処理工程とも呼ぶ。熱処理の温度は、350℃以上が好ましく、550℃以下が好ましい。本実施形態における熱処理は、窒素雰囲気において400℃30分行なう。なお、熱処理は窒素(N)と酸素(O)が混合された雰囲気において行なわれてもよい。
これらの工程を経て、半導体装置10が完成する。
基板110の(000−1)面である第2の面には、付着物が付着することがある。付着物のなかにはエッチングを妨げる働きがあるものがある。しかし、本実施形態の半導体装置10製造方法は、エッチングを行う工程である凹凸形成工程(工程P150)の前に、第2の面から付着物を除去するプラズマ工程(工程P140)を備える。このため、凹凸形成工程(工程P150)において、基板110の(000−1)面である第2の面が均一にエッチングされ、この結果として、凹凸115の高さのばらつきが抑制される。この結果として、基板110と裏面電極170との接触抵抗が低減でき、また、基板110と裏面電極170との密着性が向上する。なお、エッチングを妨げる働きがある付着物は、特に、第1の面処理工程(工程P100)において、基板110の(000−1)面である第2の面へ付着することがある。このため、第1の面処理工程(工程P100)後、プラズマ工程(工程P140)を経て、凹凸形成工程(工程P150)を行うことにより、基板110の(000−1)面である第2の面への付着物を除去でき、この結果として、基板110と裏面電極170との接触抵抗が低減でき、また、基板110と裏面電極170との密着性が向上する。
なお、裏面電極170を形成後に、第1の面処理工程(工程P100)を行う場合、第1の面処理工程(工程P100)の中の絶縁層180を形成する工程(工程P115)において、絶縁層を形成する装置内の金属汚染が発生するおそれがある。しかし、本発明の実施形態によれば、第1の面処理工程(工程P100)の後に裏面電極170を形成するため、このようなおそれは生ぜず、好ましい。
また、本実施形態の凹凸形成工程(工程P150)では、エッチャントとしてTMAH溶液を用いる。エッチャントとしてTMAH溶液を用いる場合、エッチャントとして水酸化カリウム(KOH)溶液や燐酸(HPO)溶液を用いる場合と比較して、エッチングは低温で行われる。このため、エッチャントとしてTMAH溶液を用いる場合、水酸化カリウム(KOH)溶液や燐酸(HPO)溶液を用いる場合と比較して、溶液温度の制御が容易であるため、溶液温度に起因する基板110のエッチング速度のばらつきを小さくすることができる。このため、半導体装置10を大量に作製する場合、各基板110の結晶品質に起因する凹凸115のばらつきを吸収できる。この結果、凹凸形成工程(工程P150)後の基板110の凹凸115の高さのばらつきを抑制できる。このため、基板110と裏面電極170との接触抵抗がより低減でき、また、基板110と裏面電極170との密着性がより向上する。
A−3.試験結果
図6は、上記効果を裏付ける評価試験の結果を示す図である。評価試験には、以下の試料を用いた。実施例は、上記製造方法により作製したものである。一方、比較例は、プラズマ工程(工程P140)を行わずに作製したものである。実施例と比較例は、プラズマ工程(工程P140)の実施の有無以外は同じ工程により作製された。
図6は、比較例と実施例とのそれぞれについての、(i)裏面電極を形成した(工程P170)後における基板110の−Z軸方向の面を撮影した写真と、(ii)基板110の−Z軸方向の面における中央付近の断面画像と、(iii)基板110の−Z軸方向の面における周辺付近の断面画像と、を示す。断面画像は、走査型電子顕微鏡(SEM:Scanning Electron Microscope)により取得した。
また、図6において、基板110の−Z軸方向の面における中央付近の断面画像内の凹凸115の高さHAと、基板110の−Z軸方向の面における周辺付近の断面画像内の凹凸115の高さHBとが記載されており、比較例と実施例とのそれぞれにおけるHAとHBとの比(HA:HB)についても記載されている。
図6の(ii)基板110の−Z軸方向の面における中央付近の断面画像と、(iii)基板110の−Z軸方向の面における周辺付近の断面画像とから、以下のことが分かる。つまり、比較例においては、基板110の−Z軸方向の面の中央付近における凹凸115の高さHAと、基板110の−Z軸方向の面の周辺付近の断面画像内の凹凸115の高さHBとが大きく異なる。具体的には、比較例における凹凸115の高さHAは0.14μmであり、凹凸115の高さHBは1.13μmであるため、HAとHBとの比(HA:HB)は約1:8である。一方、実施例においては、基板110の−Z軸方向の面の中央付近における凹凸115の高さHAと、基板110の−Z軸方向の面の周辺付近の断面画像内の凹凸115の高さHBとが略均一である。具体的には、実施例における凹凸115の高さHAは0.88μmであり、凹凸115の高さHBは0.86μmであるため、HAとHBとの比(HA:HB)は約1:1である。
この違いは、図6の(i)裏面電極を形成した(工程P170)後における基板110の−Z軸方向の面を撮影した写真からも分かる。つまり、実施例の写真では、基板110の−Z軸方向の面における中央付近と、基板110の−Z軸方向の面における周辺付近とが同じ色である。しかし、比較例の写真では、基板110の−Z軸方向の面における中央付近と、基板110の−Z軸方向の面における周辺付近とが異なる色である。比較例におけるこの色の差は、基板110の凹凸115の高さの違いに起因すると考えられる。
以上の結果から、プラズマ工程(工程P140)後に、凹凸形成工程(工程P150)を行うことにより、基板110の凹凸115の高さのばらつきが抑制できることが分かる。
なお、比較例の結果から、エッチングを妨げる働きがある付着物が、特に、基板110の−Z軸方向側の面における中央付近に付着しやすいことが推測され、この結果、基板110の−Z軸方向側の面における中央付近の凹凸115の高さが、基板110の−Z軸方向側の面における周辺付近の凹凸115の高さに比べて低くなっているのではないかと考えられる。
また、(i)基板110と裏面電極170との密着性及び基板110と裏面電極170との接触抵抗と、(ii)凹凸115の高さとの関係を示す結果を以下に示す。
図7は、密着性及び接触抵抗と凹凸115の高さとの関係を示す図である。評価試験には、以下の複数の試料を用いた。具体的には、試験者は、まず、上記製造方法で用いた基板を用意し、基板の−Z軸方向の面に対してTMAH溶液によるウェットエッチングを行った。TMAH溶液の温度は、60℃とした。各試料は、それぞれ処理時間が異なる。具体的には、処理時間を、10秒もの試料と、30秒の試料と、1分の試料と、2分の試料と、5分の試料と、30分の試料とを用意した。そして、試験者は、それぞれの試料に対して、基板の−Z軸方向の面にオーミック層としてチタン層とアルミニウム層とをこの順に、形成した。チタン層の膜厚は30nmであり、アルミニウム層の膜厚は300nmである。その後、400℃30分の熱処理を行った。試験者は、伝送長法(TLM:Transfer length method)を用いて、各試料の基板とオーミック層との界面における接触抵抗を測定した。測定のn数は5である。その後、試験者は、試料を劈開し、SEMによる画像を用いて凹凸の高さを測定した。
図7は、縦軸は接触抵抗(Ωcm)を示し、横軸は凹凸の高さ(nm)を示す。図7の結果から、以下のことが分かる。つまり、凹凸の高さを高くするほど、接触抵抗が下がる傾向にあることが分かる。例えば、接触抵抗を5.0×10−5Ωcmとするためには、凹凸の高さを200nm以上とすることが好ましい。しかし、凹凸の高さを500nm以上としても、接触抵抗はそれほど変わらないことが図6から分かる。反対に、凹凸の高さを、裏面電極のバリアメタル層の高さ以上とすると、裏面電極のオーミック層と裏面電極のボンディングメタル層とがバリアメタル層を介さずに接触してしまうおそれがある。この結果、裏面電極と基板との密着性が低下する。このため、凹凸の高さは、バリアメタル層の高さよりも小さくすることが好ましい。本実施形態の半導体装置10では、バリアメタル層173の応力により基板110からバリアメタル層173が剥がれることを抑制するため、基板110と裏面電極170との密着性の観点から、バリアメタル層173の膜厚は、2000nm以下とすることが好ましい。このため、凹凸の高さについても、2000nm以下とすることが好ましい。
以上の結果より、凹凸の高さのばらつきが大きい場合、凹凸の高さのばらつきが小さい場合と比較して、場所により基板の−Z軸方向の面の場所によって、基板と電極との接触抵抗や基板と電極との密着性が異なることが分かる。
B.その他の実施形態
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
上述の実施形態において、III族窒化物として窒化ガリウム(GaN)を用いているが、本発明はこれに限られない。III族窒化物としては、例えば、窒化アルミニウムガリウム(AlGaN)、窒化インジウムガリウム(InGaN)を用いてもよい。
上述の実施形態において、絶縁層の各層を形成する手法は、ALD法やCVD法に限らず、スパッタ法や塗布法などであってもよい。
上述の実施形態において、ショットキー電極190は、主にニッケル(Ni)から形成されるニッケルである。しかし、本発明はこれに限られない。ショットキー電極190としては、半導体層120と接する層から順に、(i)ニッケル(Ni)、パラジウム(Pd)、モリブデン(Mo)、バナジウム(V)、アルミニウム(Al)、チタン(Ti)、白金(Pt)、金(Au)、の少なくとも一つから形成される層と、その上に、(ii)モリブデン(Mo)、タングステン(W)、チタン(Ti)、ハフニウム(Hf)、ジルコニウム(Zr)、クロム(Cr)、ニッケル(Ni)、鉄(Fe)、ニオブ(Nb)、タンタル(Ta)の少なくとも一つから形成される窒化物および/または酸化物層とを備えてもよい。
上述の実施形態において、配線層160は、アルミニウム(Al)を含む層である。しかし、本発明はこれに限られない。配線層160を複数の層としてもよい。配線層160を複数の層とする場合、例えば、ショットキー電極190の上に、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)の少なくとも一つから形成される層を備え、その上に、アルミニウム(Al)や銅(Cu)合金や金(Au)合金から形成される層を備えてもよい。
上述の実施形態において、n型半導体層に含まれるドナーは、ケイ素(Si)に限らず、例えば、ゲルマニウム(Ge)、酸素(O)などであってもよい。
上述の実施形態において、第1の面処理工程(工程P100)が完了した後、プラズマ工程(工程P140)を行う。しかし、本発明はこれに限られない。第1の面処理工程(工程P100)とプラズマ工程(工程P140)との間に、基板110を第2の面から研磨などにより削ることによって、基板110の厚さを薄くする工程を設けてもよい。
10…半導体装置
110…基板
115…凹凸
120…半導体層
121…界面
160…配線層
168…アルミニウム層
170…裏面電極
171…オーミック層
173…バリアメタル層
175…ボンディングメタル層
180…絶縁層
185…開口部
190…ショットキー電極

Claims (8)

  1. III族窒化物の半導体基板の第1の面に処理を行なう第1の面処理工程と、
    前記第1の面処理工程の後、前記第1の面とは異なる面であり、(000−1)面である第2の面に、酸素とオゾンとの少なくとも一つを用いてプラズマ処理を行なうプラズマ工程と、
    前記プラズマ工程の後、ウェットエッチングを行なうことにより、前記第2の面に凹凸を形成する凹凸形成工程であって、前記ウェットエッチングは、TMAHを用いて行なわれ、前記ウェットエッチングの溶液温度は60℃以下である、凹凸形成工程と、
    前記凹凸形成工程の後、前記第2の面に金属膜を形成する膜形成工程と、
    を備え、
    前記凹凸形成工程を経ることにより、前記凹凸の高さを、200nm以上2000nm以下とする、半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法であって、
    前記プラズマ処理の処理時間は、0.5分以上である、半導体装置の製造方法。
  3. 請求項1または請求項に記載の半導体装置の製造方法であって、
    前記プラズマ処理の処理時間は、120分以下である、半導体装置の製造方法。
  4. 請求項1から請求項までのいずれか1項に記載の半導体装置の製造方法であって、
    前記ウェットエッチングの処理時間は、1分以上である、半導体装置の製造方法。
  5. 請求項1から請求項までのいずれか1項に記載の半導体装置の製造方法であって、
    前記ウェットエッチングの処理時間は、10分以下である、半導体装置の製造方法。
  6. 請求項1から請求項までのいずれか1項に記載の半導体装置の製造方法であって、さらに、
    前記膜形成工程の後、熱処理を行う熱処理工程を備える、半導体装置の製造方法。
  7. 請求項に記載の半導体装置の製造方法であって、
    前記熱処理は、350℃以上550℃以下で行われる、半導体装置の製造方法。
  8. 請求項1から請求項までのいずれか1項に記載の半導体装置の製造方法であって、
    前記半導体基板は、窒化ガリウムにより形成されている、半導体装置の製造方法。
JP2015192665A 2015-09-30 2015-09-30 半導体装置の製造方法 Active JP6436036B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015192665A JP6436036B2 (ja) 2015-09-30 2015-09-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015192665A JP6436036B2 (ja) 2015-09-30 2015-09-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017069364A JP2017069364A (ja) 2017-04-06
JP6436036B2 true JP6436036B2 (ja) 2018-12-12

Family

ID=58495186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015192665A Active JP6436036B2 (ja) 2015-09-30 2015-09-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6436036B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6841198B2 (ja) * 2017-09-28 2021-03-10 豊田合成株式会社 発光素子の製造方法
JP2020145316A (ja) * 2019-03-06 2020-09-10 豊田合成株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63222416A (ja) * 1987-03-12 1988-09-16 Fujitsu Ltd エピタキシヤル結晶製造方法
JP2004071657A (ja) * 2002-08-01 2004-03-04 Nec Corp Iii族窒化物半導体素子、iii族窒化物半導体基板およびiii族窒化物半導体素子の製造方法
JP4916434B2 (ja) * 2005-03-16 2012-04-11 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP2007088008A (ja) * 2005-09-20 2007-04-05 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
JP2009158696A (ja) * 2007-12-26 2009-07-16 Sharp Corp 半導体発光素子の製造方法および半導体発光素子
JP5040721B2 (ja) * 2008-02-22 2012-10-03 住友電気工業株式会社 窒化物半導体装置およびその製造方法
JP2012064663A (ja) * 2010-09-14 2012-03-29 Advanced Power Device Research Association 窒化物半導体装置およびその製造方法
JP6160501B2 (ja) * 2014-02-12 2017-07-12 豊田合成株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2017069364A (ja) 2017-04-06

Similar Documents

Publication Publication Date Title
US9559218B2 (en) Semiconductor device and method of manufacturing the same
CN101496236A (zh) 半导体发光元件及其制造方法
JP5292456B2 (ja) Iii族窒化物半導体素子およびその製造方法
JP6436036B2 (ja) 半導体装置の製造方法
JP2014241436A5 (ja)
JP6149786B2 (ja) 半導体装置および半導体装置の製造方法
JP6160501B2 (ja) 半導体装置の製造方法
JP6816685B2 (ja) 半導体装置の製造方法
KR20130093375A (ko) 발광 다이오드의 제조 방법
JPWO2008117718A1 (ja) ショットキーバリアダイオードおよびその製造方法
JP2009200332A (ja) 窒化物半導体装置およびその製造方法
JP6070526B2 (ja) 半導体装置の製造方法
JP2015204331A (ja) 半導体装置、半導体装置の製造方法
JP2019176124A (ja) 半導体装置の製造方法、及び、半導体装置
JP6673125B2 (ja) 半導体装置
JP5786548B2 (ja) 窒化物半導体発光素子を作製する方法
JPWO2019009111A1 (ja) 半導体装置およびその製造方法
JP6439642B2 (ja) Mpsダイオードの製造方法
JP2015204333A (ja) 半導体装置および半導体装置の製造方法
KR101680070B1 (ko) 반도체 구조 제조 방법 및 기판 식각 방법
JP2011146639A (ja) Iii族窒化物系半導体素子
JP6597253B2 (ja) 半導体装置の製造方法
JP2018163933A (ja) 半導体装置の製造方法
WO2012032960A1 (ja) Iii族窒化物半導体発光素子を製造する方法、及びiii族窒化物半導体発光素子
JP2015076577A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181029

R150 Certificate of patent or registration of utility model

Ref document number: 6436036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150