JP6160501B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6160501B2 JP6160501B2 JP2014024228A JP2014024228A JP6160501B2 JP 6160501 B2 JP6160501 B2 JP 6160501B2 JP 2014024228 A JP2014024228 A JP 2014024228A JP 2014024228 A JP2014024228 A JP 2014024228A JP 6160501 B2 JP6160501 B2 JP 6160501B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- layer
- metal layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 136
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- 229910052751 metal Inorganic materials 0.000 claims description 62
- 239000002184 metal Substances 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 40
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 33
- 239000010936 titanium Substances 0.000 claims description 33
- 229910052719 titanium Inorganic materials 0.000 claims description 33
- 229910052782 aluminium Inorganic materials 0.000 claims description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 22
- 238000004544 sputter deposition Methods 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 238000001039 wet etching Methods 0.000 claims description 16
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 13
- 229910002601 GaN Inorganic materials 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 12
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 124
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 125000004429 atom Chemical group 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 238000010894 electron beam technology Methods 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30617—Anisotropic liquid etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Physical Vapour Deposition (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
Description
本発明は、半導体装置の製造方法に関する。
従来、窒化ガリウム（ＧａＮ）基板などの窒化物半導体基板のＮ面において、電極との接触抵抗率を低減する方法として、Ｎ面に二酸化シリコン（ＳｉＯ2）膜を堆積後にこの膜を取り除き、その後、電極を形成する方法が知られている（特許文献１）。
しかし、特許文献１に記載された技術においては、二酸化シリコン膜を取り除く工程と電極形成工程とは、別工程で行なわれるため、この工程間に、接触抵抗が向上する原因と考えられるカーボン（Ｃ）が、Ｎ面表面に吸着する。このため、特許文献１に記載された技術は、接触抵抗率を低減する方法として十分とは言えなかった。また、特許文献１に記載された技術においては、Ｎ面に二酸化シリコン膜を堆積後に、この膜を取り除くという工程が必要となるため、製造コストが嵩むという課題があった。そのほか、従来の半導体装置においては、その小型化や、省資源化、製造の容易化、製造の精確さ、作業性の向上等が望まれていた。
本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することができる。
本発明の第１の形態は、
窒化物半導体基板のＮ面に対して、金属層を形成する工程であって、成膜レートを０．０１ｎｍ／分以上３ｎｍ／分以下に制御してスパッタリングにより金属層を形成する第１の工程と、
前記第１の工程後、熱処理を行なう工程と、を含み、
前記窒化物半導体基板は、主に窒化ガリウムから形成され、
前記第１の工程の金属層は、チタン層と、アルミニウム層とを、この順に備え、
前記熱処理は、４００℃以上５００℃以下で、５分以上３０分以下行なわれ、
前記窒化物半導体基板と前記チタン層との間にオーミック接触が形成され、
前記窒化物半導体基板と前記チタン層との界面において、ＴＬＭ法にて測定した接触抵抗率が５．０×１０ −５ Ωｃｍ ２ 以下である、半導体装置の製造方法である。また、本発明は以下の形態として実現することもできる。
本発明の第１の形態は、
窒化物半導体基板のＮ面に対して、金属層を形成する工程であって、成膜レートを０．０１ｎｍ／分以上３ｎｍ／分以下に制御してスパッタリングにより金属層を形成する第１の工程と、
前記第１の工程後、熱処理を行なう工程と、を含み、
前記窒化物半導体基板は、主に窒化ガリウムから形成され、
前記第１の工程の金属層は、チタン層と、アルミニウム層とを、この順に備え、
前記熱処理は、４００℃以上５００℃以下で、５分以上３０分以下行なわれ、
前記窒化物半導体基板と前記チタン層との間にオーミック接触が形成され、
前記窒化物半導体基板と前記チタン層との界面において、ＴＬＭ法にて測定した接触抵抗率が５．０×１０ −５ Ωｃｍ ２ 以下である、半導体装置の製造方法である。また、本発明は以下の形態として実現することもできる。
（１）本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、窒化物半導体基板のＮ面に対して、金属層を形成する工程であって、成膜レートを４ｎｍ／分以下に制御してスパッタリングにより金属層を形成する第１の工程を含む。この形態の半導体装置の製造方法によれば、半導体基板と金属層との接触抵抗を低減できる。
（２）上記形態の半導体装置の製造方法において、前記第１の工程における成膜レートは０．０１ｎｍ／分以上としてもよい。この形態の半導体装置の製造方法によれば、より生産性を向上できる。
（３）上記形態の半導体装置の製造方法において、前記窒化物半導体基板は、主に窒化ガリウムから形成されるとしてもよい。この形態の半導体装置の製造方法によれば、半導体基板と金属層との接触抵抗をより低減できる。
（４）上記形態の半導体装置の製造方法において、前記第１の工程は、チタンから形成される金属層を形成する工程を含むとしてもよい。この形態の半導体装置の製造方法によれば、半導体基板と金属層との接触抵抗をより低減できる。
（５）上記形態の半導体装置の製造方法において、前記チタンから形成される金属層を形成後、主にアルミニウムから形成される金属層を形成する工程を含むとしてもよい。この形態の半導体装置の製造方法によれば、半導体基板と金属層との接触抵抗をより低減できる。
（６）上記形態の半導体装置の製造方法において、前記第１の工程の前に、前記窒化物半導体基板のＮ面に対してウェットエッチングを行なう工程を含むとしてもよい。この形態の半導体装置の製造方法によれば、半導体基板と金属層との接触抵抗をより低減できる。
（７）上記形態の半導体装置の製造方法において、前記ウェットエッチングは、ＴＭＡＨを含む溶液を用いて行なわれるとしてもよい。この形態の半導体装置の製造方法によれば、半導体基板と金属層との接触抵抗をより低減できる。
（８）上記形態の半導体装置の製造方法において、前記ウェットエッチングは、溶液の温度が６０℃以下で行なわれるとしてもよい。この形態の半導体装置の製造方法によれば、半導体基板と金属層との接触抵抗をより低減できる。
（９）上記形態の半導体装置の製造方法において、前記ウェットエッチングは、１０秒以上行なわれるとしてもよい。この形態の半導体装置の製造方法によれば、ウェットエッチングを１０秒以上行なうことにより、半導体基板と金属層との接触抵抗をより低減できる。
（１０）上記形態の半導体装置の製造方法において、前記ウェットエッチングは、３００秒以下行なわれるとしてもよい。この形態の半導体装置の製造方法によれば、ウェットエッチングを３００秒以下行なうことにより、歩留まりの低下を抑制できる。
（１１）上記形態の半導体装置の製造方法において、金属層の形成後、熱処理を行なう工程を含むとしてもよい。この形態の半導体装置の製造方法によれば、半導体基板と金属層との接触抵抗をより低減できる。
（１２）上記形態の半導体装置の製造方法において、前記熱処理は、３５０℃以上５５０℃以下で行なわれるとしてもよい。この形態の半導体装置の製造方法によれば、半導体基板と金属層との接触抵抗をより低減できる。
（１３）上記形態の半導体装置の製造方法において、前記第１の工程の後、成膜レートを４ｎｍ／分より大に制御してスパッタリングにより金属層を形成する第２の工程を含むとしてもよい。この形態の半導体装置の製造方法によれば、生産性を向上できる。
上述した本発明の各形態の有する複数の構成要素はすべてが必須のものではなく、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、適宜、前記複数の構成要素の一部の構成要素について、その変更、削除、新たな他の構成要素との差し替え、限定内容の一部削除を行うことが可能である。また、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、上述した本発明の一形態に含まれる技術的特徴の一部又は全部を上述した本発明の他の形態に含まれる技術的特徴の一部又は全部と組み合わせて、本発明の独立した一形態とすることも可能である。
本発明は、半導体装置以外の種々の形態で実現することも可能である。例えば、半導体装置、半導体装置を備える電力変換装置等の形態で実現することができる。
本発明によれば、半導体基板と金属層との接触抵抗率を低減できる。
Ａ．第１実施形態：
Ａ１．半導体装置１００の構成：
図１は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。図１には、本実施形態における半導体装置１００の断面の一部を示している。なお、図１は、半導体装置１００の技術的特徴をわかりやすく示すための図であり、各層の厚さを正確に示すものではない。また、図１には、説明を容易にするために、相互に直行するＸＹＺ軸が図示されている。なお、本明細書において、層の厚さとは、Ｘ軸方向の厚みをいう。
Ａ１．半導体装置１００の構成：
図１は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。図１には、本実施形態における半導体装置１００の断面の一部を示している。なお、図１は、半導体装置１００の技術的特徴をわかりやすく示すための図であり、各層の厚さを正確に示すものではない。また、図１には、説明を容易にするために、相互に直行するＸＹＺ軸が図示されている。なお、本明細書において、層の厚さとは、Ｘ軸方向の厚みをいう。
本実施形態における半導体装置１００は、ＳＢＤ（Schottky Barrier Diode）である。半導体装置１００は、半導体層１０と、チタン層２０と、アルミニウム層３０とを備える。
半導体層１０は、主に、窒化物半導体により形成されている。窒化物半導体としては、例えば、窒化アルミニウム、窒化ガリウム、窒化インジウムが挙げられる。半導体層１０には、ドナー不純物として、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などを添加してもよい。本実施形態においては、半導体として、窒化ガリウムを用いた。なお、本明細書において半導体層１０を半導体基板１０とも呼ぶ。また、窒化ガリウム（ＧａＮ）から主に形成されるとは、モル分率において、窒化ガリウム（ＧａＮ）を９０％以上含有することを示す。
窒化ガリウムは、他の半導体と比較して、（ｉ）熱伝導率が大きいため放熱性に優れている点、（ｉｉ）高温においても作動する点、（ｉｉｉ）電子の飽和速度が大きい点、（ｉｖ）絶縁破壊電圧が高い点で好ましい。
チタン層２０は、半導体層１０の一方の面を覆うように形成されている。チタン層２０は、チタンから形成される層である。本実施形態において、チタン層２０の厚さは３０ｎｍとする。
アルミニウム層３０は、チタン層２０に対して半導体層１０とは反対側（−Ｘ軸方向側）に形成されている。アルミニウム層３０は、主に、アルミニウムから形成される層である。本実施形態において、アルミニウム層３０はアルミニウムのみからなる単層であり、その厚さは３００ｎｍである。なお、アルミニウム層は、アルミニウムを９０％以上含有する化合物（合金）であれば良く、その様な化合物であれば、アルミニウムの単層と同等の効果が得られる。化合物（合金）の例としてはＡｌ−ＳｉやＡｌ−Ｃｕなどが挙げられる。
このような形態とすることによって、半導体層１０と金属層（チタン層２０、アルミニウム層３０）との接触は、良好なオーミック接触となる。また、以下に詳述する製造方法により、半導体層１０と金属層（チタン層２０、アルミニウム層３０）との接触抵抗を低減できる。
Ａ２．半導体装置１００の製造方法：
図２は、第１実施形態における半導体装置１００の製造方法を示すフローチャートである。ステップＳ１００では、半導体基板１０を用意する。
図２は、第１実施形態における半導体装置１００の製造方法を示すフローチャートである。ステップＳ１００では、半導体基板１０を用意する。
半導体層１０には、予め処理が施されている。その処理としては、（ｉ）半導体基板１０への凹凸形状の形成、（ｉｉ）ソース電極の形成、（ｉｉｉ）絶縁膜の形成、（ｉｖ）ドライエッチング、（ｖ）ドレイン電極の形成、（ｖｉ）ゲート電極の形成、および（ｖｉｉ）熱処理を含む。
ステップＳ１０５では、半導体基板１０のＮ面に対して、ウェットエッチングを行なう。
ここで、「Ｎ面」について、説明する。半導体基板１０の面のうち、各種半導体層のエピタキシャル成長が行なわれる面は、ガリウム（Ｇａ）原子が層状に配列している。この面は、表面（Top surface）と呼ばれ、Ｇａ面または＋Ｃ極性面とも呼ばれる。一方、この面の反対側の面として、窒素原子が層状に配列した窒素面がある。この面は、裏面と呼ばれ、Ｎ面や−Ｃ極性面とも呼ばれる。Ｎ面は、半導体基板１０を裏面側から研磨し、基板厚さを任意の厚さに減じた場合でも、常に半導体基板１０の裏面に現れる性質がある。なお、窒化ガリウム基板のガリウム原子が一部のサイトにおいてアルミニウム（Ａｌ）原子やインジウム（Ｉｎ）原子と置換している窒化物半導体基板においても、裏面はＮ面となる。
窒化ガリウム基板などの窒化物半導体基板のＮ面は、その表面にカーボン（Ｃ）を吸着しやすく、Ｎ面に金属層を形成した後においても、Ｎ面と金属層との界面には、カーボンが安定に存在しつづけると考えられている。また、このカーボンは、Ｎ面と金属層との界面における電気的障壁として機能すると考えられている。
ステップＳ１０５で行なわれるウェットエッチングは、ＴＭＡＨ（Tetra-methyl-ammonium hydroxide）を含む溶液を用いて行なわれる。ウェットエッチングは、溶液の温度が６０℃以下で、１０秒以上３００秒以下行なう。このようにすることにより、半導体基板と金属層との接触抵抗をより低減できる。
次に、ステップＳ１１０では、半導体基板１０のＮ面（―Ｘ軸方向側の面）にチタン層２０を形成する。チタン層２０の形成はスパッタリングにより行う。具体的には、まず、非酸素雰囲気のチャンバー内にアルゴンを導入した後、半導体層１０を設置する。次に、プラズマ化させたアルゴン（Ａｒ）の原子核を、ターゲットに当てる。ターゲットはチタンを放出するターゲットを用いる。その後、アルゴンの原子核があたった部分のターゲット原子が飛び、半導体基板１０のＮ面に付着する。スパッタリングを用いることにより、予め加工処理が施されている面とは反対側（−Ｘ方向側）の面であるＮ面全体を、短時間で均一に成膜することができる。なお、「非酸素雰囲気」とは、酸素の分圧が、大気における酸素の分圧の１％未満である雰囲気をいう。また、スパッタリング時のＲＦ（Radio Frequency）パワーなどの条件は使用する機器により異なるため、適宜最適な条件に設定する。以下、各層のスパッタリング時も同様とする。
この工程では、成膜レートを４ｎｍ／分以下に制御してスパッタリングにより金属層を形成する。成膜レートを４ｎｍ／分以下に制御してスパッタリングにより金属層を形成する工程を、第１の工程とも呼ぶ。「成膜レート」とは、単位時間あたりの金属層の積層厚みをいう。成膜レートは、スパッタリングの印加電力を調整することにより制御できる。具体的には、印加電力を上げることにより成膜レートは早くなり、印加電力を下げることにより成膜レートは遅くなる。
スパッタリングの成膜レートを４ｎｍ／分以下にすることにより、半導体基板１０のＮ面と金属層との接触抵抗率を低減できる。このメカニズムとしては、金属原子が比較的緩やかに半導体基板１０のＮ面に衝突することにより、金属原子の衝突による半導体基板１０のＮ面へのダメージを低減でき、かつ、Ｎ面に存在するＣを弾き飛ばしながら金属層が形成されるため、半導体基板１０のＮ面と金属層との接触抵抗率を低減できると考えられる。なお、第１の工程における成膜レートは、０．０１ｎｍ／分以上とすることが好ましい。このようにすることにより、生産性を向上できる。
ステップＳ１２０では、チタン層２０の表面（−Ｘ軸方向側の面）にアルミニウム層３０を形成する。アルミニウム層３０の形成は、スパッタリングにより行なう。ターゲットは、アルミニウムを放出するターゲットを用い、スパッタリングは非酸素雰囲気において行なわれる。
ステップＳ１３０では、熱処理を行う。本実施形態における熱処理とは、半導体層１０と金属層（チタン層２０とアルミニウム層３０）との接触抵抗を低減するための熱処理をいう。本実施形態において、熱処理は４００℃で３０分間行う。熱処理の温度は、３５０℃以上５５０℃以下が好ましい。この範囲とすることにより、半導体基板１０のＮ面と金属層との接触抵抗率をより低減できる。以上の処理により、本実施形態における半導体装置１００が製造される。
この形態の半導体装置の製造方法によれば、半導体層１０と金属層であるチタン層２０との接触抵抗を低減できる。また、チタン層２０を積層する工程（ステップＳ１１０）からアルミニウム層３０を積層する工程までの工程（ステップＳ１２０）は、いずれも非酸素雰囲気において行われる。このため、積層する金属の酸化を防止できる。
Ｂ．性能評価：
図３は、異なる成膜条件で製造した半導体装置の、接触抵抗率と熱処理時間とを示す図である。本評価は、試作例１から試作例５を作製した上で、異なる熱処理時間における接触抵抗率（Ωｃｍ2）を測定した。試作例は、半導体基板のＮ面にチタン層を３０ｎｍ積層し、その上にアルミニウム層を３００ｎｍ積層し、その後、熱処理を行なって作製した。半導体基板は窒化ガリウム基板を用いた。接触抵抗率は、熱処理後の窒化ガリウム基板のＮ面と金属層との界面の接触抵抗率を示す。
図３は、異なる成膜条件で製造した半導体装置の、接触抵抗率と熱処理時間とを示す図である。本評価は、試作例１から試作例５を作製した上で、異なる熱処理時間における接触抵抗率（Ωｃｍ2）を測定した。試作例は、半導体基板のＮ面にチタン層を３０ｎｍ積層し、その上にアルミニウム層を３００ｎｍ積層し、その後、熱処理を行なって作製した。半導体基板は窒化ガリウム基板を用いた。接触抵抗率は、熱処理後の窒化ガリウム基板のＮ面と金属層との界面の接触抵抗率を示す。
試作例１から試作例４においては、成膜方法としてスパッタリング蒸着法を用い、試作例５は、ＥＢ（Electron Beam）蒸着法を用いた。以下に試作例１から試作例４の成膜レートを示す。
試作例１：成膜レート：１１ｎｍ／分
試作例２：成膜レート：６ｎｍ／分
試作例３：成膜レート：３ｎｍ／分
試作例４：成膜レート：０．８ｎｍ／分
試作例２：成膜レート：６ｎｍ／分
試作例３：成膜レート：３ｎｍ／分
試作例４：成膜レート：０．８ｎｍ／分
接触抵抗率は、ＴＬＭ（Transfer Contact Method）法を用いて測定した。図３の縦軸である接触抵抗率は、窒化ガリウム基板のＮ面と金属層との界面の接触抵抗率を示す。図３の横軸は、金属層形成後の熱処理時間を示す。熱処理温度は、４００℃であり、ｎ数は、１０である。
図３の結果から、ＥＢ蒸着により金属層を成膜した試作例５と比較し、チタン層の成膜レートを４ｎｍ／分以下に制御した試作例３及び４は、接触抵抗率が低いことがわかる。例えば、熱処理時間が１５分の試作例を比較した場合、試作例３及び４の接触抵抗率は、５．０×１０-5Ωｃｍ2以下となるが、試作例５は、５．０×１０-5Ωｃｍ2より大きい値である。なお、試作例１及び２は、チタン層の成膜レートが４ｎｍ／分より大であるため、金属原子の衝突する速度が大きく、Ｎ面に金属原子の衝突によるダメージ層の影響が大きいと考えられる。このため、ＥＢ蒸着により成膜した試作例５と比較して、試作例１及び２の接触抵抗率の値が高くなったと考えられる。
以上の結果から、窒化物半導体基板のＮ面に対して、金属層を形成する際に、成膜レートを４ｎｍ／分以下に制御してスパッタリングにより金属層を形成することにより、接触抵抗を低減できることがわかる。
Ｃ．変形例：
この発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の形態において実施することが可能であり、例えば次のような変形も可能である。
この発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の形態において実施することが可能であり、例えば次のような変形も可能である。
Ｃ１．変形例１：
本実施形態において、ステップＳ１００において半導体層１０は予め用意されている。しかし、本発明はこれに限られない。つまり、ステップＳ１１０の直前に半導体基板１０を形成してもよい。具体的には、有機金属気相成長法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）により、半導体層１０を形成することができる。
本実施形態において、ステップＳ１００において半導体層１０は予め用意されている。しかし、本発明はこれに限られない。つまり、ステップＳ１１０の直前に半導体基板１０を形成してもよい。具体的には、有機金属気相成長法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）により、半導体層１０を形成することができる。
Ｃ２．変形例２：
本実施形態において、全ての金属層の形成方法はスパッタリング蒸着法により行う。しかし、本発明はこれに限られない。第１の工程の後に、例えば、電子ビーム（ＥＢ）蒸着法や抵抗加熱蒸着法などの他の蒸着法や、化学気相法を用いて金属層を形成してもよい。
本実施形態において、全ての金属層の形成方法はスパッタリング蒸着法により行う。しかし、本発明はこれに限られない。第１の工程の後に、例えば、電子ビーム（ＥＢ）蒸着法や抵抗加熱蒸着法などの他の蒸着法や、化学気相法を用いて金属層を形成してもよい。
Ｃ３．変形例３：
本実施形態の第1の工程において、チタンの層が形成される。しかし、本発明はこれに限られず、例えば、バナジウム（Ｖ）の層を形成してもよい。また、半導体層１０にはチタン層２０とアルミニウム層３０が積層されるが、半導体装置１００は、これらの金属層の上に、金（Ａｕ）／ニッケル（Ｎｉ）や銅（Ｃｕ）／窒化チタン（ＴｉＮ）などを積層した多層構造としてもよい。
本実施形態の第1の工程において、チタンの層が形成される。しかし、本発明はこれに限られず、例えば、バナジウム（Ｖ）の層を形成してもよい。また、半導体層１０にはチタン層２０とアルミニウム層３０が積層されるが、半導体装置１００は、これらの金属層の上に、金（Ａｕ）／ニッケル（Ｎｉ）や銅（Ｃｕ）／窒化チタン（ＴｉＮ）などを積層した多層構造としてもよい。
Ｃ４．変形例４：
本実施形態において、熱処理は４００℃３０分行っている。しかし、本発明はこれに限らない。熱処理を行う場合、半導体と電極との接触がオーミック接触となる温度および時間であればよく、例えば、４５０℃３０分、５００℃５分としてもよい。
本実施形態において、熱処理は４００℃３０分行っている。しかし、本発明はこれに限らない。熱処理を行う場合、半導体と電極との接触がオーミック接触となる温度および時間であればよく、例えば、４５０℃３０分、５００℃５分としてもよい。
Ｃ５．変形例５：
本実施形態において、半導体装置はＳＢＤとしている。しかし、本発明はこれに限らない。半導体装置としては、例えば、ＦＥＴ（Field Effect Transistor）、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＰＩＮ（p-intrinsic-n）ダイオードとしてもよい。
本実施形態において、半導体装置はＳＢＤとしている。しかし、本発明はこれに限らない。半導体装置としては、例えば、ＦＥＴ（Field Effect Transistor）、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＰＩＮ（p-intrinsic-n）ダイオードとしてもよい。
Ｃ６．変形例６：
本実施形態において、ステップＳ１１０では、成膜レート４ｎｍ／分以下に制御してスパッタリングにより金属層を形成する。しかし、本発明はこれに限られない。成膜レートを４ｎｍ／分以下に制御してスパッタリングにより金属層を形成する工程（第１の工程）の後、成膜レートを４ｎｍ／分より大に制御してスパッタリングにより金属層を形成してもよい。ここで、成膜レートを４ｎｍ／分より大に制御してスパッタリングにより金属層を形成する工程を、第２の工程とも呼ぶ。第２の工程において、成膜レートを４ｎｍ／分より大に制御することにより、生産性を向上できる。
本実施形態において、ステップＳ１１０では、成膜レート４ｎｍ／分以下に制御してスパッタリングにより金属層を形成する。しかし、本発明はこれに限られない。成膜レートを４ｎｍ／分以下に制御してスパッタリングにより金属層を形成する工程（第１の工程）の後、成膜レートを４ｎｍ／分より大に制御してスパッタリングにより金属層を形成してもよい。ここで、成膜レートを４ｎｍ／分より大に制御してスパッタリングにより金属層を形成する工程を、第２の工程とも呼ぶ。第２の工程において、成膜レートを４ｎｍ／分より大に制御することにより、生産性を向上できる。
また、第１の工程において形成される金属層の膜厚は、好ましくは３ｎｍ以上であり、より好ましくは５ｎｍ以上であり、さらに好ましくは１０ｎｍ以上である。このようにすることにより、半導体層１０と金属層（チタン層２０）との接触抵抗を確実に低減できる。
Ｃ７．変形例７：
本実施形態においては、チタン層２０などを積層する面とは反対側の面に予め加工処理が施された半導体基板１０を用いている。しかし、本発明は、これに限られない。チタン層２０などを半導体層１０に形成した後に、チタン層２０などとは反対側の半導体層１０の面に加工処理を施してもよい。
本実施形態においては、チタン層２０などを積層する面とは反対側の面に予め加工処理が施された半導体基板１０を用いている。しかし、本発明は、これに限られない。チタン層２０などを半導体層１０に形成した後に、チタン層２０などとは反対側の半導体層１０の面に加工処理を施してもよい。
Ｃ８．変形例８：
本実施形態において、半導体基板１０の予め加工処理が施されている面とは反対側（−Ｘ方向側）の面（Ｎ面）全体に各層（２０、３０）を形成している。しかし、本発明はこれに限られない。半導体基板１０のＮ面全体ではなく、面の一部に各層（２０、３０）を形成してもよい。
本実施形態において、半導体基板１０の予め加工処理が施されている面とは反対側（−Ｘ方向側）の面（Ｎ面）全体に各層（２０、３０）を形成している。しかし、本発明はこれに限られない。半導体基板１０のＮ面全体ではなく、面の一部に各層（２０、３０）を形成してもよい。
Ｃ９．変形例９：
本実施形態において、ウェットエッチングは、ＴＭＡＨを含む溶液を用いて行なわれることが好ましい。この理由としては、ＴＭＡＨは、金属イオンを含まないため、窒化ガリウム基板のＮ面表面への金属汚染が発生せず、また、溶液の温度も６０℃以下と比較的低温であるため、制御性、歩留りの観点で優れる点が挙げられる。しかし、本発明は、これに限られない。ウェットエッチングに用いる溶液としては、例えば、水酸化ナトリウム（ＮａＯＨ）や、水酸化カリウム（ＫＯＨ）や、リン酸（Ｈ3ＰＯ4）を含む溶液を用いてもよい。
本実施形態において、ウェットエッチングは、ＴＭＡＨを含む溶液を用いて行なわれることが好ましい。この理由としては、ＴＭＡＨは、金属イオンを含まないため、窒化ガリウム基板のＮ面表面への金属汚染が発生せず、また、溶液の温度も６０℃以下と比較的低温であるため、制御性、歩留りの観点で優れる点が挙げられる。しかし、本発明は、これに限られない。ウェットエッチングに用いる溶液としては、例えば、水酸化ナトリウム（ＮａＯＨ）や、水酸化カリウム（ＫＯＨ）や、リン酸（Ｈ3ＰＯ4）を含む溶液を用いてもよい。
本発明は、上述の実施形態や変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、変形例中の技術的特徴は、上述の課題の一部又は全部を解決するために、あるいは、上述の効果の一部又は全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
１０…半導体層
２０…チタン層
３０…アルミニウム層
１００…半導体装置
２０…チタン層
３０…アルミニウム層
１００…半導体装置
Claims (6)
- 窒化物半導体基板のＮ面に対して、金属層を形成する工程であって、成膜レートを０．０１ｎｍ／分以上３ｎｍ／分以下に制御してスパッタリングにより金属層を形成する第１の工程と、
前記第１の工程後、熱処理を行なう工程と、を含み、
前記窒化物半導体基板は、主に窒化ガリウムから形成され、
前記第１の工程の金属層は、チタン層と、アルミニウム層とを、この順に備え、
前記熱処理は、４００℃以上５００℃以下で、５分以上３０分以下行なわれ、
前記窒化物半導体基板と前記チタン層との間にオーミック接触が形成され、
前記窒化物半導体基板と前記チタン層との界面において、ＴＬＭ法にて測定した接触抵抗率が５．０×１０ −５ Ωｃｍ ２ 以下である、半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法であって、
前記第１の工程の前に、前記窒化物半導体基板のＮ面に対してウェットエッチングを行なう工程を含む、半導体装置の製造方法。 - 請求項２に記載の半導体装置の製造方法であって、
前記ウェットエッチングは、ＴＭＡＨを含む溶液を用いて行なわれる、半導体装置の製造方法。 - 請求項２または請求項３に記載の半導体装置の製造方法であって、
前記ウェットエッチングは、溶液の温度が６０℃以下で行なわれる、半導体装置の製造方法。 - 請求項２から請求項４のいずれか１項に記載の半導体装置の製造方法であって、
前記ウェットエッチングは、１０秒以上３００秒以下行なわれる、半導体装置の製造方法。 - 請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法であって、
前記第１の工程の後、成膜レートを４ｎｍ／分より大に制御してスパッタリングにより他の金属層を形成する第２の工程を含む、半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014024228A JP6160501B2 (ja) | 2014-02-12 | 2014-02-12 | 半導体装置の製造方法 |
| US14/613,194 US9741578B2 (en) | 2014-02-12 | 2015-02-03 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014024228A JP6160501B2 (ja) | 2014-02-12 | 2014-02-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015153810A JP2015153810A (ja) | 2015-08-24 |
| JP6160501B2 true JP6160501B2 (ja) | 2017-07-12 |
Family
ID=53775543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014024228A Active JP6160501B2 (ja) | 2014-02-12 | 2014-02-12 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9741578B2 (ja) |
| JP (1) | JP6160501B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6436036B2 (ja) * | 2015-09-30 | 2018-12-12 | 豊田合成株式会社 | 半導体装置の製造方法 |
| JP6597253B2 (ja) * | 2015-12-08 | 2019-10-30 | 豊田合成株式会社 | 半導体装置の製造方法 |
| JP2018046087A (ja) * | 2016-09-13 | 2018-03-22 | 豊田合成株式会社 | 半導体装置の製造方法 |
| CN111129127A (zh) * | 2019-12-23 | 2020-05-08 | 中山大学 | 一种提高N极性面GaN欧姆接触热稳定性及可靠性的结构及其方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136018A (ja) | 1985-12-09 | 1987-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3773282B2 (ja) | 1995-03-27 | 2006-05-10 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の電極形成方法 |
| JP2967743B2 (ja) | 1997-01-14 | 1999-10-25 | 日本電気株式会社 | ｎ型窒化ガリウム系半導体のコンタクト電極及びその形成方法 |
| JP3920910B2 (ja) * | 2002-03-26 | 2007-05-30 | 三洋電機株式会社 | 窒化物系半導体素子およびその製造方法 |
| JP2004071657A (ja) | 2002-08-01 | 2004-03-04 | Nec Corp | Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体素子の製造方法 |
| US7430269B2 (en) | 2003-10-14 | 2008-09-30 | Koninklijke Philips Electronics N.V. | Iterative data reconstruction |
| US7695805B2 (en) * | 2004-11-30 | 2010-04-13 | Tdk Corporation | Transparent conductor |
| WO2006123580A1 (ja) | 2005-05-19 | 2006-11-23 | Matsushita Electric Industrial Co., Ltd. | 窒化物半導体装置及びその製造方法 |
| US7606276B2 (en) | 2005-05-19 | 2009-10-20 | Panasonic Corporation | Nitride semiconductor device and method for fabricating the same |
| JP2007324549A (ja) | 2006-06-05 | 2007-12-13 | Toyota Central Res & Dev Lab Inc | 半導体結晶の転位検出方法 |
| US7754514B2 (en) * | 2006-08-22 | 2010-07-13 | Toyoda Gosei Co., Ltd. | Method of making a light emitting element |
| US7668218B2 (en) * | 2007-02-20 | 2010-02-23 | Nichia Corporation | Nitride semiconductor laser element |
| JP5040721B2 (ja) | 2008-02-22 | 2012-10-03 | 住友電気工業株式会社 | 窒化物半導体装置およびその製造方法 |
| JP2010225767A (ja) | 2009-03-23 | 2010-10-07 | Panasonic Corp | 窒化物半導体発光素子およびその製造方法 |
| KR101082788B1 (ko) * | 2009-10-16 | 2011-11-14 | 한국산업기술대학교산학협력단 | 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법 |
| KR101233768B1 (ko) * | 2010-12-30 | 2013-02-15 | 포항공과대학교 산학협력단 | 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드 |
| TWI422068B (zh) * | 2011-02-18 | 2014-01-01 | Univ Nat Cheng Kung | 粗化方法及具粗化表面之發光二極體製備方法 |
| US20140318592A1 (en) * | 2011-12-21 | 2014-10-30 | The Regents Of The University Of California | Enhancement of thermoelectric properties through polarization engineering |
| JP5292456B2 (ja) | 2011-12-28 | 2013-09-18 | Ｄｏｗａエレクトロニクス株式会社 | Ｉｉｉ族窒化物半導体素子およびその製造方法 |
| CN102916100B (zh) * | 2012-11-08 | 2015-04-08 | 安徽三安光电有限公司 | 发光二极管及其制作方法 |
-
2014
- 2014-02-12 JP JP2014024228A patent/JP6160501B2/ja active Active
-
2015
- 2015-02-03 US US14/613,194 patent/US9741578B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9741578B2 (en) | 2017-08-22 |
| US20150228493A1 (en) | 2015-08-13 |
| JP2015153810A (ja) | 2015-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10580879B2 (en) | Enhancement-mode GaN-based HEMT device on Si substrate and manufacturing method thereof | |
| US20200111876A1 (en) | Algan/gan heterojunction hemt device compatible with si-cmos process and manufacturing method therefor | |
| TWI525827B (zh) | 半導體結構及其形成方法、化合物半導體結構 | |
| JP5688556B2 (ja) | 電界効果トランジスタ | |
| US20160079066A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN104465748B (zh) | 一种GaN基增强型HEMT器件及其制备方法 | |
| KR20080108464A (ko) | 반도체 전계 효과 트랜지스터 및 그 제조 방법 | |
| JP2016031953A (ja) | 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体 | |
| JP6160501B2 (ja) | 半導体装置の製造方法 | |
| CN109037050B (zh) | 基于TiN的GaN基HEMT无金欧姆接触电极的制备方法 | |
| JP2016174140A (ja) | 高電子移動度トランジスタ装置及びその製造方法 | |
| CN210897292U (zh) | 氮化镓外延层及半导体器件 | |
| JP6171250B2 (ja) | 半導体装置 | |
| KR20130093375A (ko) | 발광 다이오드의 제조 방법 | |
| CN104393045B (zh) | 一种新型GaN基增强型HEMT器件及其制备方法 | |
| JP6040904B2 (ja) | 半導体装置およびその製造方法 | |
| RU2696825C1 (ru) | Способ изготовления омического контакта к AlGaN/GaN | |
| CN107170800A (zh) | 一种复合钝化层栅场板GaN HEMT元胞结构及器件 | |
| CN113628962B (zh) | Ⅲ族氮化物增强型hemt器件及其制造方法 | |
| CN112018177A (zh) | 全垂直型Si基GaN UMOSFET功率器件及其制备方法 | |
| JP2012064663A (ja) | 窒化物半導体装置およびその製造方法 | |
| JP6436036B2 (ja) | 半導体装置の製造方法 | |
| JP2015133424A (ja) | 電子部品の製造方法 | |
| JP2014045049A (ja) | 半導体装置の製造方法およびエッチング方法 | |
| JP2010087376A (ja) | 半導体積層体を含む半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170529 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6160501 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |