JP6597253B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6597253B2
JP6597253B2 JP2015239161A JP2015239161A JP6597253B2 JP 6597253 B2 JP6597253 B2 JP 6597253B2 JP 2015239161 A JP2015239161 A JP 2015239161A JP 2015239161 A JP2015239161 A JP 2015239161A JP 6597253 B2 JP6597253 B2 JP 6597253B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
manufacturing
electrode layer
gallium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015239161A
Other languages
English (en)
Other versions
JP2017107930A (ja
Inventor
倫章 村上
成明 田中
徹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2015239161A priority Critical patent/JP6597253B2/ja
Publication of JP2017107930A publication Critical patent/JP2017107930A/ja
Application granted granted Critical
Publication of JP6597253B2 publication Critical patent/JP6597253B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置の製造方法に関する。
半導体装置として、窒化ガリウム(GaN)から主に形成される窒化ガリウム層と、GaN基板のN面と接する電極層と、を備える半導体基板が知られている(例えば、特許文献1)。特許文献1には、窒化ガリウム層と、窒化ガリウム層のN面と接する電極層との接触抵抗を改善する方法として、窒化ガリウム層のN面に酸化ケイ素(SiO)膜を形成した後、フッ酸によりこの絶縁層を全て除去する方法が開示されている。特許文献1には、さらに、窒化ガリウム層と、窒化ガリウム層のN面と接する電極層との接触抵抗を改善する方法として、フッ酸によりこの絶縁層を全て除去した後に、水酸化カリウム(KOH)や熱リン酸(HPO)によるウェットエッチングを行う方法が開示されている。
特許第4916434号
しかし、水酸化カリウム(KOH)や熱リン酸(HPO)によるウェットエッチングを行う場合、窒化ガリウム層のGa面を保護するために、ウェットエッチング前に窒化ガリウム層のGa面に保護膜を別途形成する必要がある。また、この場合、ウェットエッチング後に保護膜を除去する必要がある。このため、従来の製造方法では、煩雑な作業が必要であるという課題があり、製造の容易化が望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
[形態1]本開示の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、窒化ガリウム層と、前記窒化ガリウム層のGa面である表面の一部と接する第1の電極層と、前記第1の電極層と接していない前記表面と前記第1の電極層とを覆う絶縁層と、を備える窒化ガリウム基板を準備する準備工程と、前記窒化ガリウム基板のN面である裏面に、ウェットエッチングを行うエッチング工程と、前記エッチング工程の後に、前記絶縁層を貫通して前記第1の電極層まで達する開口部を形成する開口部形成工程と、前記開口部に第2の電極層を形成する第2の電極層形成工程と、を備える。前記ウェットエッチングは、TMAH(Tetra-methyl-ammonium hydroxide)を用いて行われる。前記第2の電極層形成工程では、前記第2の電極層は、前記開口部を形成する前記第1の電極層から前記絶縁層の表面まで達するように形成される。
(1)本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、窒化ガリウム層と、前記窒化ガリウム層のGa面である表面の一部と接する第1の電極層と、前記第1の電極層と接していない前記表面と前記第1の電極層とを覆う絶縁層と、を備える窒化ガリウム基板を準備する準備工程と、前記窒化ガリウム基板のN面である裏面に、ウェットエッチングを行うエッチング工程と、前記エッチング工程の後に、前記絶縁層を貫通して前記第1の電極層まで達する開口部を形成する開口部形成工程と、前記開口部に第2の電極層を形成する第2の電極層形成工程と、を備える。この形態の半導体装置の製造方法によれば、半導体装置の一部を構成する絶縁層を、ウェットエッチングにおいて窒化ガリウム層の表面を保護する機能を有するマスク(保護層)として利用することができる。この結果として、半導体装置の製造の容易化を図ることができる。
(2)上述の製造方法において、前記絶縁層は、前記窒化ガリウム層と接する層から順に、酸化アルミニウムから形成される層と、酸化ケイ素から形成される層と、を備えてもよい。この形態の半導体装置の製造方法によれば、酸化アルミニウムから形成される層は、窒化ガリウム層と密着性が高いため、これらの層の密着性を向上させることができる。また、この形態の半導体装置の製造方法によれば、酸化ケイ素から形成される層が酸化アルミニウムから形成される層を覆うため、エッチング工程において絶縁層が削れることを抑制できる。
(3)上述の製造方法において、前記絶縁層の厚みは、2nm以上としてもよい。この形態の半導体装置の製造方法によれば、ウェットエッチングにおいて、窒化ガリウム層の表面をより確実に保護することができる。
(4)上述の製造方法において、前記絶縁層は、酸化ケイ素から形成され、前記絶縁層の厚みは、5nm以上としてもよい。この形態の半導体装置の製造方法によれば、ウェットエッチングにおいて、窒化ガリウム層の表面をより確実に保護することができる。
(5)上述の製造方法において、前記ウェットエッチングは、TMAH(Tetra-methyl-ammonium hydroxide)を用いて行われてもよい。この形態の半導体装置の製造方法によれば、TMAHはエッチング速度が遅いため、窒化ガリウム層の結晶品質に起因する凹凸の高さのばらつきを抑制できる。
(6)上述の製造方法において、前記第2の電極層形成工程では、前記第2の電極層は、前記開口部を形成する前記第1の電極層から前記絶縁層の表面まで達するように形成されてもよい。この形態の半導体装置の製造方法によれば、フィールドプレート構造を有する半導体装置を製造することができる。
(7)上述の製造方法において、エッチング工程の後、かつ、前記開口部形成工程の前において、前記窒化ガリウム基板の裏面に裏面電極層を形成する裏面電極層形成工程を備えてもよい。この形態の半導体装置の製造方法によれば、開口部形成工程において窒化ガリウム基板の裏面に不純物が付着することを抑制できる。この結果として、開口部形成工程後に裏面電極層形成工程を行う場合と比較して、窒化ガリウム基板と裏面電極層との接触抵抗が上昇することを抑制できる。
(8)上述の製造方法において、前記絶縁層は、酸化ケイ素、酸化アルミニウム、酸化ジルコニウム、酸窒化ジルコニウム、窒化ケイ素、および酸化ハフニウムからなる群より選ばれた少なくとも一つを含む層を備えてもよい。この形態の半導体装置の製造方法によれば、半導体装置の一部を構成する絶縁層を、ウェットエッチングにおいて窒化ガリウム層の表面を保護する機能を有するマスク(保護層)として利用することができる。この結果として、半導体装置の製造の容易化を図ることができる。
(9)上述の製造方法において、前記開口部形成工程において、前記開口部は、ウェットエッチングにより形成されてもよい。この形態の半導体装置の製造方法によれば、半導体装置の一部を構成する絶縁層を、ウェットエッチングにおいて窒化ガリウム層の表面を保護する機能を有するマスク(保護層)として利用することができる。この結果として、半導体装置の製造の容易化を図ることができる。
(10)上述の製造方法において、前記開口部形成工程において、前記開口部は、ドライエッチングにより形成されてもよい。この形態の半導体装置の製造方法によれば、半導体装置の一部を構成する絶縁層を、ウェットエッチングにおいて窒化ガリウム層の表面を保護する機能を有するマスク(保護層)として利用することができる。この結果として、半導体装置の製造の容易化を図ることができる。
(11)上述の製造方法において、前記第1の電極層は、チタン、アルミニウム、ニッケル、パラジウム、およびモリブデンからなる群より選ばれた少なくとも一つを含む層を備えてもよい。この形態の半導体装置の製造方法によれば、半導体装置の一部を構成する絶縁層を、ウェットエッチングにおいて窒化ガリウム層の表面を保護する機能を有するマスク(保護層)として利用することができる。この結果として、半導体装置の製造の容易化を図ることができる。
(12)上述の製造方法において、前記第2の電極層は、チタン、アルミニウム、ニッケル、パラジウム、およびモリブデンからなる群より選ばれた少なくとも一つを含む層を備えてもよい。この形態の半導体装置の製造方法によれば、半導体装置の一部を構成する絶縁層を、ウェットエッチングにおいて窒化ガリウム層の表面を保護する機能を有するマスク(保護層)として利用することができる。この結果として、半導体装置の製造の容易化を図ることができる。
本発明は、半導体装置の製造方法以外の種々の形態で実現することも可能である。例えば、半導体装置や、半導体装置の製造方法により半導体装置を製造する製造装置などの形態で実現することができる。
本願発明の半導体装置の製造方法によれば、半導体装置の一部を構成する絶縁層を、ウェットエッチングにおいて窒化ガリウム層の表面を保護する機能を有するマスク(保護層)として利用することができる。この結果として、半導体装置の製造の容易化を図ることができる。
第1実施形態における半導体装置の構成を模式的に示す断面図。 半導体装置の製造方法を示す工程図。 第1の電極層が形成された状態を示す模式図。 絶縁層が形成された状態を示す模式図。 工程を行った後の状態を示す模式図。 レジストパターンが形成された状態を示す模式図。 エッチングが行われた状態を示す模式図。 開口部が形成された状態を示す模式図。 裏面電極層が形成された状態を示す模式図。 特許文献1の記載から想定される製造方法を説明する図。 特許文献1の記載から想定される製造方法を説明する図。 特許文献1の記載から想定される製造方法を説明する図。 特許文献1の記載から想定される製造方法を説明する図。 特許文献1の記載から想定される製造方法を説明する図。 特許文献1の記載から想定される製造方法を説明する図。 特許文献1の記載から想定される製造方法を説明する図。 特許文献1の記載から想定される製造方法を説明する図。 特許文献1の記載から想定される製造方法を説明する図。
A.第1実施形態
A−1.半導体装置の構成
図1は、第1実施形態における半導体装置10の構成を模式的に示す断面図である。本実施形態では、半導体装置10は、縦型のショットキーバリアダイオードである。図1には、相互に直交するXYZ軸が図示されている。
図1のXYZ軸のうち、X軸は、図1の紙面左から紙面右に向かう軸であり、+X軸方向は、紙面右に向かう方向であり、−X軸方向は、紙面左に向かう方向である。図1のXYZ軸のうち、Y軸は、図1の紙面手前から紙面奥に向かう軸であり、+Y軸方向は、紙面奥に向かう方向であり、−Y軸方向は、紙面手前に向かう方向である。図1のXYZ軸のうち、Z軸は、図1の紙面下から紙面上に向かう軸であり、+Z軸方向は、紙面上に向かう方向であり、−Z軸方向は、紙面下に向かう方向である。
半導体装置10は、窒化ガリウム(GaN)を用いて形成されたGaN系の半導体装置である。半導体装置10は、窒化ガリウム層130と、絶縁層180と、第1の電極層160と、第2の電極層190と、裏面電極層170とを備える。窒化ガリウム層130は、第1の半導体層110と第2の半導体層120とを備える。
半導体装置10の第1の半導体層110は、X軸およびY軸に沿って広がる半導体層である。本実施形態では、第1の半導体層110は、窒化ガリウム(GaN)から主に形成され、ケイ素(Si)をドナーとして含有するn型半導体層である。本明細書において、「主に形成される」とは、モル分率において90%以上含有することを示す。
第1の半導体層110の−Z軸方向の面はN面であり、裏面とも呼ぶ。本実施形態の第1の半導体層110の裏面には、後述するウェットエッチングにより微細な凹凸が形成されている。第1の半導体層110の裏面に凹凸を備えることにより、第1の半導体層110と裏面電極層170との接触抵抗をより低減することができる。
半導体装置10の第2の半導体層120は、X軸およびY軸に沿って広がるn型半導体層である。本実施形態では、第2の半導体層120は、窒化ガリウム(GaN)から主に形成され、ケイ素(Si)をドナーとして含有する。第2の半導体層120は、第1の半導体層110の+Z軸方向側に積層されている。第2の半導体層120の+Z軸方向の面はGa面であり、表面とも呼ぶ。
半導体装置10の第1の電極層160は、導電性を有し、第2の半導体層120にショットキー接合された電極である。第1の電極層160は、第2の半導体層120の表面(+Z軸方向側の面)の一部に形成されている。本実施形態において、第1の電極層160は、第2の半導体層120と接する層から順に、ニッケル(Ni)から形成されるニッケル層と、パラジウム(Pd)から形成されるパラジウム層と、モリブデン(Mo)から形成されるモリブデン層とを備える。実施形態において、ニッケル層の厚みは100nmであり、パラジウム層の厚みは100nmであり、モリブデン層の厚みは20nmである。
半導体装置10の絶縁層180は、電気絶縁性を有し、第1の電極層160と、第1の電極層160に接していない第2の半導体層120の+Z軸方向側の面と、を覆う。絶縁層180は、特に材料に限定されないが、例えば、ケイ素(Si)、アルミニウム(Al)、ジルコニウム(Zr)、ハフニウム(Hf)の少なくとも一つを含む酸化物や窒化物、酸窒化物を挙げることができる。絶縁層180は、単層でもよく、複数の層から形成されていてもよい。
本実施形態において、絶縁層180の厚みは、100nmである。後述するウェットエッチング工程において、第2の半導体層120の表面(+Z軸方向側の面)を保護する観点から、絶縁層180の膜厚は、2nm以上が好ましく、10nm以上がより好ましく、50nm以上がさらに好ましい。一方、絶縁層180の膜厚は、半導体装置10を小型化する観点から、10000nm以下が好ましく、1000nm以下がより好ましく、800nm以下がさらに好ましい。なお、絶縁層180の膜厚を10000nm以下とすることにより、開口部185の表面から底面までの距離が短くなり、フィールドプレート構造による電界集中緩和効果を向上させることができるため、好ましい。本実施形態において、絶縁層180は、第2の半導体層120と接する層から順に、酸化アルミニウム(Al23)から形成される層と、酸化ケイ素(SO)から形成される層とを備える。
絶縁層180には、絶縁層180を貫通する開口部185が形成されている。開口部185は、ウェットエッチングとドライエッチングとの少なくとも一方により形成される。本実施形態では、開口部185は、ウェットエッチングにより形成される。
半導体装置10の第2の電極層190は、パッド電極や引き出し配線用の電極として設けられた電極層である。第2の電極層190は、開口部185により露出する第1の電極層160の上に形成されている。第2の電極層190は、一般に、ショットキー電極層である第1の電極層160よりも抵抗が小さくなるよう、アルミニウム(Al)、金(Au)、銅(Cu)などの比較的抵抗率の低い金属合金を含む。また、第2の電極層190は、一般に、第1の電極層160よりも厚く設けることが多い。
本実施形態において、第2の電極層190は、第1の電極層160と接する層から順に、チタン(Ti)により形成されるチタン層と、窒化チタン(TiN)から形成される窒化チタン層と、チタン(Ti)により形成されるチタン層と、アルミニウムシリコン(AlSi)から形成されるアルミニウムシリコン層とを備える。本実施形態において、第2の電極層190の各層の厚みは、第1の電極層160と接する層から順に、20nm(チタン層の厚み)、200nm(窒化チタン層の厚み)、20nm(チタン層の厚み)、2000nm(アルミニウム層の厚み)である。第2の電極層190および第1の電極層160が、ショットキーバリアダイオードとしての半導体装置10のアノード電極となる。
半導体装置10の裏面電極層170は、第1の半導体層110の−Z軸方向側の面にオーミック接合された電極である。裏面電極層170は、第1の半導体層110と接する層から順に、(i)チタン(Ti)から形成されるチタン層と、(ii)主に、アルミニウム(Al)から形成されるアルミニウム層と、(iii)チタン(Ti)から形成されるチタン層と、(iv)窒化チタン(TiN)から形成される窒化チタン層と、(v)チタン(Ti)から形成されるチタン層と、(vi)銀(Ag)から形成される銀層と、を備える。本実施形態において、裏面電極層170の各層の厚みは、第1の半導体層110と接する層から順に、30nm(チタン層の厚み)、300nm(アルミニウム層の厚み)、10nm(チタン層の厚み)、1000nm(窒化チタン層の厚み)、10nm(チタン層の厚み)、5000nm(銀層の厚み)である。裏面電極層170が、ショットキーバリアダイオードとしての半導体装置10のカソード電極となる。
A−2.半導体装置の製造方法
図2は、半導体装置10の製造方法を示す工程図である。半導体装置10を製造する際には、製造者は、まず、工程P100において、窒化ガリウム基板20を準備する準備工程を行う。本実施形態において、工程P100は、工程P110と、工程P115と、工程P120と、を備える。
まず、製造者は、工程P110において、エピタキシャル成長によって第1の半導体層110の上に第2の半導体層120を形成する。本実施形態では、製造者は、有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)を実現するMOCVD装置を用いたエピタキシャル成長によって、第1の半導体層110上に第2の半導体層120を形成する。
第2の半導体層120を形成した(工程P110)後、製造者は、工程P115において、第2の半導体層120のGa面である表面(+Z軸方向側の面)上に、第2の半導体層120の一部と接する第1の電極層160を形成する。なお、図3に示すように、第1の半導体層110の裏面には、後に詳述する変質層115が存在する。
図3は、第1の電極層160が形成された状態を示す模式図である。本実施形態において、製造者は、第1の電極層160をEB(Electron Beam)蒸着装置を用いてリフトオフ法により形成する。
第1の電極層160を形成した(工程P115)(図2参照)後、製造者は、工程P120において、絶縁層180を形成する。具体的には、絶縁層180が、第1の電極層160と接していない第2の半導体層120の表面と、第1の電極層160の+Z軸方向側の面とに接するように、製造者は絶縁層180を形成する。
図4は、絶縁層180が形成された状態を示す模式図である。本実施形態において、製造者は、化学気相成長(Chemical Vapor Deposition:CVD)法により、絶縁層180を形成する。本実施形態において、製造者は、絶縁層180として、まず、酸化アルミニウム(Al23)から形成される層を形成し、次に、酸化ケイ素(SO)から形成される層を形成する。
以上により、準備工程(工程P100)(図2参照)が完了する。つまり、準備工程(工程P100)により、窒化ガリウム層130と、窒化ガリウム層130のGa面である表面の一部と接する第1の電極層160と、第1の電極層160と接していない窒化ガリウム層130の表面及び第1の電極層160とに接する絶縁層180と、を備える窒化ガリウム基板20が得られる。なお、本実施形態では、窒化ガリウム基板20を作製しているが、予め作製された窒化ガリウム基板20を用いてもよい。
準備工程(工程P100)の後、製造者は、工程P130において、窒化ガリウム基板20のN面である裏面(−Z軸方向の面)に、ウェットエッチングを行う。工程P130を、エッチング工程とも呼ぶ。本実施形態において、エッチャントとして、TMAH(Tetra-methyl-ammonium hydroxide)溶液を用いる。本実施形態において、TMAH溶液の濃度は、22質量%とする。なお、エッチャントとして、水酸化ナトリウム(NaOH)溶液や水酸化カリウム(KOH)溶液、熱燐酸(HPO)溶液を用いてもよい。
エッチング工程(工程P130)を行うことにより、第1の半導体層110の裏面(−Z軸方向側の面)に存在する変質層115を除去することができる。変質層115は、第2の半導体層120の裏面(−Z軸方向側の面)に存在する層である。変質層115は、第1の半導体層110の裏面(−Z軸方向側の面)のコンタクト抵抗が高くなる原因と考えられる層である。窒化物半導体から形成される第1の半導体層110のN面は、炭素(C)を吸着しやすい。また、第1の半導体層110のN面に吸着された炭素(C)はN面において安定に存在し続ける。このため、変質層115は、炭素(C)を含む層であるとが考えられる。また、エッチング工程(工程P130)を行うことにより、第1の半導体層110の裏面(−Z軸方向側の面)に凹凸を形成することができる。
図5は、工程P130を行った後の状態を示す模式図である。本実施形態におけるTMAH溶液の温度は、60℃である。また、ウェットエッチング時間は、第1の半導体層110の凹凸の高さを好ましい範囲とする観点から、1分以上10分以下とすることが好ましい。本実施形態のエッチング時間は、5分である。
エッチング工程(工程P130)(図2参照)後、製造者は、工程P140において、絶縁層180を貫通して第1の電極層160まで達する開口部185を形成する。工程P140を、開口部形成工程とも呼ぶ。本実施形態では、製造者は、まず、絶縁層180の上にポジ型フォトレジストを用いてパターンを形成する。
図6は、レジストパターン140が形成された状態を示す模式図である。レジストパターン140の形成後、製造者は、絶縁層180のエッチングを行う。
図7は、エッチングが行われた状態を示す模式図である。エッチングとしては、ドライエッチングを用いてもよく、ウェットエッチングを用いてもよく、ドライエッチングとウェットエッチングとを組み合わせて用いてもよい。ドライエッチングに使用するガスとしては、例えば、トリフルオロメタン(CHF)が挙げられる。ウェットエッチングに使用する溶液としては、例えば、バッファードフッ酸(BHF)溶液、フッ酸(HF)溶液が挙げられる。本実施形態では、バッファードフッ酸(BHF)溶液を用いたウェットエッチングを行う。エッチングの後、製造者は、レジストパターン140を除去する。本実施形態では、製造者は、フォトレジストをアセトン(CHCOCH)に5分浸すことにより、レジストパターン140を除去する。以上により、エッチング工程(工程P140)が完了する。
図8は、開口部185が形成された状態を示す模式図である。絶縁層180に開口部185を形成した(工程P140)(図2参照)後、製造者は、工程P150において、第1の半導体層110の裏面(−Z軸方向側の面)に金属膜である裏面電極層170を形成する。工程P150を、裏面電極層形成工程とも呼ぶ。
図9は、裏面電極層170が形成された状態を示す模式図である。本実施形態では、製造者は、まず、第1の半導体層110と接する層から順に、(i)チタン層と、(ii)アルミニウム層と、を形成する。その後、製造者は、窒素(N)雰囲気において、450℃で30分間の熱処理を行う。そして、製造者は、(ii)アルミニウム層の上に、(iii)チタン層と、(iv)窒化チタン層と、(v)チタン層と、(vi)銀層と、をこの順に形成する。本実施形態において、裏面電極層170の形成は、スパッタ法を用いるが、蒸着法を用いてもよい。なお、熱処理は窒素(N)と酸素(O)が混合された雰囲気において行なわれてもよい。
裏面電極形成工程(工程P150)の後、製造者は、工程P160において、絶縁層180の開口部185により露出する第1の電極層160の上及び絶縁層180の上に、第2の電極層190を形成する。つまり、製造者は、開口部185を形成する第1の電極層160から絶縁層180の表面まで達するように第2の電極層190を形成する。
本実施形態では、製造者は、第2の電極層190として、第1の電極層160と接する層から順に、チタン層と、窒化チタン層と、チタン層と、アルミニウムシリコン層とを形成する。本実施形態では、製造者は、EB(Electron Beam)蒸着により形成する。なお、EB蒸着に代えて、例えば、抵抗加熱蒸着を用いてもよく、スパッタ法を用いてもよい。
これらの工程を経て、半導体装置10が完成する。
この形態の半導体装置10の製造方法では、エッチング工程(工程P130)の後に、開口部形成工程(工程P140)を経て、第2の電極層190を形成する。
一方、特許文献1(特許第4916434号)に記載の製造方法を用いて、本実施形態の半導体装置10を製造する場合、以下のような工程を経ると考えられる。
図10から図18は、特許文献1の記載から想定される製造方法の各工程における半導体装置の中間体の状態を示す図である。まず、製造者は、第1の半導体層110Aと第2の半導体層120Aとを備える窒化ガリウム層130Aの上に保護膜200Aを形成する(図10参照)。次に、製造者は、第1の半導体層110AのN面である裏面(−Z軸方向の面)にウェットエッチングを行うことにより、変質層115Aを除去する(図11参照)。
次に、製造者は、窒化ガリウム層130Aから保護膜200Aを除去する(図12参照)。そして、窒化ガリウム層130AのN面である裏面に裏面電極層170Aを形成後(図13参照)、製造者は、窒化ガリウム層130AのGa面である表面(+Z軸方向側の面)上に、第1の電極層160Aを形成する(図14参照)。
その後、製造者は、第1の電極層160Aと接していない第2の半導体層120Aの表面と、第1の電極層160Aの+Z軸方向側の面とに接するように、絶縁層180Aを形成する(図15参照)。そして、製造者は、絶縁層180Aの上にレジストパターン140Aの形成後(図16参照)、エッチングを行うことにより、開口部185Aを形成する(図17参照)。
製造者は、レジストパターン140Aを除去後(図18参照)、絶縁層180Aにより露出する第1の電極層160Aの上および絶縁層180Aの上に第2の電極層190を形成することにより、図1と同様の半導体装置10を得る。
以上に説明した従来の製造方法では、ウェットエッチングを行う場合、窒化ガリウム層130AのGa面を保護するために、ウェットエッチング前に窒化ガリウム層130AのGa面に保護膜200Aを別途形成する必要がある。また、この場合、ウェットエッチング後に保護膜200Aを除去する必要がある。
一方、本実施形態の半導体装置10の製造方法によれば、半導体装置10の一部を構成する絶縁層180を、ウェットエッチングにおいて窒化ガリウム層130の表面を保護する機能を有するマスク(保護層)として利用することができる。このため、本実施形態の半導体装置10の製造方法は、保護膜200Aの形成および除去の工程を経ずに、半導体装置10を製造できる。この結果として、半導体装置10の製造の容易化を図ることができ、かつ、製造時間の短縮化を図ることができる。また、本実施形態の半導体装置10の製造方法によれば、保護膜200Aの形成および除去による窒化ガリウム層130のGa面の汚染を防止できる。この結果として、窒化ガリウム層130のGa面の汚染に起因する半導体装置10のリーク電流の発生を防止できる。
また、エッチング工程(工程P130)前において、絶縁層180の表面(+Z軸方向側の面)に不純物が付着した場合においても、エッチング工程(工程P130)によって不純物が取り除かれる。この結果、開口部形成工程(工程P140)において、絶縁層180とレジストパターン140との密着性が向上することにより、開口部185を形成する際のエッチングにおいて、サイドエッチングが抑制され、開口部185の形成精度を向上させることができる。また、絶縁層180と第2の電極層190との密着性についても向上することにより、フィールドプレート構造による電界集中緩和効果を向上させることができる。
また、本実施形態の半導体装置10の製造方法によれば、エッチング工程(工程P130)を行うことにより、第1の半導体層110の裏面(−Z軸方向側の面)に凹凸を形成することができる。この結果、第1の半導体層110と裏面電極層170と接触面積が増加し、第1の半導体層110と裏面電極層170とのコンタクト抵抗を低減できる。
また、本実施形態の半導体装置10の製造方法において、絶縁層180は、窒化ガリウム層130と接する層から順に、酸化アルミニウム(Al)から形成される層と、酸化ケイ素(SiO)から形成される層と、を備える。酸化アルミニウム(Al)から形成される層は、窒化ガリウム層130と密着性が高いため、これらの層の密着性を向上させることができる。また、酸化ケイ素(SiO)から形成される層が酸化アルミニウム(Al)から形成される層を覆うため、エッチング工程(工程P130)において絶縁層180が削れることを抑制できる。
また、本実施形態の半導体装置10の製造方法において、前記ウェットエッチングは、TMAHを用いて行われる。TMAHはエッチング速度が遅いため、窒化ガリウム層130の結晶品質に起因する凹凸の高さのばらつきを抑制できる。
また、第2の電極層形成工程(工程P160)では、第2の電極層190は、開口部185を形成する第1の電極層160から絶縁層180の表面まで達するように形成される。このため、この形態の製造方法によれば、フィールドプレート構造を有する半導体装置を製造することができる。この結果として、絶縁層180と第2の電極層190とが接触する部分の端部における電界を緩和することができる。
B.その他の実施形態
本発明は、上述の実施形態、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
上述の実施形態において、裏面電極形成工程(工程P150)は、開口部形成工程(工程P140)の後、第2の電極層形成工程(工程P160)の前に行われている。しかし、本発明はこれに限られない。裏面電極形成工程(工程P150)は、エッチング工程(工程P130)の後、かつ、開口部形成工程(工程P140)の前において行われてもよい。このようにすることにより、開口部形成工程(工程P140)において窒化ガリウム基板20の裏面に不純物が付着することを抑制できる。この結果として、開口部形成工程後に裏面電極層形成工程を行う場合と比較して、窒化ガリウム基板20と裏面電極層170との接触抵抗が上昇することを抑制できる。
上述の実施形態において、絶縁層180は、窒化ガリウム層130と接する層から順に、酸化アルミニウム(Al)から形成される層と、酸化ケイ素(SiO)から形成される層と、を備える。しかし、本発明はこれに限られない。絶縁層としては、例えば、酸化ケイ素(SiO)、酸化アルミニウム(Al)、酸化ジルコニウム(ZrO)、酸窒化ジルコニウム(ZrON)、窒化ケイ素(SiN)、および酸化ハフニウム(HfO)からなる群より選ばれた少なくとも一つを含む層を備えてもよい。絶縁層が、酸化ケイ素(SiO)から形成される場合、絶縁層の厚みを5nm以上とすることにより、エッチング工程(工程P130)において窒化ガリウム層130の表面をより確実に保護することができる。
上述の実施形態において、絶縁層180を形成する手法として、CVD法を用いる。しかし、本発明はこれに限られない。絶縁層を形成する手法として、ALD(Atomic Layer Deposition)法やスパッタ法や塗布法などであってもよい。
上述の実施形態において、第2の電極層形成工程(工程P160)では、第2の電極層190は、開口部185を形成する第1の電極層160から絶縁層180の表面まで達するように形成される。しかし、本発明はこれに限られない。第2の電極層形成工程(工程P160)では、第2の電極層190は、開口部185を形成する第1の電極層160の表面のみに形成されていてもよい。
上述の実施形態において、第1の電極層160は、第2の半導体層120と接する層から順に、ニッケル(Ni)から形成されるニッケル層と、パラジウム(Pd)から形成されるパラジウム層と、モリブデン(Mo)から形成されるモリブデン層とを備える。しかし、本発明はこれに限られない。第1の電極層160は、例えば、チタン(Ti)、アルミニウム(Al)、ニッケル(Ni)、パラジウム(Pd)、およびモリブデン(Mo)からなる群より選ばれた少なくとも一つを含む層を備えてもよい。
上述の実施形態において、第2の電極層190は、第1の電極層160と接する層から順に、チタン(Ti)により形成されるチタン層と、窒化チタン(TiN)から形成される窒化チタン層と、チタン(Ti)により形成されるチタン層と、アルミニウムシリコン(AlSi)から形成されるアルミニウムシリコン層とを備える。しかし、本発明はこれに限られない。第2の電極層190は、例えば、チタン(Ti)、アルミニウム(Al)、ニッケル(Ni)、パラジウム(Pd)、およびモリブデン(Mo)からなる群より選ばれた少なくとも一つを含む層を備えてもよい。
上述の実施形態において、窒化ガリウム層に含まれるドナーは、ケイ素(Si)に限らず、例えば、ゲルマニウム(Ge)、酸素(O)などであってもよい。
上述の実施形態において、窒化ガリウム層130は、第1の半導体層110と第2の半導体層120との2層を備える。しかし、本発明はこれに限らない。窒化ガリウム層130は、1層でもよく、3層以上でもよい。
10…半導体装置
20…窒化ガリウム基板
110…第1の半導体層
110A…第1の半導体層
115…変質層
115A…変質層
120…第2の半導体層
120A…第2の半導体層
130…窒化ガリウム層
130A…窒化ガリウム層
140…レジストパターン
140A…レジストパターン
160…第1の電極層
160A…第1の電極層
170…裏面電極層
170A…裏面電極層
180…絶縁層
180A…絶縁層
185…開口部
185A…開口部
190…第2の電極層
200A…保護膜

Claims (10)

  1. 窒化ガリウム層と、前記窒化ガリウム層のGa面である表面の一部と接する第1の電極層と、前記第1の電極層と接していない前記表面と前記第1の電極層とを覆う絶縁層と、を備える窒化ガリウム基板を準備する準備工程と、
    前記窒化ガリウム基板のN面である裏面に、ウェットエッチングを行うエッチング工程と、
    前記エッチング工程の後に、前記絶縁層を貫通して前記第1の電極層まで達する開口部を形成する開口部形成工程と、
    前記開口部に第2の電極層を形成する第2の電極層形成工程と、を備え
    前記ウェットエッチングは、TMAH(Tetra-methyl-ammonium hydroxide)を用いて行われ、
    前記第2の電極層形成工程では、前記第2の電極層は、前記開口部を形成する前記第1の電極層から前記絶縁層の表面まで達するように形成される、半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法であって、
    前記絶縁層は、前記窒化ガリウム層と接する層から順に、酸化アルミニウムから形成される層と、酸化ケイ素から形成される層と、を備える、半導体装置の製造方法。
  3. 請求項1または請求項2に記載の半導体装置の製造方法であって、
    前記絶縁層の厚みは、2nm以上である、半導体装置の製造方法。
  4. 請求項1に記載の半導体装置の製造方法であって、
    前記絶縁層は、酸化ケイ素から形成され、
    前記絶縁層の厚みは、5nm以上である、半導体装置の製造方法。
  5. 請求項1から請求項までのいずれか1項に記載の半導体装置の製造方法であって、
    前記エッチング工程の後、かつ、前記開口部形成工程の前において、
    前記窒化ガリウム基板の前記裏面に裏面電極層を形成する裏面電極層形成工程を備える、半導体装置の製造方法。
  6. 請求項1に記載の半導体装置の製造方法であって、
    前記絶縁層は、酸化ケイ素、酸化アルミニウム、酸化ジルコニウム、酸窒化ジルコニウム、窒化ケイ素、および酸化ハフニウムからなる群より選ばれた少なくとも一つを含む層を備える、半導体装置の製造方法。
  7. 請求項1から請求項までのいずれか1項に記載の半導体装置の製造方法であって、
    前記開口部形成工程において、前記開口部は、ウェットエッチングにより形成される、半導体装置の製造方法。
  8. 請求項1から請求項までのいずれか1項に記載の半導体装置の製造方法であって、
    前記開口部形成工程において、前記開口部は、ドライエッチングにより形成される、半導体装置の製造方法。
  9. 請求項1から請求項までのいずれか1項に記載の半導体装置の製造方法であって、
    前記第1の電極層は、チタン、アルミニウム、ニッケル、パラジウム、およびモリブデンからなる群より選ばれた少なくとも一つを含む層を備える、半導体装置の製造方法。
  10. 請求項1から請求項までのいずれか1項に記載の半導体装置の製造方法であって、
    前記第2の電極層は、チタン、アルミニウム、ニッケル、パラジウム、およびモリブデンからなる群より選ばれた少なくとも一つを含む層を備える、半導体装置の製造方法。
JP2015239161A 2015-12-08 2015-12-08 半導体装置の製造方法 Active JP6597253B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015239161A JP6597253B2 (ja) 2015-12-08 2015-12-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015239161A JP6597253B2 (ja) 2015-12-08 2015-12-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017107930A JP2017107930A (ja) 2017-06-15
JP6597253B2 true JP6597253B2 (ja) 2019-10-30

Family

ID=59060918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015239161A Active JP6597253B2 (ja) 2015-12-08 2015-12-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6597253B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55115330A (en) * 1979-02-28 1980-09-05 Nec Corp Manufacturing method of semiconductor device
JP4916434B2 (ja) * 2005-03-16 2012-04-11 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP5061473B2 (ja) * 2006-02-24 2012-10-31 住友電気工業株式会社 窒化物系半導体装置
JP6197427B2 (ja) * 2013-07-17 2017-09-20 豊田合成株式会社 ショットキーバリアダイオード
JP6160501B2 (ja) * 2014-02-12 2017-07-12 豊田合成株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2017107930A (ja) 2017-06-15

Similar Documents

Publication Publication Date Title
TWI527231B (zh) Electronic device, laminated structure and manufacturing method thereof
JP6394545B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP6197427B2 (ja) ショットキーバリアダイオード
WO2013084620A1 (ja) 半導体装置の製造方法
JP6269276B2 (ja) 半導体装置、半導体装置の製造方法
JP6036461B2 (ja) 半導体装置およびその製造方法
JP6149786B2 (ja) 半導体装置および半導体装置の製造方法
JP6179445B2 (ja) 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法
JP6319151B2 (ja) 半導体装置および半導体装置の製造方法
JP6160501B2 (ja) 半導体装置の製造方法
JP6597253B2 (ja) 半導体装置の製造方法
JP6436036B2 (ja) 半導体装置の製造方法
JP6673125B2 (ja) 半導体装置
JP6439642B2 (ja) Mpsダイオードの製造方法
JP6070526B2 (ja) 半導体装置の製造方法
JP6540547B2 (ja) Mpsダイオード
JP2019197751A (ja) 半導体装置およびその製造方法
JP2015204333A (ja) 半導体装置および半導体装置の製造方法
JP6369366B2 (ja) 半導体装置の製造方法
JP6733588B2 (ja) 半導体装置の製造方法
JP6515842B2 (ja) 半導体装置
CN105448694B (zh) 半导体装置及其制造方法
JP2015159138A (ja) 半導体装置およびその製造方法
JP6319141B2 (ja) 半導体装置
JP6344264B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190916

R150 Certificate of patent or registration of utility model

Ref document number: 6597253

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150