JP6369366B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6369366B2
JP6369366B2 JP2015064093A JP2015064093A JP6369366B2 JP 6369366 B2 JP6369366 B2 JP 6369366B2 JP 2015064093 A JP2015064093 A JP 2015064093A JP 2015064093 A JP2015064093 A JP 2015064093A JP 6369366 B2 JP6369366 B2 JP 6369366B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
electrode
molybdenum
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015064093A
Other languages
English (en)
Other versions
JP2016184660A (ja
Inventor
田中　成明
成明 田中
岡　徹
徹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2015064093A priority Critical patent/JP6369366B2/ja
Priority to US15/063,274 priority patent/US9653564B2/en
Publication of JP2016184660A publication Critical patent/JP2016184660A/ja
Application granted granted Critical
Publication of JP6369366B2 publication Critical patent/JP6369366B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Description

本発明は、半導体装置およびその製造方法に関する。
半導体装置（半導体デバイス、半導体素子）を製造する際、半導体装置に形成されている電極がドライエッチングに晒されることがある。ドライエッチングに対する電極の耐性が不十分である場合、ドライエッチングに晒された電極は損傷する。損傷を受けた電極は、所望の電気特性を得られないばかりか、半導体装置から消滅する場合もある。
特許文献１には、ドライエッチングに対する電極の耐性を向上させるために、電極を構成する最表層を、金（Ａｕ）および白金（Ｐｔ）などの貴金属を用いて形成することが開示されている。
特許文献２には、ドライエッチングに対する電極の耐性を向上させるために、電極を構成する最表層を、モリブデンクロム合金（ＭｏＣｒ）を用いて形成することが開示されている。
特許文献３には、ドライエッチングに対する電極の耐性を向上させるために、電極を構成する最表層を、窒化タングステン（ＷＮ）および窒化タンタルなどの金属窒化物を用いて形成することが開示されている。
特開２０１１−２３８８６６号公報 特開２００１−１６６３３６号公報 特開２００１−２４４４３６号公報
特許文献１の技術では、貴金属を用いるため、製造コストが増加するという問題があった。特許文献２の技術では、合金を用いた層を精度よく形成することが困難であるため、製造コストが増加するという問題があった。特許文献３の技術では、金属窒化物を用いた層を精度よく形成することが困難であるため、製造コストが増加するという問題があった。
そのため、ドライエッチングに対する耐性を十分に有する金属層を容易に形成できる技術が望まれていた。そのほか、半導体装置においては、低コスト化、微細化、製造の容易化、省資源化、使い勝手の向上、耐久性の向上などが望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
本発明の一形態は、半導体装置の製造方法であって、
前記半導体装置における半導体層、絶縁膜および電極のうち、少なくとも前記電極の上に、モリブデン（Ｍｏ）から主になるモリブデン層を形成する成膜工程と、
２００℃以上の温度で前記モリブデン層を加熱する熱処理工程と、
前記熱処理工程を行った後、前記モリブデン層が形成された前記半導体装置に対してドライエッチングを施すドライエッチング工程と、を備え、
前記ドライエッチング工程は、
前記熱処理工程を行った後、前記半導体層および前記絶縁膜の少なくとも一方と、前記モリブデン層と、が露出した前記半導体装置に対して、前記モリブデン層を前記電極のマスクとして、前記半導体層と前記絶縁膜の少なくとも一方にドライエッチングを施す工程であり、
前記ドライエッチング後には、前記モリブデン層の一部が露出して残り、前記モリブデン層の一部が前記電極の一部として形成され、前記モリブデン層に覆われていない、前記半導体層および前記絶縁膜の少なくとも一方が除去される工程である、半導体装置の製造方法である。
また、本発明は以下の形態として実現することも可能である。
（１）本発明の一形態によれば、半導体装置の製造方法が提供される。この製造方法は、前記半導体装置における半導体層、絶縁膜および電極の少なくとも１つの上に、モリブデン（Ｍｏ）から主になるモリブデン層を形成する成膜工程と；２００℃以上の温度で前記モリブデン層を加熱する熱処理工程と；前記熱処理工程を行った後、前記モリブデン層が形成された前記半導体装置に対してドライエッチングを施すドライエッチング工程とを備える。この形態によれば、ドライエッチングに対する耐性を十分に有する金属層を、モリブデン層によって容易に形成できる。その結果、半導体装置の製造コストを低減できる。
（２）上記形態の製造方法において、前記熱処理工程は、窒素、アルゴンおよび酸素の少なくとも１つから主に成る雰囲気中、または真空中に置かれた前記モリブデン層を、２００℃以上の温度で加熱する工程であってもよい。この形態によれば、ドライエッチングに対する十分な耐性をモリブデン層に付与できる。
（３）上記形態の製造方法において、前記熱処理工程は、１分以上１０分以下の間、２００℃以上の温度で前記モリブデン層を加熱する工程であってもよい。この形態によれば、ドライエッチングに対する十分な耐性をモリブデン層に付与できる。
（４）上記形態の製造方法において、ドライエッチング工程は、前記熱処理工程を行った後、前記モリブデン層が露出した前記半導体装置に対して、塩素を含有するガスを用いたドライエッチングを施す工程であってもよい。この形態によれば、塩素系のドライエッチングに対する耐性を十分に有する金属層を、モリブデン層によって容易に形成できる。
（５）上記形態の製造方法において、前記成膜工程に先立って前記電極を加熱してもよい。この形態によれば、成膜工程を行った後に電極を加熱する場合と比較して、電極の電気的特性を容易に調整できる。
（６）上記形態の製造方法において、前記成膜工程は、前記電極の上に前記モリブデン層を形成する工程であり、前記熱処理工程は、２００℃以上４５０℃以下の温度で前記モリブデン層を加熱する工程であってもよい。この形態によれば、モリブデン層の下にある電極をドライエッチングによる損傷から保護できる。
（７）上記形態の製造方法において、前記熱処理工程は、７００℃以上の温度で前記モリブデン層を加熱する工程であってもよい。この形態によれば、ドライエッチングに対するモリブデン層の耐性をいっそう向上させることができる。
（８）上記形態の製造方法において、ドライエッチング工程は、前記熱処理工程を行った後、前記半導体層および前記絶縁膜の少なくとも一方と前記モリブデン層とが露出した前記半導体装置に対して、ドライエッチングを施す工程であってもよい。この形態によれば、モリブデン層の下にある半導体層および絶縁膜をドライエッチングによる損傷から保護できる。
（９）上記形態の製造方法において、前記モリブデン層を前記電極の一部として形成してもよい。この形態によれば、ドライエッチングに対する電極の耐性を向上させることができる。
（１０）上記形態の製造方法において、窒化ガリウム（ＧａＮ）から主に成る前記半導体層を形成してもよい。この形態によれば、窒化ガリウム系半導体装置の製造コストを低減できる。
本発明は、半導体装置の製造方法以外の種々の形態で実現することも可能であり、例えば、上記形態の製造方法を用いて製造された半導体装置、その半導体装置を備える電力変換装置、上記形態の製造方法を実施する製造装置などの形態で実現できる。
本願発明によれば、ドライエッチングに対する耐性を十分に有する金属層を、モリブデン層によって容易に形成できる。その結果、半導体装置の製造コストを低減できる。
第１実施形態における半導体装置の構成を模式的に示す断面図である。 第１実施形態における半導体装置の製造方法を示す工程図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。 モリブデン層の熱処理温度とエッチングレートの関係を評価した結果を示すグラフである。 モリブデン層の熱処理温度と熱処理前後のエッチングレートの比との関係を示すグラフである。 第２実施形態における半導体装置の構成を模式的に示す断面図である。 第２実施形態における半導体装置の製造方法を示す工程図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。 モリブデン層が積層された電極の接触抵抗を評価した結果を示すグラフである。 モリブデン層が積層された電極の接触抵抗を評価した結果を示すグラフである。 第３実施形態における半導体装置の構成を模式的に示す断面図である。 第４実施形態における半導体装置の構成を模式的に示す断面図である。 第４実施形態における半導体装置の製造方法を示す工程図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。 第５実施形態における半導体装置の構成を模式的に示す断面図である。 第６実施形態における半導体装置の構成を模式的に示す断面図である。 第６実施形態における半導体装置の製造方法を示す工程図である。 半導体装置を製造する様子を示す説明図である。 半導体装置を製造する様子を示す説明図である。
Ａ．第１実施形態
Ａ−１．半導体装置の構成
図１は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸である。＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸である。＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸である。＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。図１のＸＹＺ軸は、他の図のＸＹＺ軸に対応する。
半導体装置１００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１００は、縦型ショットキーバリアダイオードである。本実施形態では、半導体装置１００は、電力制御に用いられ、パワーデバイスとも呼ばれる。半導体装置１００は、基板１１０と、半導体層１１２と、ショットキー電極１５０と、モリブデン層１６０と、絶縁膜１７０と、配線電極１８０と、裏面電極１９０とを備える。
半導体装置１００の基板１１０は、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体である。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に成る。本明細書の説明において、「窒化ガリウム（ＧａＮ）から主に成る」とは、モル分率において窒化ガリウム（ＧａＮ）を９０％以上含有することを意味する。本実施形態では、基板１１０は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。本実施形態では、基板１１０に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０１８ｃｍ−３である。
半導体装置１００の半導体層１１２は、基板１１０の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がるｎ型半導体層である。本実施形態では、半導体層１１２は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、半導体層１１２は、ケイ素（Ｓｉ）をドナー元素として含有する。本実施形態では、半導体層１１２に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０１６ｃｍ−３である。本実施形態では、半導体層１１２は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によって形成された半導体層である。
半導体層１１２は、メサ構造１１２ｍと、周囲面１１２ｐとを形成する。半導体層１１２のメサ構造１１２ｍは、上面１１２ｕと側面１１２ｓとを有する台地状を成す。本実施形態では、メサ構造１１２ｍは、周囲面１１２ｐより＋Ｚ軸方向に突出した構造である。半導体層１１２の周囲面１１２ｐは、メサ構造１１２ｍの周囲に広がる表面である。本実施形態では、メサ構造１１２ｍおよび周囲面１１２ｐは、ドライエッチングによって形成された構造である。本実施形態では、半導体層１１２の厚み（Ｚ軸方向の長さ）は、メサ構造１１２ｍの部分において約１０μｍ（マイクロメートル）である。
ショットキー電極１５０の端部における電界集中を抑制する観点から、メサ構造１１２ｍの高さＨｍは、絶縁膜１７０の厚みより高いことが好ましい。加工性を確保する観点から、メサ構造１１２ｍの高さＨｍは、５μｍ以下であることが好ましい。ショットキー電極１５０の端部における電界集中を抑制する観点から、周囲面１１２ｐに対する側面１１２ｓの角度Ａｍは、１０°以上９０°以下であることが好ましい。
半導体装置１００のショットキー電極１５０は、導電性材料から成り、半導体層１１２の上面１１２ｕにショットキー接合されたアノード電極である。ショットキー電極１５０の端部における電界集中を抑制する観点から、ショットキー電極１５０の端部と上面１１２ｕの端部との間の距離は、２μｍ以下であることが好ましい。
本実施形態では、ショットキー電極１５０は、ニッケル（Ｎｉ）から主に成る。本実施形態では、ショットキー電極１５０の厚さ（Ｚ軸方向の長さ）は、約１００ｎｍ（ナノメートル）である。本実施形態では、ショットキー電極１５０は、電子ビーム蒸着法によって形成された金属層である。
半導体装置１００のモリブデン層１６０は、モリブデン（Ｍｏ）から主に成り、２００℃以上の温度で熱処理された金属層である。本実施形態では、モリブデン層１６０は、ショットキー電極１５０の上に形成されている。本実施形態では、モリブデン層１６０は、電子ビーム蒸着法によって形成された金属層である。本実施形態では、モリブデン層１６０は、４００℃の温度で熱処理された金属層である。
半導体装置１００の絶縁膜１７０は、電気絶縁性を有し、周囲面１１２ｐから側面１１２ｓを通じてモリブデン層１６０の上にわたって形成された膜である。本実施形態では、絶縁膜１７０は、原子層堆積法（ＡＬＤ：Atomic Layer Deposition）による厚さ約１００ｎｍの酸化アルミニウム（Ａｌ２Ｏ３）から主に成る層に、プラズマ化学気相成長法（プラズマＣＶＤ：Plasma Chemical Vapor Deposition)による厚さ約５００ｎｍの二酸化ケイ素（ＳｉＯ２）から主に成る層を積層した膜である。
絶縁膜１７０は、モリブデン層１６０の上にコンタクトホール１７８を有する。コンタクトホール１７８は、モリブデン層１６０を露出させる開口部である。コンタクトホール１７８は、モリブデン層１６０が露出するまで絶縁膜１７０の一部をフッ酸系のウェットエッチングによって除去した構造である。
半導体装置１００の配線電極１８０は、導電性材料から成り、コンタクトホール１７８の内側においてモリブデン層１６０を通じてショットキー電極１５０と電気的に接続されたアノード電極である。配線電極１８０は、コンタクトホール１７８の内側から、絶縁膜１７０の部位のうち側面１１２ｓに形成された部位の上を通じて、絶縁膜１７０の部位のうち周囲面１１２ｐに形成された部位の上にわたって形成されている。これによって、配線電極１８０は、半導体層１１２との間に絶縁膜１７０を挟むフィールドプレート構造を形成する。
本実施形態では、配線電極１８０は、スパッタ法によって、ショットキー電極１５０および絶縁膜１７０の側から順に、厚さ約２０ｎｍのチタン（Ｔｉ）から主に成る層と、厚さ約２００ｎｍの窒化チタン（ＴｉＮ）から主に成る層と、厚さ約２０ｎｍのチタン（Ｔｉ）から主に成る層と、厚さ約２０００ｎｍのアルミニウム−ケイ素合金（ＡｌＳｉ）から主に成る層とを積層した電極である。
半導体装置１００の裏面電極１９０は、導電性材料から成り、基板１１０の−Ｚ軸方向側にオーミック接合されたカソード電極である。本実施形態では、裏面電極１９０は、スパッタ法によってチタン（Ｔｉ）から主に成る層にアルミニウム−ケイ素合金（ＡｌＳｉ）から成る層を積層した電極である。
Ａ−２．半導体装置の製造方法
図２は、第１実施形態における半導体装置１００の製造方法を示す工程図である。図３から図６は、半導体装置１００を製造する様子を示す説明図である。
まず、半導体装置１００の製造者は、基板１１０の上に半導体層１１２をエピタキシャル成長によって形成する（工程Ｐ１１０、図３）。これによって、製造者は、製造途中にある半導体装置１００として、基板１１０の上に半導体層１１２が形成された半導体装置１００ａを得る。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ）によって半導体層１１２を形成する。
半導体層１１２を形成した後（工程Ｐ１１０）、製造者は、半導体層１１２の上にショットキー電極１５０を形成する（工程Ｐ１２０、図４）。これによって、製造者は、製造途中にある半導体装置１００として、半導体層１１２の上にショットキー電極１５０が形成された半導体装置１００ｂを得る。
本実施形態では、製造者は、リフトオフ法を用いた電子ビーム蒸着法によってショットキー電極１５０を形成する。ショットキー電極１５０を形成する方法は、電子ビーム蒸着法に限らず、抵抗加熱蒸着法であってもよいし、スパッタ法であってもよい。他の実施形態では、製造者は、半導体層１１２の全面に金属層を形成した後、その金属層の一部を除去することによって、ショットキー電極１５０を形成してもよい。本実施形態では、製造者は、厚さ約１００ｎｍのニッケル（Ｎｉ）から主に成る層を半導体層１１２の上に成膜することによって、ショットキー電極１５０を形成する。
ショットキー電極１５０を形成した後（工程Ｐ１２０）、製造者は、ショットキー電極１５０の上にモリブデン層１６０を形成する（工程Ｐ１３０、図５）。これによって、製造者は、製造途中にある半導体装置１００として、ショットキー電極１５０の上にモリブデン層１６０が形成された半導体装置１００ｃを得る。
本実施形態では、製造者は、リフトオフ法を用いた電子ビーム蒸着法によってモリブデン層１６０を形成する。モリブデン層１６０を形成する方法は、電子ビーム蒸着法に限らず、抵抗加熱蒸着法であってもよいし、スパッタ法であってもよい。他の実施形態では、製造者は、半導体層１１２の全面に金属層を形成した後、その金属層の一部を除去することによって、モリブデン層１６０を形成してもよい。本実施形態では、製造者は、厚さ約３００ｎｍのモリブデン（Ｍｏ）から主に成る層をショットキー電極１５０の上に成膜することによって、モリブデン層１６０を形成する。モリブデン層１６０の厚さは、後工程においてドライエッチングによってメサ構造１１２ｍを形成する際にショットキー電極１５０を十分に保護できる厚さであればよい。
モリブデン層１６０を形成した後（工程Ｐ１３０）、製造者は、２００℃以上の温度でモリブデン層１６０を加熱する（工程Ｐ１３５）。これによって、ドライエッチングに対するモリブデン層１６０の耐性を向上させることができる。モリブデン層１６０を加熱する温度（熱処理温度）は、２００℃以上であって、ショットキー電極１５０のショットキー特性を劣化させない範囲であればよく、本実施形態では、４００℃である。
本実施形態では、製造者は、窒素（Ｎ２）から主に成る雰囲気の中で、モリブデン層１６０を加熱する。他の実施形態では、製造者は、アルゴン（Ａｒ）および酸素（Ｏ２）の少なくとも一方から主に成る雰囲気の中で、モリブデン層１６０を加熱してもよいし、真空の中でモリブデン層１６０を加熱してもよい。モリブデン層１６０を加熱する時間（加熱時間）は、１分以上１０分以下であればよく、本実施形態では５分である。
モリブデン層１６０を加熱した後（工程Ｐ１３５）、製造者は、モリブデン層１６０が形成された半導体装置１００ｃに対してドライエッチングを施すことによって、メサ構造１１２ｍを形成する（工程Ｐ１５０、図６）。これによって、製造者は、製造途中にある半導体装置１００として、メサ構造１１２ｍが形成された半導体装置１００ｄを得る。
本実施形態では、製造者は、塩素（Ｃｌ２）、塩化ホウ素（ＢＣｌ２）および窒素（Ｎ２）を主成分とする混合ガスを用いて、誘導結合方式（ＩＣＰ：Inductively Coupled Plasma）ドライエッチングによって、メサ構造１１２ｍを形成する。メサ構造１１２ｍを形成するドライエッチング（工程Ｐ１５０）では、モリブデン層１６０は、ショットキー電極１５０をドライエッチングから保護する保護膜として機能するとともに、メサ構造１１２ｍを形成するマスクパターンとしても機能する。本実施形態では、モリブデン層１６０は、ドライエッチング後もショットキー電極１５０の上に存在する。他の実施形態では、モリブデン層１６０の少なくとも一部は、ドライエッチングによってショットキー電極１５０の上から消滅してもよい。
ドライエッチングによってメサ構造１１２ｍを形成した後（工程Ｐ１５０）、製造者は、周囲面１１２ｐから側面１１２ｓを通じてモリブデン層１６０の上にわたって絶縁膜１７０を形成する（工程Ｐ１６０）。本実施形態では、製造者は、原子層堆積法（ＡＬＤ）によって酸化アルミニウム（Ａｌ２Ｏ３）から主に成る層を形成した後、プラズマ化学気相成長法（プラズマＣＶＤ)によって二酸化ケイ素（ＳｉＯ２）から主に成る層を積層することによって、絶縁膜１７０を形成する。
絶縁膜１７０を形成した後（工程Ｐ１６０）、製造者は、ショットキー電極１５０を露出させるコンタクトホール１７８を絶縁膜１７０に形成する（工程Ｐ１７０）。本実施形態では、製造者は、絶縁膜１７０の表面のうちコンタクトホール１７８として除去する部分以外にマスクパターンを形成した後、フッ酸系のウェットエッチングで絶縁膜１７０の一部を除去することによって、絶縁膜１７０にコンタクトホール１７８を形成する。その後、製造者は、絶縁膜１７０の上に残されたマスクパターンを除去する。
絶縁膜１７０にコンタクトホール１７８を形成した後（工程Ｐ１７０）、製造者は、配線電極１８０を形成する（工程Ｐ１８０）。本実施形態では、製造者は、配線電極１８０の元となる金属層をモリブデン層１６０および絶縁膜１７０の全面にスパッタ法によって形成する。その後、製造者は、配線電極１８０として残す部分にマスクパターン（フォトレジスト）を形成した後、塩素（Ｃｌ）系のドライエッチングで金属層の一部を除去することによって、配線電極１８０を形成する。その後、製造者は、配線電極１８０の上に残されたマスクパターンを除去する。
配線電極１８０を形成した後（工程Ｐ１８０）、製造者は、裏面電極１９０を形成する（工程Ｐ１９０）。本実施形態では、製造者は、スパッタ法によってチタン（Ｔｉ）から主に成る層にアルミニウム−ケイ素合金（ＡｌＳｉ）から主に成る層を積層することによって、裏面電極１９０を形成する。
これらの工程を経て、半導体装置１００が完成する。他の実施形態では、製造者は、半導体層１１２を形成した後（工程Ｐ１１０）であれば、裏面電極１９０を形成する工程（工程Ｐ１９０）を、配線電極１８０を形成する工程（工程Ｐ１８０）に先立って実施してもよい。
Ａ−３．評価試験
図７は、モリブデン層の熱処理温度とエッチングレートの関係を評価した結果を示すグラフである。図７の評価試験では、試験者は、ケイ素（Ｓｉ）から主に成る基板の上に、約５００ｎｍのモリブデン（Ｍｏ）から主になるモリブデン層を形成することによって、複数の試料を作製した。その後、試験者は、複数の試料の中から、複数の熱処理温度で熱処理を加えた試料をそれぞれ作製した。試料に熱処理を加えた熱処理温度は、５０℃、１００℃、２００℃、３００℃、４００℃、５００℃、６００℃、７００℃、８００℃である。試験者は、窒素から主に成る雰囲気の中に置かれた試料を、５分間、各熱処理温度で加熱した。
熱処理を加えていない試料と、各熱処理温度で熱処理を加えた試料とを用意した後、試験者は、モリブデン層の一部を露出させるフォトレジストマスクを各試料に形成した。その後、試験者は、各試料におけるフォトレジストマスクから露出したモリブデン層に対して、塩素（Ｃｌ２）、塩化ホウ素（ＢＣｌ２）および窒素（Ｎ２）を主成分とする混合ガスを用いて、誘導結合方式（ＩＣＰ）ドライエッチングを、１分間、実施した。試料のモリブデン層に対するドライエッチングの条件は、アルミニウム（Ａｌ）およびアルミニウムケイ素合金（ＡｌＳｉ、Ａｌが９０％以上）に対して実施した場合にエッチングレートが８００〜１０００ｎｍ／分になり、チタン（Ｔｉ）および窒化チタン（ＴｉＮ）に対して実施した場合にエッチングレートが１８０ｎｍ／分になる条件である。
各試料に対してドライエッチングを実施した後、試験者は、各試料に残されたフォトレジストマスクを除去した。その後、試験者は、ドライエッチングによって各試料のモリブデン層に形成された段差を測定した。その後、試験者は、各試料におけるモリブデン層のエッチングレートを算出することによって、図７に示す結果を得た。図７に示す熱処理温度０℃におけるデータは、熱処理を行っていない試料のモリブデン層に関する値を示す。
図７に示すように、モリブデン層のエッチングレートは、熱処理温度が１００℃以下である場合に１５０ｎｍ／分以上であるのに対し、熱処理温度が２００℃以上である場合には４０ｎｍ／分以下に低下する。モリブデン層のエッチングレートは、熱処理温度が２００℃以上６００℃以下の場合には３０〜４０ｎｍ／分の範囲であり、熱処理温度が７００℃では２０〜３０ｎｍ／分にまで低下し、熱処理温度が８００℃では１０〜２０ｎｍ／分にまで低下する。したがって、２００℃以上で加熱することによってモリブデン層のドライエッチング耐性を十分に向上させることができることが分かる。また、モリブデン層のドライエッチング耐性を向上させる観点から、熱処理温度は、２００℃以上が好ましく、７００℃以上がさらに好ましく、８００℃以上がいっそう好ましい。
図８は、モリブデン層の熱処理温度と熱処理前後のエッチングレートの比との関係を示すグラフである。図８に熱処理前後のエッチングレートの比は、図７の評価試験に基づくものであり、熱処理を行う前のエッチングレートと、各熱処理温度で熱処理を行った後のエッチングレートとの比を示す。図８に示すように、ドライエッチングに対するモリブデン層のエッチングレートは、モリブデン層を２００℃以上で加熱することによって、熱処理を行わない場合のエッチングレートの約０．２０倍以下となる。ドライエッチングに対するモリブデン層のエッチングレートは、モリブデン層を７００℃以上で加熱することによって、熱処理を行わない場合のエッチングレートの約０．１５倍となる。ドライエッチングに対するモリブデン層のエッチングレートは、モリブデン層を８００℃以上で加熱することによって、熱処理を行わない場合のエッチングレートの約０．１０倍となる。
Ａ−４．効果
以上説明した第１実施形態によれば、２００℃以上の温度でモリブデン層１６０を加熱することによって、ドライエッチングに対する耐性を十分に有する金属層を、モリブデン層１６０によって容易に形成できる。その結果、半導体装置１００の製造コストを低減できる。
また、モリブデン層１６０の下にあるショットキー電極１５０をドライエッチングによる損傷から保護できる。また、モリブデン層１６０をショットキー電極１５０の一部であると捉えた場合、ドライエッチングに対するショットキー電極１５０の耐性を向上させることができる。
Ｂ．第２実施形態
Ｂ−１．半導体装置の構成
図９は、第２実施形態における半導体装置２００の構成を模式的に示す断面図である。図９には、図１と同様に、相互に直交するＸＹＺ軸が図示されている。
半導体装置２００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置２００は、縦型トレンチＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。本実施形態では、半導体装置２００は、電力制御に用いられ、パワーデバイスとも呼ばれる。
半導体装置２００は、基板２１０と、半導体層２１２と、半導体層２１４と、半導体層２１６とを備える。半導体装置２００は、これらの半導体層に形成された構造として、トレンチ２２２と、リセス２２４と、トレンチ２２８とを有する。半導体装置２００は、更に、絶縁膜２３０と、ソース電極２４０と、モリブデン層２４５と、ボディ電極２５０と、モリブデン層２５５と、ゲート電極２８０と、ドレイン電極２９０とを備える。
半導体装置２００の基板２１０は、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体である。本実施形態では、基板２１０は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、基板２１０は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。本実施形態では、基板２１０に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０１８ｃｍ−３である。
半導体装置２００の半導体層２１２は、基板２１０の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる半導体層である。本実施形態では、半導体層２１２は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、半導体層２１２は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。本実施形態では、半導体層２１２に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０１６ｃｍ−３である。本実施形態では、半導体層２１２の厚さ（Ｚ軸方向の長さ）は、約１０μｍ（マイクロメートル）である。
半導体装置２００の半導体層２１４は、半導体層２１２の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる半導体層である。本実施形態では、半導体層２１４は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、半導体層２１４は、マグネシウム（Ｍｇ）をアクセプタ元素として含有するｐ型半導体である。本実施形態では、半導体層２１４に含まれるマグネシウム（Ｍｇ）濃度の平均値は、約４×１０１８ｃｍ−３である。本実施形態では、半導体層２１４の厚さ（Ｚ軸方向の長さ）は、約１．０μｍである。
半導体装置２００の半導体層２１６は、半導体層２１４の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる半導体層である。本実施形態では、半導体層２１６は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、半導体層２１６は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。本実施形態では、半導体層２１６に含まれるケイ素（Ｓｉ）濃度の平均値は、約３×１０１８ｃｍ−３である。本実施形態では、半導体層２１６の厚さ（Ｚ軸方向の長さ）は、約０．２μｍである。
半導体装置２００のトレンチ２２２は、半導体層２１２，２１４，２１６に形成され、半導体層２１２，２１４，２１６の厚さ方向（−Ｚ軸方向）に落ち込んだ溝部である。トレンチ２２２は、半導体層２１６の＋Ｚ軸方向側から半導体層２１４を貫通し半導体層２１２に至る。本実施形態では、トレンチ２２２は、半導体層２１２，２１４，２１６に対するドライエッチングによって形成された構造である。
半導体装置２００のリセス２２４は、半導体層２１６の＋Ｚ軸方向側から半導体層２１４にわたって窪んだ凹部である。本実施形態では、リセス２２４は、半導体層２１４，２１６に対するドライエッチングによって形成された構造である。
半導体装置２００のトレンチ２２８は、トレンチ２２２から離れた位置において半導体層２１２，２１４，２１６に形成され、半導体層２１２，２１４，２１６の厚さ方向（−Ｚ軸方向）に落ち込んだ溝部である。トレンチ２２８は、半導体層２１６の＋Ｚ軸方向側から半導体層２１４を貫通し半導体層２１２に至る。これによって、トレンチ２２８は、基板２１０上に形成された他の素子から半導体装置２００を分離する。本実施形態では、トレンチ２２８は、半導体層２１２，２１４，２１６に対するドライエッチングによって形成された構造である。
半導体装置２００の絶縁膜２３０は、電気絶縁性を有する膜である。絶縁膜２３０は、トレンチ２２２の内側から外側にわたって形成されている。本実施形態では、絶縁膜２３０は、トレンチ２２２の内側から外側に加え、半導体層２１４および半導体層２１６における＋Ｚ軸方向側の界面、並びに、トレンチ２２８の内側から外側にわたって形成されている。本実施形態では、絶縁膜２３０は、二酸化ケイ素（ＳｉＯ２）から主に成る。本実施形態では、絶縁膜２３０は、原子層堆積法（ＡＬＤ：Atomic Layer Deposition）によって形成された膜である。
絶縁膜２３０は、コンタクトホール２３６と、コンタクトホール２３８とを有する。コンタクトホール２３６は、絶縁膜２３０を貫通して半導体層２１６に至る開口部である。コンタクトホール２３８は、絶縁膜２３０を貫通して半導体層２１４に至る開口部である。本実施形態では、コンタクトホール２３６，２３８は、絶縁膜２３０に対するウェットエッチングによって形成された構造である。
半導体装置２００のソース電極２４０は、コンタクトホール２３６に形成された電極である。ソース電極２４０は、ｎ型半導体である半導体層２１６に対してオーミック接触する。本実施形態では、ソース電極２４０は、厚さ約３０ｎｍのチタン（Ｔｉ）から主に成る層の上に、厚さ約２００ｎｍのアルミニウム（Ａｌ）から主に成る層を積層した後に、アニール処理（熱処理）を加えた電極である。
半導体装置２００のモリブデン層２４５は、モリブデン（Ｍｏ）から主に成り、２００℃以上の温度で熱処理された金属層である。本実施形態では、モリブデン層２４５は、ソース電極２４０の上に形成されている。本実施形態では、モリブデン層２４５は、電子ビーム蒸着法によって形成された金属層である。本実施形態では、モリブデン層２４５は、４００℃の温度で熱処理された金属層である。
半導体装置２００のボディ電極２５０は、コンタクトホール２３８に形成された電極である。ボディ電極２５０は、半導体層２１４にオーミック接触する。本実施形態では、ボディ電極２５０は、半導体層２１４の上にニッケル（Ｎｉ）から主に成る層を積層した後に、アニール処理（熱処理）を加えた電極である。他の実施形態では、ボディ電極２５０は、ニッケル（Ｎｉ）から主に成る層の上に、パラジウム（Ｐｄ）およびコバルト（Ｃｏ）の少なくとも一方から主に成る層を更に積層した電極であってもよい。
半導体装置２００のモリブデン層２５５は、モリブデン（Ｍｏ）から主に成り、２００℃以上の温度で熱処理された金属層である。本実施形態では、モリブデン層２５５は、ボディ電極２５０の上に形成されている。本実施形態では、モリブデン層２５５は、電子ビーム蒸着法によって形成された金属層である。本実施形態では、モリブデン層２５５は、４００℃の温度で熱処理された金属層である。
半導体装置２００のゲート電極２８０は、絶縁膜２３０を介してトレンチ２２２に形成された電極である。本実施形態では、ゲート電極２８０は、アルミニウム（Ａｌ）から主に成る。ゲート電極２８０に電圧が印加された場合、半導体層２１４に反転層が形成され、この反転層がチャネルとして機能することによって、ソース電極２４０とドレイン電極２９０との間に導通経路が形成される。
半導体装置２００のドレイン電極２９０は、基板１１０の−Ｚ軸方向側の界面に形成された電極である。ドレイン電極２９０は、基板２１０に対してオーミック接触する。本実施形態では、ドレイン電極２９０は、チタン（Ｔｉ）から主に成る層にアルミニウム（Ａｌ）から主に成る層を積層した後に、アニール処理（熱処理）を加えた電極である。
Ｂ−２．半導体装置の製造方法
図１０は、第２実施形態における半導体装置２００の製造方法を示す工程図である。図１１から図１４は、半導体装置２００を製造する様子を示す説明図である。
まず、半導体装置２００の製造者は、基板２１０の上に半導体層２１２，２１４，２１６をエピタキシャル成長によって形成する（工程Ｐ２１０）。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ）によって半導体層２１２，２１４，２１６を形成する。
半導体層２１２，２１４，２１６を形成した後（工程Ｐ２１０）、製造者は、ドライエッチングによってトレンチ２２２，２２８およびリセス２２４を形成する（工程Ｐ２２０）。本実施形態では、製造者は、塩素系ガスを用いたドライエッチングによってトレンチ２２２，２２８およびリセス２２４を形成する。
トレンチ２２２，２２８およびリセス２２４を形成した後（工程Ｐ２２０）、製造者は、絶縁膜２３０を形成する（工程Ｐ２３０）。本実施形態では、製造者は、原子層堆積法（ＡＬＤ）によって、二酸化ケイ素（ＳｉＯ２）から主に成る絶縁膜２３０を形成する。
絶縁膜２３０を形成した後（工程Ｐ２３０）、製造者は、ウェットエッチングによって絶縁膜２３０にコンタクトホール２３６，２３８を形成する（工程Ｐ２３５）。
コンタクトホール２３６，２３８を形成した後（工程Ｐ２３５）、製造者は、ソース電極２４０を形成する（工程Ｐ２４０）。本実施形態では、製造者は、コンタクトホール２３６から露出している半導体層２１６の上に、厚さ約３０ｎｍのチタン（Ｔｉ）から主に成る層を蒸着で形成した後、厚さ約２００ｎｍのアルミニウム（Ａｌ）から主に成る層を蒸着で積層することによって、ソース電極２４０を形成する。
ソース電極２４０を形成した後（工程Ｐ２４０）、製造者は、ボディ電極２５０を形成する（工程Ｐ２５０、図１１）。本実施形態では、製造者は、コンタクトホール２３８から露出している半導体層２１４の上に、パラジウム（Ｐｄ）から主に成る層を蒸着で形成することによって、ボディ電極２５０を形成する。ボディ電極２５０を形成することによって、製造者は、製造途中にある半導体装置２００として、絶縁膜２３０、ソース電極２４０およびボディ電極２５０が形成された半導体装置２００ａを得る。
ソース電極２４０およびボディ電極２５０を形成した後（工程Ｐ２４０，Ｐ２５０）、製造者は、ソース電極２４０およびボディ電極２５０に対して熱処理（アニール処理）を加える（工程Ｐ２６０）。これによって、ソース電極２４０およびボディ電極２５０の接触抵抗を低下させることができる。熱処理を実施する時間は、１分から１０分の間であればよい。熱処理を実施する処理温度は、５００℃以上７００℃以下であればよい。熱処理を実施する雰囲気は、窒素（Ｎ２）でもよいし、アルゴン（Ａｒ）でもよく、酸素を含有してもよいし、真空中でもよい。本実施形態では、製造者は、窒素から主に成る気体の中において、５５０℃の処理温度で５分間の条件で、ソース電極２４０およびボディ電極２５０に対して熱処理を行う。他の実施形態では、製造者は、ソース電極２４０およびボディ電極２５０の各電極に対する熱処理を別々に実施してもよい。
ソース電極２４０およびボディ電極２５０に熱処理を加えた後（工程Ｐ２６０）、製造者は、モリブデン層２４５，２５５を形成する（工程Ｐ２７０、図１２）。これによって、製造者は、製造途中にある半導体装置２００として、ソース電極２４０およびボディ電極２５０の上にモリブデン層２４５，２５５が形成された半導体装置２００ｂを得る。
本実施形態では、製造者は、リフトオフ法を用いた電子ビーム蒸着法によってモリブデン層２４５，２５５を形成する。モリブデン層２４５，２５５を形成する方法は、電子ビーム蒸着法に限らず、抵抗加熱蒸着法であってもよいし、スパッタ法であってもよい。他の実施形態では、製造者は、半導体装置２００ａにおける＋Ｚ軸方向側の全面に金属層を形成した後、その金属層の一部を除去することによって、モリブデン層２４５，２５５を形成してもよい。本実施形態では、製造者は、厚さ約２０ｎｍのモリブデン（Ｍｏ）から主に成る層を、ソース電極２４０およびボディ電極２５０の上に成膜することによって、モリブデン層２４５，２５５を形成する。モリブデン層２４５，２５５の厚さは、後工程においてドライエッチングによってゲート電極２８０を形成する際にソース電極２４０およびボディ電極２５０を十分に保護できる厚さであればよい。
モリブデン層２４５，２５５を形成した後（工程Ｐ２７０）、製造者は、２００℃以上の温度でモリブデン層２４５，２５５を加熱する（工程Ｐ２７５）。これによって、ドライエッチングに対するモリブデン層２４５，２５５の耐性を向上させることができる。モリブデン層２４５，２５５を加熱する温度（熱処理温度）は、２００℃以上であって、ソース電極２４０およびボディ電極２５０のオーミック特性を劣化させない範囲であればよく、本実施形態では、４００℃である。
本実施形態では、製造者は、窒素（Ｎ２）から主に成る雰囲気の中で、モリブデン層２４５，２５５を加熱する。他の実施形態では、製造者は、アルゴン（Ａｒ）および酸素（Ｏ２）のいずれか一方から主に成る雰囲気の中で、モリブデン層２４５，２５５を加熱してもよいし、真空の中でモリブデン層２４５，２５５を加熱してもよい。モリブデン層２４５，２５５を加熱する時間（加熱時間）は、１分以上１０分以下であればよく、本実施形態では５分である。他の実施形態では、製造者は、ソース電極２４０およびボディ電極２５０に対する加熱処理と、モリブデン層２４５，２５５に対する加熱処理とを別々に実施するのではなく、ソース電極２４０およびボディ電極２５０に対する加熱処理を兼ねて、モリブデン層２４５，２５５に対する加熱処理を実施してもよい。
モリブデン層２４５，２５５を加熱した後（工程Ｐ２７５）、製造者は、ゲート電極２８０の元となる電極層２８０ｐを、半導体装置２００ｂの＋Ｚ軸方向側の全面に形成する（工程Ｐ２８０、図１３）。これによって、製造者は、＋Ｚ軸方向側の全面に電極層２８０ｐが形成された半導体装置２００ｃを得る。本実施形態では、製造者は、電極層２８０ｐとして、アルミニウム（Ａｌ）から主に成る層をスパッタ法によって形成する。
電極層２８０ｐを形成した後（工程Ｐ２８０）、製造者は、電極層２８０ｐが形成された半導体装置２００ｃに対してドライエッチングを施すことによって、電極層２８０ｐからゲート電極２８０を形成する（工程Ｐ２８５、図１４）。これによって、製造者は、製造途中にある半導体装置２００として、ゲート電極２８０が形成された半導体装置２００ｄを得る。本実施形態では、製造者は、電極層２８０ｐのうちトレンチ２２２およびその周囲を除く部分をドライエッチングによって除去することによって、電極層２８０ｐのうちドライエッチングで残された部分としてゲート電極２８０を形成する。
本実施形態では、製造者は、塩素（Ｃｌ２）、塩化ホウ素（ＢＣｌ２）および窒素（Ｎ２）を主成分とする混合ガスを用いて、誘導結合方式（ＩＣＰ）ドライエッチングによって、電極層２８０ｐからゲート電極２８０を形成する。ゲート電極２８０を形成するドライエッチング（工程Ｐ２８０）では、モリブデン層２４５，２５５は、ソース電極２４０およびボディ電極２５０をドライエッチングから保護する保護膜として機能する。本実施形態では、モリブデン層２４５，２５５は、ドライエッチング後もソース電極２４０およびボディ電極２５０の上に存在する。他の実施形態では、モリブデン層２４５，２５５の少なくとも一部は、ドライエッチングによってソース電極２４０およびボディ電極２５０の上から消滅してもよい。
ゲート電極２８０を形成した後（工程Ｐ２８５）、製造者は、基板２１０の−Ｚ軸方向側にドレイン電極２９０を形成する（工程Ｐ２９０）。本実施形態では、製造者は、チタン（Ｔｉ）から成る層にアルミニウム（Ａｌ）から成る層を積層した後にアニール処理（熱処理）を行うことによって、ドレイン電極２９０を形成する。これらの工程を経て、半導体装置２００が完成する。
Ｂ−３．評価試験
図１５は、モリブデン層が積層された電極の接触抵抗を評価した結果を示すグラフである。図１５の評価試験では、試験者は、サファイアから主に成る基板の上に、バッファ層およびＧａＮ系真性半導体層を介して、半導体層２１６と同様にｎ型半導体層を形成した。その後、試験者は、ｎ型半導体層の上に、半導体装置２００のソース電極２４０と同様に、電極を形成した。この電極は、厚さ約３０ｎｍのチタン（Ｔｉ）から主に成る層の上に、厚さ約２００ｎｍのアルミニウム（Ａｌ）から主に成る層を積層した後に、アニール処理（熱処理）を加えた電極である。
その後、試験者は、ｎ型半導体層の上に形成された電極の上に、半導体装置２００のモリブデン層２４５と同様に、熱処理温度２００℃で加熱した厚さ約２０ｎｍのモリブデン層を形成することによって試料Ｂ１を作製するとともに、熱処理温度２００℃で加熱した厚さ５０ｎｍのモリブデン層を形成することによって試料Ｂ２を作製した。また、試験者は、モリブデン層に熱処理を加えていない点で試料Ｂ１と異なる試料Ｂ１’を作製するとともに、モリブデン層に熱処理を加えていない点で試料Ｂ２と異なる試料Ｂ２’を作製した。
試料Ｂ１，Ｂ２および試料Ｂ１’，Ｂ２’を用意した後、試験者は、モリブデン層の一部を露出させるフォトレジストマスクを各試料に形成した。その後、試験者は、各試料におけるフォトレジストマスクから露出したモリブデン層に対して、塩素（Ｃｌ２）、塩化ホウ素（ＢＣｌ２）および窒素（Ｎ２）を主成分とする混合ガスを用いて、誘導結合方式（ＩＣＰ）ドライエッチングを、３０秒間、実施した。このドライエッチングの条件は、図７の評価試験で実施したドライエッチングの条件と同様である。ドライエッチングを実施した後、試料Ｂ１，Ｂ２には電極が存在していたのに対して、試料Ｂ１’，Ｂ２’からは電極が消滅していた。
試験者は、試料Ｂ１，Ｂ２の各試料における電極の接触抵抗を、電極に対する熱処理を終えた時点と、モリブデン層に対する熱処理を終えた時点と、ドライエッチングを終えた時点との各時点で、それぞれ測定することによって、図１５の結果を得た。図１５に示すように、モリブデン層を形成した電極の接触抵抗は、モリブデン層を形成する前と同程度に維持される。また、ドライエッチングを行った後における電極の接触抵抗は、１．０×１０−５Ωｃｍ２以下に抑制される。また、ドライエッチングを行った後における電極の接触抵抗は、モリブデン層が厚いほど抑制される。
図１６は、モリブデン層が積層された電極の接触抵抗を評価した結果を示すグラフである。図１６の評価試験では、試験者は、図１５の試料Ｂ１とともに、図１５の試料Ｂ１とは、アルミニウム層の厚さが異なる複数の試料を作製した。これらの試料におけるアルミニウム層の厚さは、１００ｎｍ、２００ｎｍ、５００ｎｍ、１０００ｎｍである。これらの試料は、熱処理温度２００℃で加熱した厚さ２０ｎｍのモリブデン層を備える。更に、試験者は、熱処理温度５００℃で加熱した厚さ２０ｎｍのモリブデン層を備える複数の試料を、同様に作製した。
試験者は、図１５の評価試験と同様に、各試料にドライエッチングを実施した後、各試料における電極の接触抵抗を測定することによって、図１６の結果を得た。図１６に示すように、モリブデン層の下にあるアルミニウム層の厚さにかかわらず、電極の接触抵抗がドライエッチングによって上昇することを、熱処理を加えたモリブデン層によって抑制できる。
Ｂ−４．効果
以上説明した第２実施形態によれば、２００℃以上の温度でモリブデン層２４５，２５５を加熱することによって、ドライエッチングに対する耐性を十分に有する金属層を、モリブデン層２４５，２５５によって容易に形成できる。その結果、半導体装置２００の製造コストを低減できる。
また、モリブデン層２４５，２５５の下にあるソース電極２４０およびボディ電極２５０をドライエッチングによる損傷から保護できる。また、モリブデン層２４５をソース電極２４０の一部であると捉えた場合、ドライエッチングに対するソース電極２４０の耐性を向上させることができる。また、モリブデン層２５５をボディ電極２５０の一部であると捉えた場合、ドライエッチングに対するボディ電極２５０の耐性を向上させることができる。
また、モリブデン層２４５，２５５を形成する工程（工程Ｐ２７０）に先立って、ソース電極２４０およびボディ電極２５０を加熱するため（工程Ｐ２６０）、モリブデン層２４５，２５５を形成した後にソース電極２４０およびボディ電極２５０を加熱する場合と比較して、ソース電極２４０およびボディ電極２５０の電気的特性を容易に調整できる。
Ｃ．第３実施形態
図１７は、第３実施形態における半導体装置３００の構成を模式的に示す断面図である。半導体装置３００は、ソース電極２４０に代えてソース電極２４０Ｃを備える点、並びに、モリブデン層２４５，２５５に代えてモリブデン層２４５Ｃを備える点を除き、第２実施形態の半導体装置２００と同様である。
半導体装置３００のソース電極２４０Ｃは、コンタクトホール２３６の内側からボディ電極２５０の上にわたって形成されている点を除き、第２実施形態のソース電極２４０と同様である。半導体装置３００のモリブデン層２４５Ｃは、ソース電極２４０Ｃの上に形成され、ソース電極２４０Ｃを介してボディ電極２５０を覆う点を除き、第２実施形態のモリブデン層２４５，２５５と同様である。これによって、半導体装置３００の微細化を容易に実現できる。
以上説明した第３実施形態によれば、第２実施形態と同様に、２００℃以上の温度でモリブデン層２４５Ｃを加熱することによって、ドライエッチングに対する耐性を十分に有する金属層を、モリブデン層２４５Ｃによって容易に形成できる。その結果、半導体装置３００の製造コストを低減できる。
また、モリブデン層２４５Ｃの下にあるソース電極２４０Ｃおよびボディ電極２５０をドライエッチングによる損傷から保護できる。また、モリブデン層２４５Ｃをソース電極２４０Ｃの一部であると捉えた場合、ドライエッチングに対するソース電極２４０Ｃの耐性を向上させることができる。また、モリブデン層２４５Ｃをボディ電極２５０の一部であると捉えた場合、ドライエッチングに対するボディ電極２５０の耐性を向上させることができる。
Ｄ．第４実施形態
図１８は、第４実施形態における半導体装置４００の構成を模式的に示す断面図である。半導体装置４００は、モリブデン層２４５，２５５を備えていない点、絶縁膜２３０に代えて絶縁膜２３０Ｄを備える点、並びに、ゲート電極２８０に代えてゲート電極２８０Ｄを備える点を除き、第２実施形態の半導体装置２００と同様である。
半導体装置４００の絶縁膜２３０Ｄは、ゲート電極２８０Ｄの下側（−Ｚ軸方向側）に形成されている点を除き、第２実施形態の絶縁膜２３０と同様である。半導体装置４００のゲート電極２８０Ｄは、モリブデン（Ｍｏ）から主に成る点を除き、第２実施形態のゲート電極２８０と同様である。
図１９は、第４実施形態における半導体装置４００の製造方法を示す工程図である。図２０および図２１は、半導体装置４００を製造する様子を示す説明図である。
まず、半導体装置４００の製造者は、第２実施形態と同様に、基板２１０の上に半導体層２１２，２１４，２１６をエピタキシャル成長によって形成する（工程Ｐ４１０）。その後、製造者は、第２実施形態と同様に、ドライエッチングによってトレンチ２２２，２２８およびリセス２２４を形成する（工程Ｐ４２０）。その後、製造者は、第２実施形態の絶縁膜２３０と同様に、絶縁膜２３０ｐを形成する（工程Ｐ４３０）。
絶縁膜２３０ｐを形成した後、製造者は、モリブデン（Ｍｏ）から主に成るモリブデン層としてゲート電極２８０Ｄを形成する（工程Ｐ４４０、図２０）。これによって、製造者は、製造途中にある半導体装置４００として、絶縁膜２３０ｐおよびゲート電極２８０Ｄが形成された半導体装置４００ａを得る。
本実施形態では、製造者は、リフトオフ法を用いた電子ビーム蒸着法によってゲート電極２８０Ｄを形成する。ゲート電極２８０Ｄを形成する方法は、電子ビーム蒸着法に限らず、抵抗加熱蒸着法であってもよいし、スパッタ法であってもよい。他の実施形態では、製造者は、半導体装置４００ａにおける＋Ｚ軸方向側の全面に金属層を形成した後、その金属層の一部を除去することによって、ゲート電極２８０Ｄを形成してもよい。ゲート電極２８０Ｄの厚さは、絶縁膜２３０ｐと比較して十分に厚ければよい。
ゲート電極２８０Ｄを形成した後（工程Ｐ４４０）、製造者は、２００℃以上の温度でゲート電極２８０Ｄを加熱する（工程Ｐ４４５）。これによって、ドライエッチングに対するゲート電極２８０Ｄの耐性を向上させることができる。ゲート電極２８０Ｄを加熱する温度（熱処理温度）は、２００℃以上であればよく、本実施形態では、４００℃である。
本実施形態では、製造者は、窒素（Ｎ２）から主に成る雰囲気の中で、ゲート電極２８０Ｄを加熱する。他の実施形態では、製造者は、アルゴン（Ａｒ）および酸素（Ｏ２）の少なくとも１つから主に成る雰囲気の中で、ゲート電極２８０Ｄを加熱してもよいし、真空の中でゲート電極２８０Ｄを加熱してもよい。ゲート電極２８０Ｄを加熱する時間（加熱時間）は、１分以上１０分以下であればよく、本実施形態では５分である。
ゲート電極２８０Ｄを加熱した後（工程Ｐ４４５）、製造者は、ドライエッチングによって絶縁膜２３０ｐの一部を除去することによって、絶縁膜２３０ｐのうちドライエッチングで残された部分として絶縁膜２３０Ｄを形成する（工程Ｐ４５０、図２１）。これによって、製造者は、製造者は、製造途中にある半導体装置４００として、絶縁膜２３０Ｄが形成された半導体装置４００ｂを得る。
本実施形態では、製造者は、塩素（Ｃｌ２）、塩化ホウ素（ＢＣｌ２）および窒素（Ｎ２）を主成分とする混合ガスを用いて、誘導結合方式（ＩＣＰ）ドライエッチングによって、絶縁膜２３０ｐから絶縁膜２３０Ｄを形成する。絶縁膜２３０Ｄを形成するドライエッチング（工程Ｐ４５０）では、ゲート電極２８０Ｄは、絶縁膜２３０Ｄをドライエッチングから保護する保護膜（マスク）として機能する。
ドライエッチングによって絶縁膜２３０Ｄを形成した後（工程Ｐ４５０）、製造者は、第２実施形態と同様に、ソース電極２４０を形成する（工程Ｐ４６０）。その後、製造者は、第２実施形態と同様に、ボディ電極２５０を形成する（工程Ｐ４７０）。その後、製造者は、第２実施形態と同様に、ソース電極２４０およびボディ電極２５０に熱処理を加える（工程Ｐ４８０）。その後、製造者は、第２実施形態と同様に、ドレイン電極２９０を形成する（工程Ｐ４９０）。これらの工程を経て、半導体装置４００が完成する。
以上説明した第４実施形態によれば、第２実施形態と同様に、２００℃以上の温度でゲート電極２８０Ｄを加熱することによって、ドライエッチングに対する耐性を十分に有する金属層を、ゲート電極２８０Ｄによって容易に形成できる。その結果、半導体装置４００の製造コストを低減できる。また、ゲート電極２８０Ｄの下にある絶縁膜２３０Ｄをドライエッチングによる損傷から保護できる。
Ｅ．第５実施形態
図２２は、第５実施形態における半導体装置５００の構成を模式的に示す断面図である。半導体装置５００は、ソース電極２４０の上にモリブデン層２４５Ｅを備える点、ボディ電極２５０の上にモリブデン層２５５Ｅを備える点、絶縁膜２３０に代えて絶縁膜２３０Ｅを備える点、並びに、ゲート電極２８０に代えてゲート電極２８０Ｅを備える点を除き、第２実施形態の半導体装置２００と同様である。
半導体装置５００のモリブデン層２４５Ｅは、ゲート電極２８０Ｅとともに形成される点を除き、第２実施形態のモリブデン層２４５と同様である。半導体装置５００のモリブデン層２５５Ｅは、ゲート電極２８０Ｅとともに形成される点を除き、第２実施形態のモリブデン層２５５と同様である。
半導体装置５００の絶縁膜２３０Ｅは、ゲート電極２８０Ｅの下側（−Ｚ軸方向側）に形成されている点を除き、第２実施形態の絶縁膜２３０と同様である。半導体装置５００のゲート電極２８０Ｅは、モリブデン（Ｍｏ）から主に成る点を除き、第２実施形態のゲート電極２８０と同様である。
半導体装置５００を製造する際、半導体装置５００の製造者は、半導体装置２００ａ（図１１）に対して、モリブデン層２４５Ｅ，２５５Ｅ、およびゲート電極２８０Ｅを形成した後、第２実施形態と同様に、２００℃以上の温度でモリブデン層２４５Ｅ，２５５Ｅ、およびゲート電極２８０Ｅを加熱する。その後、製造者は、第４実施形態と同様に、ドライエッチングによって絶縁膜２３０Ｅを形成する。その後、製造者は、第２実施形態と同様に、ドレイン電極２９０を形成する。これらの工程を経て、半導体装置５００が完成する。
以上説明した第５実施形態によれば、第２実施形態と同様に、２００℃以上の温度でモリブデン層２４５Ｅ，２５５Ｅおよびゲート電極２８０Ｅを加熱することによって、ドライエッチングに対する耐性を十分に有する金属層を、モリブデン層２４５Ｅ，２５５Ｅおよびゲート電極２８０Ｅによって容易に形成できる。その結果、半導体装置５００の製造コストを低減できる。
また、モリブデン層２４５Ｅ，２５５Ｅの下にあるソース電極２４０およびボディ電極２５０をドライエッチングによる損傷から保護できる。また、モリブデン層２４５Ｅをソース電極２４０の一部であると捉えた場合、ドライエッチングに対するソース電極２４０の耐性を向上させることができる。また、モリブデン層２５５Ｅをボディ電極２５０の一部であると捉えた場合、ドライエッチングに対するボディ電極２５０の耐性を向上させることができる。また、ゲート電極２８０Ｅの下にある絶縁膜２３０Ｅをドライエッチングによる損傷から保護できる。
Ｆ．第６実施形態
図２３は、第６実施形態における半導体装置６００の構成を模式的に示す断面図である。半導体装置６００は、ソース電極２４０の上にモリブデン層２４５Ｆを備える点、ボディ電極２５０の上にモリブデン層２５５Ｆを備える点、ゲート電極２８０に代えてゲート電極２８０Ｆを備える点を除き、並びに、配線電極２７４Ｆ，２７５Ｆ，２７８Ｆを備える点を除き、第２実施形態の半導体装置２００と同様である。
半導体装置６００のモリブデン層２４５Ｆは、ゲート電極２８０Ｆとともに形成される点を除き、第２実施形態のモリブデン層２４５と同様である。半導体装置６００のモリブデン層２５５Ｆは、ゲート電極２８０Ｆとともに形成される点を除き、第２実施形態のモリブデン層２５５と同様である。半導体装置６００のゲート電極２８０Ｆは、モリブデン（Ｍｏ）から主に成る点を除き、第２実施形態のゲート電極２８０と同様である。
半導体装置６００の配線電極２７４Ｆは、導電性材料から成り、モリブデン層２４５Ｆの上に形成された電極である。半導体装置６００の配線電極２７５Ｆは、導電性材料から成り、モリブデン層２５５Ｆの上に形成された電極である。半導体装置６００の配線電極２７８Ｆは、導電性材料から成り、ゲート電極２８０Ｆの上に形成された電極である。本実施形態では、配線電極２７４Ｆ，２７５Ｆ，２７８Ｆは、アルミニウム（Ａｌ）から主に成る。
図２４は、第６実施形態における半導体装置６００の製造方法を示す工程図である。図２５および図２６は、半導体装置６００を製造する様子を示す説明図である。
半導体装置６００の製造者は、第２実施形態と同様に、ソース電極２４０およびボディ電極２５０に熱処理を加えた後（工程Ｐ２６０、図１１）、モリブデン層２４５Ｆ，２５５Ｆ、およびゲート電極２８０Ｆを形成する（工程Ｐ６７０、図２５）。これによって、製造者は、製造途中にある半導体装置６００として、モリブデン層２４５Ｆ，２５５Ｆ、およびゲート電極２８０Ｆが形成された半導体装置６００ａを得る。本実施形態では、製造者は、第２実施形態と同様に、リフトオフ法を用いた電子ビーム蒸着法によって、モリブデン層２４５Ｆ，２５５Ｆ、およびゲート電極２８０Ｆを形成する。
モリブデン層２４５Ｆ，２５５Ｆ、およびゲート電極２８０Ｆを形成した後（工程Ｐ６７０）、製造者は、第２実施形態と同様に、２００℃以上の温度で、モリブデン層２４５Ｆ，２５５Ｆ、およびゲート電極２８０Ｆを加熱する（工程Ｐ６７５）。
モリブデン層２４５Ｆ，２５５Ｆ、およびゲート電極２８０Ｆを加熱した後（工程Ｐ６７５）、製造者は、配線電極２７４Ｆ，２７５Ｆ，２７８Ｆの元となる電極層２７０Ｆを形成する（工程Ｐ６８０、図２６）。これによって、製造者は、製造途中にある半導体装置６００として、電極層２７０Ｆが形成された半導体装置６００ｂを得る。本実施形態では、製造者は、半導体装置６００ａの＋Ｚ軸方向側の全面に電極層２７０Ｆを形成する。
電極層２７０Ｆを形成した後（工程Ｐ６８０）、製造者は、ドライエッチングによって電極層２７０Ｆの一部を除去することによって、配線電極２７４Ｆ，２７５Ｆ，２７８Ｆを形成する（工程Ｐ６８５）。本実施形態では、製造者は、配線電極２７４Ｆ，２７５Ｆ，２７８Ｆとして残す部分にマスクパターン（フォトレジスト）を形成した後、塩素（Ｃｌ）系のドライエッチングで電極層２７０Ｆの一部を除去することによって、配線電極２７４Ｆ，２７５Ｆ，２７８Ｆを形成する。その後、製造者は、配線電極２７４Ｆ，２７５Ｆ，２７８Ｆの上に残されたマスクパターンを除去する。
配線電極２７４Ｆ，２７５Ｆ，２７８Ｆを形成した後（工程Ｐ６８５）、製造者は、第２実施形態と同様に、ドレイン電極２９０を形成する（工程Ｐ６９０）。これらの工程を経て、半導体装置６００が完成する。
以上説明した第６実施形態によれば、第２実施形態と同様に、２００℃以上の温度でモリブデン層２４５Ｆ，２５５Ｆおよびゲート電極２８０Ｆを加熱することによって、ドライエッチングに対する耐性を十分に有する金属層を、モリブデン層２４５Ｆ，２５５Ｆおよびゲート電極２８０Ｆによって容易に形成できる。その結果、半導体装置６００の製造コストを低減できる。
また、モリブデン層２４５Ｆ，２５５Ｆの下にあるソース電極２４０およびボディ電極２５０をドライエッチングによる損傷から保護できる。また、モリブデン層２４５Ｆをソース電極２４０の一部であると捉えた場合、ドライエッチングに対するソース電極２４０の耐性を向上させることができる。また、モリブデン層２５５Ｆをボディ電極２５０の一部であると捉えた場合、ドライエッチングに対するボディ電極２５０の耐性を向上させることができる。
Ｇ．他の実施形態
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
本発明が適用される半導体装置は、上述の実施形態で説明した縦型トレンチＭＯＳＦＥＴに限られず、例えば、横型ＭＯＳトランジスタ、接合型トランジスタ、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）、サイリスタなどであってもよい。
上述の実施形態において、基板の材質は、窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、サファイア（Ａｌ２Ｏ３）および炭化ケイ素（ＳｉＣ）などのいずれであってもよい。
上述の実施形態において、各半導体層の材質は、窒化ガリウム（ＧａＮ）に限らず、III族窒化物（例えば、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）など）であればよい。
上述の実施形態において、ｎ型半導体層に含まれるドナー元素は、ケイ素（Ｓｉ）に限らず、ゲルマニウム（Ｇｅ）、酸素（Ｏ）などであってもよい。
上述の実施形態において、ｐ型半導体層に含まれるアクセプタ元素は、マグネシウム（Ｍｇ）に限らず、亜鉛（Ｚｎ）、炭素（Ｃ）などであってもよい。
上述の実施形態において、絶縁膜１３０の材質は、電気絶縁性を有する材質であればよく、二酸化ケイ素（ＳｉＯ２）の他、窒化ケイ素（ＳｉＮｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウム（ＨｆＯ２）、酸窒化ケイ素（ＳｉＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化ハフニウム（ＨｆＯＮ）などの少なくとも１つであってもよい。絶縁膜１３０は、単層であってもよいし、２層以上であってもよい。絶縁膜１３０を形成する手法は、ＡＬＤに限らず、ＥＣＲスパッタ法およびプラズマＣＶＤなどの他の手法であってもよい。
上述の実施形態において、各電極の材質は、上述の実施形態の材質に限らず、他の材質であってもよい。
１００…半導体装置
１００ａ，１００ｂ，１００ｃ，１００ｄ…半導体装置
１１０…基板
１１２…半導体層
１１２ｍ…メサ構造
１１２ｐ…周囲面
１１２ｓ…側面
１１２ｕ…上面
１１６…半導体層
１２８…トレンチ
１３０…絶縁膜
１５０…ショットキー電極
１６０…モリブデン層
１７０…絶縁膜
１７８…コンタクトホール
１８０…配線電極
１９０…裏面電極
２００…半導体装置
２００ａ，２００ｂ，２００ｃ，２００ｄ…半導体装置
２１０…基板
２１２…半導体層
２１４…半導体層
２１６…半導体層
２２２…トレンチ
２２４…リセス
２２８…トレンチ
２３０，２３０Ｄ，２３０Ｅ…絶縁膜
２３０ｐ…絶縁膜
２３６，２３８…コンタクトホール
２４０，２４０Ｃ…ソース電極
２４５，２４５Ｃ，２４５Ｅ，２４５Ｆ…モリブデン層
２５０…ボディ電極
２５５，２５５Ｅ，２５５Ｆ…モリブデン層
２７０Ｆ…電極層
２７４Ｆ，２７５Ｆ，２７８Ｆ…配線電極
２８０，２８０Ｄ，２８０Ｅ，２８０Ｆ…ゲート電極
２８０ｐ…電極層
２９０…ドレイン電極
３００…半導体装置
４００…半導体装置
４００ａ…半導体装置
５００…半導体装置
６００…半導体装置
６００ａ，６００ｂ…半導体装置

Claims (7)

  1. 半導体装置の製造方法であって、
    前記半導体装置における半導体層、絶縁膜および電極のうち、少なくとも前記電極の上に、モリブデン（Ｍｏ）から主になるモリブデン層を形成する成膜工程と、
    ２００℃以上の温度で前記モリブデン層を加熱する熱処理工程と、
    前記熱処理工程を行った後、前記モリブデン層が形成された前記半導体装置に対してドライエッチングを施すドライエッチング工程と、を備え、
    前記ドライエッチング工程は、
    前記熱処理工程を行った後、前記半導体層および前記絶縁膜の少なくとも一方と、前記モリブデン層と、が露出した前記半導体装置に対して、前記モリブデン層を前記電極のマスクとして、前記半導体層と前記絶縁膜の少なくとも一方にドライエッチングを施す工程であり、
    前記ドライエッチング後には、前記モリブデン層の一部が露出して残り、前記モリブデン層の一部が前記電極の一部として形成され、前記モリブデン層に覆われていない、前記半導体層および前記絶縁膜の少なくとも一方が除去される工程である、半導体装置の製造方法。
  2. 前記熱処理工程は、窒素、アルゴンおよび酸素の少なくとも１つから主に成る雰囲気中、または真空中に置かれた前記モリブデン層を、２００℃以上の温度で加熱する工程である、請求項１に記載の半導体装置の製造方法。
  3. 前記熱処理工程は、１分以上１０分以下の間、２００℃以上の温度で前記モリブデン層を加熱する工程である、請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記ドライエッチング工程は、前記熱処理工程を行った後、前記モリブデン層が露出した前記半導体装置に対して、塩素を含有するガスを用いたドライエッチングを施す工程である、請求項１から請求項３までのいずれか一項に記載の半導体装置の製造方法。
  5. 前記成膜工程に先立って前記電極を加熱する、請求項１から請求項４までのいずれか一項に記載の半導体装置の製造方法。
  6. 前記熱処理工程は、７００℃以上の温度で前記モリブデン層を加熱する工程である、請求項１から請求項５までのいずれか一項に記載の半導体装置の製造方法。
  7. 窒化ガリウム（ＧａＮ）から主に成る前記半導体層を形成する、請求項１から請求項６までのいずれか一項に記載の半導体装置の製造方法。
JP2015064093A 2015-03-26 2015-03-26 半導体装置の製造方法 Active JP6369366B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015064093A JP6369366B2 (ja) 2015-03-26 2015-03-26 半導体装置の製造方法
US15/063,274 US9653564B2 (en) 2015-03-26 2016-03-07 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015064093A JP6369366B2 (ja) 2015-03-26 2015-03-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016184660A JP2016184660A (ja) 2016-10-20
JP6369366B2 true JP6369366B2 (ja) 2018-08-08

Family

ID=56975685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015064093A Active JP6369366B2 (ja) 2015-03-26 2015-03-26 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9653564B2 (ja)
JP (1) JP6369366B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7093656B2 (ja) * 2018-03-22 2022-06-30 レール・リキード－ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード エッチング方法および半導体素子の製造方法
US10685869B2 (en) * 2018-10-19 2020-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of forming the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713765A (en) * 1980-06-30 1982-01-23 Toshiba Corp Insulated gate type field effect transistor and manufacture thereof
US4551908A (en) * 1981-06-15 1985-11-12 Nippon Electric Co., Ltd. Process of forming electrodes and interconnections on silicon semiconductor devices
JPH05136103A (ja) * 1991-11-14 1993-06-01 Hitachi Ltd エツチング方法
JP3154364B2 (ja) 1994-01-28 2001-04-09 日亜化学工業株式会社 ｎ型窒化ガリウム系化合物半導体層の電極及びその形成方法
EP0622858B2 (en) 1993-04-28 2004-09-29 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device and method of producing the same
JP2984539B2 (ja) * 1994-04-19 1999-11-29 日本電気株式会社 酸化シリコン膜のドライエッチング方法
TWI255957B (en) 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
JP2001166336A (ja) 1999-12-09 2001-06-22 Hitachi Ltd 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法
JP2001244436A (ja) 2000-03-01 2001-09-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4209206B2 (ja) * 2003-01-14 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2009239174A (ja) * 2008-03-28 2009-10-15 Epson Imaging Devices Corp パターン形成方法、コンタクトホールの形成方法、及び電気光学装置の製造方法
JP2011238866A (ja) 2010-05-13 2011-11-24 Mitsubishi Electric Corp 半導体装置及びその製造方法
US9029863B2 (en) * 2012-04-20 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5949516B2 (ja) * 2012-12-14 2016-07-06 豊田合成株式会社 半導体装置の製造方法
JP6007769B2 (ja) * 2012-12-14 2016-10-12 豊田合成株式会社 半導体装置
JP5935703B2 (ja) 2013-01-24 2016-06-15 豊田合成株式会社 半導体装置の製造方法
JP6246518B2 (ja) * 2013-07-29 2017-12-13 株式会社半導体エネルギー研究所 トランジスタ

Also Published As

Publication number Publication date
JP2016184660A (ja) 2016-10-20
US20160284812A1 (en) 2016-09-29
US9653564B2 (en) 2017-05-16

Similar Documents

Publication Publication Date Title
TWI548087B (zh) 半導體裝置與其之製造方法
JP6260553B2 (ja) 半導体装置およびその製造方法
JP6724685B2 (ja) 半導体装置
JP6241099B2 (ja) 半導体装置
US9711661B2 (en) Semiconductor device and manufacturing method thereof
US20160380119A1 (en) Semiconductor device and method of manufacturing the same
JP6149786B2 (ja) 半導体装置および半導体装置の製造方法
JP6369366B2 (ja) 半導体装置の製造方法
JP6179445B2 (ja) 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法
JP6981601B2 (ja) 半導体装置の製造方法
JP2015204333A (ja) 半導体装置および半導体装置の製造方法
JP2019197751A (ja) 半導体装置およびその製造方法
JP6515842B2 (ja) 半導体装置
JP6194869B2 (ja) 半導体装置およびその製造方法
JP2018107378A (ja) 炭化珪素半導体装置とその製造方法、炭化珪素半導体の酸化膜の形成方法
JP6237553B2 (ja) 半導体装置およびその製造方法
JP2017059741A (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP6809324B2 (ja) 半導体装置
JP5370026B2 (ja) 半導体装置および半導体装置の製造方法
JP6176131B2 (ja) 半導体装置の製造方法
JP5799663B2 (ja) オーミック電極とその形成方法
JP2018163928A (ja) 半導体装置の製造方法
JP6398909B2 (ja) ショットキーバリアダイオード及びその製造方法
JP2015204335A (ja) 半導体装置および半導体装置の製造方法
JP5359712B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180625

R150 Certificate of patent or registration of utility model

Ref document number: 6369366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150