JP2984539B2 - 酸化シリコン膜のドライエッチング方法 - Google Patents

酸化シリコン膜のドライエッチング方法

Info

Publication number
JP2984539B2
JP2984539B2 JP6079083A JP7908394A JP2984539B2 JP 2984539 B2 JP2984539 B2 JP 2984539B2 JP 6079083 A JP6079083 A JP 6079083A JP 7908394 A JP7908394 A JP 7908394A JP 2984539 B2 JP2984539 B2 JP 2984539B2
Authority
JP
Japan
Prior art keywords
silicon oxide
etching
resist
hard
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6079083A
Other languages
English (en)
Other versions
JPH07288247A (ja
Inventor
クマール ドット オチュット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6079083A priority Critical patent/JP2984539B2/ja
Publication of JPH07288247A publication Critical patent/JPH07288247A/ja
Application granted granted Critical
Publication of JP2984539B2 publication Critical patent/JP2984539B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、VLSIおよびフォト
ニック集積プロセスを用いるために、薄いまたは厚い酸
化シリコンを微細に除去する方法に関する。
【0002】本発明は、任意の厚さを有するドープおよ
びノンドープの酸化シリコンをエッチングする方法に関
し、特に、滑らかな側壁を有する酸化シリコンの深い垂
直なドライエッチング方法に関する。特に、3次元集積
回路に有益な酸化シリコン内のコンタクトホール、また
はシリカベースの光学部品の製造に有益な厚い酸化シリ
コンをエッチングし、またシリコン結晶基板上にハイブ
リッドモジュールを作製するのに用いることができる。
【0003】
【従来の技術】ドープおよびノンドープの酸化シリコン
は、フルオロカーボンを使用する、反応性イオンエッチ
ング(RIE)または反応性イオンビームエッチング
(RIBE)によるプラズマアシストイオンエッチング
を使用してエッチングされる。デバイスのサイズが徐々
に縮小するに従って、1000〜5000オングストロ
ームの厚さの垂直エッチングは、酸化シリコン内にコン
タクトホールを作製する際の必須の要件である。このた
めには、マスク材料の選択が、その平滑さとともに重要
な役割を果たす。酸化シリコンのエッチングに対して、
フォトレジストおよび金属がマスク材料として一般に使
用される。特別の処理を行うことなく、一般のフォトレ
ジストを、酸化シリコンのエッチングに用いることがで
きる。
【0004】この場合、一般のフォトレジストは、フル
オロカーボンガス・プラズマ中で、下層の酸化シリコン
のエッチングに対する通常は1〜2の低い選択比を示
す。それだけでなく、酸化シリコンのエッチングプロセ
ス中、高エネルギーイオンによるフォトレジストパター
ンの塑性流動が、エッチングパターンを拡大させる。こ
のため、通常のフォトレジストマスクの単一層は、エッ
チングプロセス中にマスク材料の更なる安定性を要求す
る微細構造パターンへのエッチングには使用できない。
従来、ポリイミドおよび厚いAl(アルミニウム)より
成る多層化されたマスク材料を使用するシリコンまたは
他の基板のエッチングが知られている。同じ種類の多層
化されたマスクを、また、酸化シリコンのエッチングに
使用できる。しかしながら、酸化シリコンのエッチング
自体にのみ利用できる特定の方法は開発されていない。
このためには、マスク材料を設ける条件が、最適化され
るべきである。多層化されたマスクを設けるために普通
のプロセスが使用されると、垂直で滑らかなマスクプロ
ファイルを達成することが困難となり、このために、続
いてエッチングされた層が、それらのプロファイル形状
の悪化を一般に示す。このエッチングされたプロファイ
ルは、幾つかの応用に、特に、光学デバイスの製造に使
用できない。
【0005】図7(a)〜(d)は、Al金属層10
が、Si基板1上にコーティングされハードベークされ
たポリイミド9上へ蒸着される通常のエッチングプロセ
スの一例を示す。通常のプロセスにおいては、使用され
る上部Al層10の厚さは、1000〜2000オング
ストロームの範囲にあり、およびそのパターンは、マス
クとしてフォトレジスト11を用いて、ドライエッチン
グ技術を使用して作製される。このAlをドライエッチ
ングするには、一般の反応性イオンエッチング(RI
E)技術が、塩素(Cl)ベース反応性ガス・プラズマ
内で使用される。プロセスが反応性ガス・プラズマ内で
行われると、Alベース化合物がAl側壁上に堆積さ
れ、このパシベートされた層12は、ポリイミドエッチ
ングの前に容易に除去できない。このパシベートされた
層12のサイズが非常に大きいので、サブミクロン範囲
のパターンを得ることが困難である。このパシベートさ
れた層は、超音波洗浄で一般のレジストエッチャントを
使用してウエットエッチングできる。
【0006】しかしながら、この追加のプロセスの故
に、Alパターンの部分的な剥離が、ポリイミドとのA
lの乏しい付着性により発生する。これは、ポリイミド
とAl層との間に緩衝層を使用して少しは緩和される。
特開昭58−114433号公報「改良硬化性ポリウレ
タン」は、Al,C,ポリイミド層より成る2層マスク
を用いて、シリコンウエハ内にホールを形成することを
開示している。Alパターン上にパシベートされたエッ
チング残留物が残り、パターンをだめにするのを避ける
ために、Cが用いられる。このプロセスは、薄い膜を制
限された速度で堆積する追加の工程を必要とする。それ
故、多層化されたマスクを使用するだけの簡単なプロセ
スが、単純な手段を使用して実現できることが望まし
い。
【0007】
【発明が解決しようとする課題】前述のように、VLS
Iプロセスの応用においては、エッチングされる酸化シ
リコンの厚さは、通常、1000〜5000オングスト
ロームで変化する。ここでは、垂直な側壁を有するサブ
ミクロン範囲のパターンを実現することが、主な目的で
あり、これらパターンは、これまでに開発された通常の
エッチング技術を使用して実現される。
【0008】通常のLSIは、電気的ベースの回路であ
るので、そのエッチングされたプロファイルの側面の滑
らかさは、全体の性能上問題にはならない。深い酸化シ
リコンを、VLSIで使用されるのと同じエッチングプ
ロセスを使用してエッチングすると、垂直で滑らかなプ
ロファイルが得られない。したがって、2μm以上の深
いエッチング厚さに対しては、側面平滑性とともに異方
性エッチングが制御されるような、プロセスが開発され
るべきである。VLSI応用に使用できる浅い酸化シリ
コンのエッチングにおいては、プロファイルの垂直性
が、前述のようなプロセスの使用によって制御できる。
この場合においてさえも、エッチング厚さが5000オ
ングストロームまで(しばしば最高で1μmまで)変化
すると、マスク材料として一般のフォトレジスト(例え
ば、AZ1350JまたはPMMAまたはAZ4903
等)の同じ厚さの使用は、垂直な酸化シリコン・プロフ
ァイルをある程度達成するのには問題はない。そのプロ
ファイルの形状は、エッチング条件とフォトレジスト処
理に依存する。深い酸化シリコンのエッチングは、厚い
フォトレジストマスクを使用してまたは金属のような他
の種類のハードマスクを使用しても実行できる。次の下
層のエッチングのプロファイル角度が重要な要因である
と考えられない場合には、酸化シリコンのエッチングの
厚さと同じまたはそれ以上の厚さのフォトレジストを、
深い酸化シリコンのエッチングに対するマスク材料とし
て使用できる。
【0009】図8(a),(b)は、厚いフォトレジス
トパターン15がエッチングされる酸化シリコン2上に
作製された深い酸化シリコンに対する従来のエッチング
プロセスの1つの典型的な例を示す。図8(a)に示す
ように、マスクとして使用されるフォトレジストの厚さ
が1.5μm以上であると、普通のフォトリソグラフィ
技術を使用して垂直なマスクプロファイルを得ることが
困難となり、酸化シリコンのエッチングされたプロファ
イルが、フォトレジストの厚さに依存するテーパのつい
たプロファイル角度を示す。
【0010】例えば、フォトレジストの厚さが厚くなれ
ばなるほど、フォトリソグラフィの続くフォトレジスト
パターンの側壁角度(図8(a)でのθ1 )が、90°
より小さくなっていく。したがって、テーパのついたフ
ォトレジストパターンが、次の酸化シリコンのエッチン
グでマスクとして使用されると、そのエッチングプロフ
ァイルは、図8(b)に示すように、フォトレジストマ
スクと同等のまたはそれ以下のテーパのついたプロファ
イル角度(θ2 )を常に示す。下層のエッチングされた
層のプロファイル角度は、最初のレジストパターン角度
に依存するだけでなく、フォトレジストとエッチングさ
れる材料(この場合には酸化シリコン)の両方のエッチ
ング速度に依存する。これらのほかに、エッチング条件
が、プロファイル角度にまた重要な役割を果たす。例え
ば、高エネルギーイオンが使用されるエッチング条件で
あると、達成されるテーパのついた角度がフォトレジス
トマスクの角度以下となり、また、下層のエッチングパ
ターンが、フォトレジストマスク侵食により広くなる。
それ故、厚いフォトレジストマスクの使用が、下層のエ
ッチングに対しテーパのついたプロファイルを与えるこ
とが解る。しかし、テーパのついたパターンのテーパ角
度の制御は困難である。これは、使用されるフォトレジ
ストの種類および厚さ,およびまたエッチング条件に依
存するからである。更に、厚いフォトレジストマスクが
使用されると、また、深い酸化シリコンの垂直なエッチ
ングが全く不可能となる。90°に近いプロファイル角
度で、深い酸化シリコンをエッチングするプロセスが開
発されなければならない。
【0011】酸化シリコンの垂直なエッチングに対し
て、金属のようなハードマスク材料がしようできる。C
rまたはNi−Cr合金またはAlのような金属マスク
が、深い酸化シリコンのエッチングに使用されていた。
図9は、深い酸化シリコンのエッチングを示す略図であ
り、基板1上に堆積された酸化シリコン2上に金属マス
ク16が蒸着される。フォトリソグラフィに続いて、レ
ジストパターン17が作製され、続いて金属パターン1
6(a)がドライエッチングまたはウエットエッチング
を使用して作製される。いずれのエッチング技術が使用
されるとしても、金属パターン16(a)が、側面粗さ
18を常に示し、および下層2の続くエッチングも側面
粗さ19を示す。一般には、Cr,Mo,W等のような
高沸点を有する金属が、金属マスクとして使用される。
プロセスから見ると、金属マスクを使用することは、深
い酸化シリコンのエッチングに対する最も簡単な方法で
ある。
【0012】しかしながら、それは、幾つかの欠点を有
する。例えば、滑らかなマスクパターンは、ドライエッ
チングを使用してさえも得ることが困難であり、それ
故、マスクパターンの形状に従う酸化シリコンのエッチ
ングは、エッチングされたプロファイルの側壁の高い粗
さを有する。この側面粗さの程度は、金属マスクパター
ンが作製されるエッチング技術に依存する。反応性ガス
・プラズマまたはアルゴン(Ar)イオンビームエッチ
ング技術のドライエッチング技術を使用しても、側面粗
さを、達するのが困難である一定の程度に減少させる
ことができない。今までの実験において、Crマスクの
使用により、続く酸化シリコンのエッチングの結果生じ
た側面粗さが、1200オングストローム以上となるこ
とがわかった。エッチングされたプロファイルに生じた
側面粗さのこのレベルは、滑らかな垂直エッチングが非
常に望まれる応用に、特に、フォトニック集積プロセス
の応用に使用できない。したがって、深い酸化シリコン
のエッチングに対して、良好に定められたプロセスを開
発しなければならないことは明らかである。いずれの一
般のエッチング技術も酸化シリコンのエッチングに使用
できるが、滑らかな側壁を有する垂直なプロファイルを
得ることは困難である。滑らかな側壁を有する垂直なプ
ロファイルを得るためには、マスク平滑性を含むエッチ
ングプロセスを、下層の酸化シリコンのエッチング前に
行わなければならない。
【0013】
【課題を解決するための手段】前述した問題は、本発明
を用いることによって完全に解消することができる。本
発明では、浅いおよび深い酸化シリコンのエッチングに
対し、滑らかな側壁を有する垂直にエッチングされたプ
ロファイルを達成するのに、異なる技術が用いられる。
【0014】最初に、普通の微細構造の酸化シリコンの
エッチングにおいて直面する方法を説明する。このエッ
チング方法は、サブミクロン範囲の酸化シリコンのエッ
チングに対して、普通のフォトレジスト,薄い金属,お
よび光無感応性レジストより成る多層化されたマスクの
使用に基づいている。この場合、金属マスクとして、チ
タン(Ti)を用いる。その理由は、Tiがハードベー
クされたレジストに対して良好な付着性を示すからであ
る。このため付着力を増すための緩衝層(前述の特開昭
58−114433号公報参照)は必要なくなる。クロ
ム(Cr)のような他の金属がハードベークされたレジ
スト上に使用されると、亀裂を発生することが解った。
厚い層のAlを有する多層化されたマスクが使用される
従来のエッチングプロセスと比較して、我々は、600
オングストローム以下の厚さのTiの薄い層を使用す
る。その結果、ウエットエッチングまたは簡単なイオン
ビームエッチングのいずれもが垂直で滑らかなTiのパ
ターンを与える。それ故、反応性ドライエッチングによ
るAlの粗さのために従来のプロセスで発生する問題を
克服できる
【0015】次に、ハードベークされたレジストを、イ
オンビームエッチング(IBE)技術を使用する代わり
に酸素ベースのRIEを使用してドライエッチングす
る。プロセス圧力は8パスカル以下であり、電力は0.
20W/cm2 以下である。プロセスの自己バイアスは−
400V以上とする。この条件下で、ハードベークされ
たレジストのエッチング速度が700オングストローム
/分以上となることが解り、Tiエッチング速度を殆ど
無視できた。次の酸化シリコンのエッチング前に、上部
金属層をエッチングしまたは残すことができる。
【0016】高い歩留りを持つ深い酸化シリコンのエッ
チングに対して、酸化シリコンと光無感応性レジストと
の間の薄い金属層より成る緩衝層を使用する。フォトレ
ジストを使用する代わりに光無感応性レジストを使用す
ることは、エッチングプロセス中のマスクの安定性を増
大させ、側面粗さの小さいより垂直なプロファイルを実
現できる。特に定義しない限り、レジストという用語
は、この実施例において主要層として用いられる光無感
応性レジストを意味する。240℃以上の温度によるレ
ジストのハードベーキングは、レジストから水分および
他の不所望なガスを放出させるために行われる。薄い酸
化シリコンのエッチングに対して、1.5〜2.0μm
のハードベークされたレジストを、レジスト侵食を避け
るために使用する。しかしながら、深い酸化シリコンの
エッチングにおいて、所望の酸化シリコンのエッチング
厚さより1〜2μm厚いレジスト厚さが要求され、それ
は、多工程スピニングを用いて、スピン塗布される。こ
のとき、各ステップに続いて、高温ベーキングが必要と
され、水分および他の不所望のガスをベーキング中に放
出できる。
【0017】酸化シリコンとハードベークされたレジス
トとの間に、緩衝層として薄い金属を用いることによ
り、反応性プラズマに対する上部の多層化されたマスク
の安定性を改良できる。そうでなければ、酸化シリコン
に対するハードベークされたレジストの乏しい付着性に
より、多層化されたマスクパターンが、長時間の酸化シ
リコンのエッチングプロセス中に剥離し、不所望の酸化
シリコンのエッチング・プロファイルが作製される。緩
衝金属層の厚さは、150オングストローム以下であ
る。本発明の特徴は、この薄い緩衝金属層が、酸化シリ
コンに対する上部のハードベークされたフォトレジスト
の安定性を改良するだけでなく、ハードベークされたレ
ジストのパターニング中にエッチング・ストッパとして
機能することである。下層のエッチングに続き、残され
た上部のハードベークされたレジストを金属のウエット
エッチングによりリフトオフできる。マスクパターンを
滑らかにすることが、次のエッチング・プロファイルに
重要な役割を果たす。
【0018】ハードベークされたレジストの垂直なパタ
ーンは、8パスカル以下の圧力および−400V以上の
自己バイアスで動作された酸素ベースのRIE技術を使
用して得られる。この条件下で、ハードベークされた光
無感応性レジストのエッチング速度が700オングスト
ローム/分以上であり、および上部の薄いTiはエッチ
ングされない。エッチング・プロファイルの滑らかな側
壁を得るためには、ハードベークされたレジストのパタ
ーニングに続いて、緩衝金属表面とハードベークされた
レジストの側壁上にパシベートされたエッチング残留物
を、使用される上部金属(この場合Ti)の一般のウエ
ットエッチャント中に試料を浸漬してエッチングでき
る。例えば、上部金属がTiであると、エッチング残留
物は、TiエッチャントすなわちNH4 Fを含む溶液を
使用してエッチングされる。
【0019】しかしながら、異なる種類の金属層を、緩
衝層および上部金属の両方に使用しなければならない。
前述したように、Crが上部のマスクとして使用される
と、ハードベークされたレジスト上へ蒸着されまたは堆
積された金属に亀裂が発生することが解った。これが、
Crを上部の金属層として使用することを推奨できない
理由である。この実験は、上部金属としてTiを、およ
び緩衝層としてCrを使用して行った。他の組合せも使
用できる。緩衝層の金属は、高い沸点を有し、フルオロ
カーボンガス・プラズマで容易にドライエッチングでき
る(フルオロカーボンガスは、酸化シリコンのエッチン
グに用いられる)種類の薄い金属層とすべきである。S
iまたはポリシリコン、あるいは250℃以上の温度に
耐えることができ、酸素プラズマでドライエッチングで
きない、例えば、Mo,Ni−Cr合金、Ti,WSi
x ,Pt,Ta等のような、いかなる種類の金属とする
こともできる。
【0020】上部の金属は、下部の薄い金属と異なるも
のとし、Ti,Al,Si,またはポリシリコン等とす
ることができる。上部の金属層は緩衝層と同じ金属にす
べきでない。その理由は、酸素ベースのRIEに続い
て、エッチングされた表面およびハードベークされたレ
ジストの側壁上に形成されると思われるエッチング残留
物が、下層の酸化シリコンのエッチングの前にウエット
エッチングされるからである。同じ種類の金属が使用さ
れると、ハードベークされたレジストのエッチングに続
くウエットエッチングが、上部の多層化されたマスクを
リフトオフする
【0021】
【実施例】最初に、VLSIの応用にしばしば利用され
る、酸化シリコン内に微細構造の細いホールを作製する
ために使用できるエッチングプロセスを説明する。図1
は、微細構造の酸化シリコンのパターンを作製する第1
の実施例でのエッチングプロセスを示す図である。
【0022】任意の厚さを有するドープおよびノンドー
プの酸化シリコン2を、シリコン基板1上へ堆積する。
続いて、1.5μm以上の厚さを有する光無感応性レジ
スト3(例えば、商標名:OFR−GA2)をスピン塗
布し、続いて45分間以上240℃以上の温度でそれを
ベークする。この実施例に使用されたレジストは、他に
特に述べない限り、光無感応性レジストであるというこ
とに留意すべきである。ハードベーキングに続いて、6
00オングストローム以下の厚さのTi4の薄い層を、
ハードベークされたレジスト3上に蒸着し、それを一般
のフォトリソグラフィ技術を使用してパターン化する。
【0023】本実施例の特徴は、従来のエッチングプロ
セス(図7参照)と比較して、Tiの薄い層を使用する
ことにある。フォトリソグラフィに続いて、Tiの薄い
層を、普通のエッチャントを使用してウエットエッチン
グするか、またはIBEを使用してドライエッチングし
て、Tiパターン4(a)を形成することができる。薄
いTiを使用することの利点は、そのパターン4(a)
を形成するのに反応性イオンエッチングを必要とせず、
したがって従来のプロセスにおいて見られるような問
題、例えば側壁上のエッチング残留物のパシベーショ
ン、およびパシベートされた層のエッチング中のパター
ンの剥離などが生じないことである。
【0024】Tiパターン4(a)の形成に続き、上部
のハードベークされたレジストを、酸素ベースの反応性
イオンエッチング技術を使用してエッチングする。プロ
セス圧力および電力は、それぞれ、8パスカル以下およ
び0.20W/cm2 以下とし、自己バイアス電圧を−4
00V以上とする。ガス流量は、レジストパターンを一
層細くするアンダーカットを避けるために、できるだけ
低く維持しなければならない。
【0025】本発明の他の特徴は、酸素ベースのIBE
を使用する代わりにRIEを使用する結果、比較的に高
いエネルギーのイオンによる損傷も発生しないことであ
る。ハードベークされたレジストパターン3(b)の形
成に続き、下層の酸化シリコンを、RIEまたはRIB
E技術のような技術を使用して、フルオロカーボンガス
・プラズマ内でドライエッチングする。上部の金属が、
酸化シリコンのエッチング厚さに依存して酸化シリコン
のエッチングに対して10以上の選択比を一般に有する
Tiであると、上部のTi層は、ハードベークされたレ
ジストのマスクと共に残される。その場合、両方を、一
般のウエットエッチャント、続いて酸化シリコンのエッ
チング(図1に示されない)を使用して分離的にウエッ
トエッチングする。
【0026】図2は、第2の実施例でのサブミクロン範
囲に対する酸化シリコンのエッチングプロセスを示す図
である。図2において、第1の実施例と同一の部材に
は、同一の符号を付して示す。第2の実施例において、
ハードベークされたレジストのパターン3(b)の形成
に続き、上部の薄いTi金属を、水酸化アンモニアを含
む一般のウエットエッチャントを使用してウエットエッ
チングする。レジストのパターンが酸素プラズマ内で作
製されると、Ti表面が酸化する可能性があるので、そ
の場合、2段階のウエットエッチングが使用される。そ
の後、酸化シリコンのエッチングを、ハードベークされ
たレジストのパターン3(b)のみをマスクとして行
う。下層の酸化シリコンのエッチングに対するマスクと
してハードベークされたレジストのパターン3(b)の
使用は、エッチング・プロファイル形状に影響しない。
【0027】本実施例(図1および図2)においては、
薄いTiは、ハードベークされたレジストのパターニン
グにマスクとして使用した。酸素プラズマでエッチング
することが困難であるSi,ポリシリコン,Al,Mo
等のような他の種類の材料を、ハードベークされたレジ
ストのパターンを作製するマスク材料として使用でき
る。本実施例において、光無感応性レジストを、多層化
されたマスクに使用した。一般のフォトレジストも使用
できる。しかしながら、その場合、ベーキング温度は、
プラズマ曝露の際にフォトレジストを光無感応にするた
めに約300℃(そのガラス転移温度より更に高い温
度)にしなければならない。薄いTi層が、ハードベー
クされたレジストのエッチングにおいてマスク材料とし
て使用されるので、反応性ガスを使用する追加ドライエ
ッチングプロセスは、必要でない。したがって、そのエ
ッチング中にパシベートされたエッチング残留物が形成
される機会はなく、パシベートされた層のエッチング中
にそのパターンを剥離する機会はない。したがって、ハ
ードベークされたレジストおよび酸化シリコンのエッチ
ングの両方のパターンは、更に垂直かつ滑らかになる。
これらの実施例は、従来のプロセスを使用するならば、
達成することは非常に困難である。
【0028】上記においては、サブミクロン範囲の浅い
酸化シリコンのエッチングに対するプロセスを説明し
た。ここからは、任意の厚さの酸化シリコンのエッチン
グ、特に、2μm以上の深い酸化シリコンのエッチング
に対して開発された異なるプロセスについて説明する。
同じ種類のプロセスが、また、浅いサブミクロン範囲の
酸化シリコンのエッチングに使用できることに留意すべ
きである。前述のようなエッチングプロセスは、また、
深い酸化シリコンのエッチングに使用できる。唯一の違
いは、ハードベークされたレジストの厚さが厚いことで
ある。この場合、酸化シリコンのエッチングは、一定の
エッチング条件でのみ可能である。多層化されたマスク
の剥離が、エッチングプロセス中の高エネルギーイオン
入射により発生するからである。この問題は、酸化シリ
コンのエッチングプロセスがエッチング厚さに依存して
長くなる時に、常に生じる。これは、スピン塗布される
レジストに対する付着を弱くする酸化シリコン表面の前
汚染によると最初は考えられた。この問題は、前汚染を
除去するために、レジストのスピン塗布前に、酸化シリ
コンの高温処理を与えることによっても、軽減されな
い。その結果、ハードベークされたレジストが酸化シリ
コンに対して乏しい付着性を有することが確かめられ
た。この問題は、ハードベークされたレジストと酸化シ
リコンとの間に薄い緩衝層を使用して軽減される。
【0029】図3は、本発明による第3の実施例におけ
る酸化シリコンのエッチングプロセスを示す図である。
図3において、第1の実施例と同一の部材は同一の符号
により示される。したがって、繰り返しの説明はここで
は省略する。第3の実施例において、レジスト7のスピ
ン塗布の前に、厚さ150オングストローム以下の薄い
緩衝層6を、酸化シリコン2上に堆積する。緩衝層6と
して使用されるこの種の材料は、高い沸点を有し、また
酸素プラズマでドライエッチングされてはならない。本
実施例においては、Crを使用した。Mo,Ni−Cr
合金,Ti,Ta,Pt,Si,ポリシリコンのような
他の材料も使用できる。
【0030】緩衝層6の形成に続いて、光無感応性レジ
スト(例えば、商標名:OFR−GA2等)を、緩衝層
6上にスピン塗布し、次に、それを前述した同じ条件で
45分以上ハードベークする。使用されるレジストは、
他に具体的に述べない限り、すべての種類の光無感応性
レジストである。この場合、スピン塗布されるレジスト
の厚さは、酸化シリコンのエッチングの厚さに依存す
る。常に、酸化シリコンのエッチングされる厚さと比較
して1μm以上の厚さのレジストが必要とされ、それ
は、多工程のスピン塗布を使用して行われ、各工程に続
いて、長時間の高温ベーキング(前述した条件で)が必
要とされる。
【0031】次に、厚さ600オングストローム以下の
Tiのような金属の薄い層8を、ハードベークされたレ
ジスト7上へ蒸着する。本実施例の特徴は、2つの異な
る種類の材料を、緩衝層6および上部層8として使用す
ることである。例えば、この実施例においては、上部層
8がTiであり、緩衝層6がCrである。この工程に続
く他のプロセスは、第1の実施例で既に説明されてい
る。それ故、それらの説明をここでは省略する。本実施
例では、光無感応性ハードベークレジストを用いた。広
義には、それは全ての種類のレジストを含むポリイミド
とすることができる。また、Cr/ハードベークされた
レジスト/Ti以外に、Mo/ハードベークされたレジ
スト/Ti、またはW/ハードベークされたレジスト/
Ti、またはWSix /ハードベークされたレジスト/
Ti等のような他の組合せを使用できる。Tiの代わり
に、Alをこれらの組合せに使用できる。第3の実施例
においては、Cr緩衝層上にある多層マスクを、次の酸
化シリコンのエッチングに対して使用した。本実施例の
特徴は、下層の酸化シリコンのエッチングに続き、緩衝
層上に残されたハードベークされたレジストを、超音波
洗浄の際に緩衝層のウエットエッチングによりリフトオ
フできることである。
【0032】図4は、第4の実施例において深い酸化シ
リコンに対するエッチングプロセスを示す図である。図
4において、第1および第3の実施例と同一の部材は同
一の符号により示される。したがって、繰り返しの説明
はここでは省略する。第2の実施例と同様に、酸化シリ
コンのエッチング前に、上部の薄いTiをウエットエッ
チングする。前述のように、緩衝層および上部層に異な
る層が使用されるので、上部金属のウエットエッチング
が、緩衝層をウエットエッチングすることがない。次
に、酸化シリコンを、緩衝層6上にあるハードベークさ
れたレジストマスク7(b)を使用してエッチングす
る。この工程に続く他のプロセスは、第3の実施例にお
いて既に説明したので、その説明はここでは省略する。
最終的に得られたエッチングプロファイルは、なんらの
影響も受けなかった。
【0033】図5は、第5の実施例において深い酸化シ
リコンのエッチングに対するエッチングプロセスを示す
略図である。図5において、第1および第3の実施例と
同一の部材は同一の符号により示される。したがって、
同様の説明はここでは省略する。酸化シリコンのエッチ
ングの前に、下部の緩衝層6を、市販のウエットエッチ
ングを使用してウエットエッチングし、パターン6
(c)を作製することができる。レジストパターン7
(b)を酸素プラズマを使用して作る場合、緩衝層6の
表面が酸化する可能性があることに注意すべきである。
その場合において、酸化が生じると、緩衝層のウエット
エッチングとその酸化層のウエットエッチングより成る
2工程のウエットエッチングを行う。前述のように、緩
衝層として選択されるこの種の材料は、酸素プラズマに
より容易に酸化されてはならない。Crが緩衝層に使用
されると、その酸化層(もしあれば)を、一般のウエッ
トエッチャントを使用してウエットエッチングできるこ
とが解る。薄い層が緩衝層に使用されるので、ウエット
エッチングには数秒必要とされる。この工程に続く他の
プロセスは、第1および第3の実施例において説明した
ことと同じであるので、その説明はここでは省略する。
【0034】図6は、第6の実施例において深い酸化シ
リコンに対するエッチングプロセスを示す図である。図
6において、第1,第2,第3,第4および第5の実施
例と同一の部材は同一の符号により示される。したがっ
て、繰り返しの説明をここでは省略する。酸化シリコン
のエッチング前に、上部の薄いTi層8をウエットエッ
チングする。この結果、薄い緩衝層6(c)と共にハー
ドベークされたレジスト7(b)が、次の酸化シリコン
のエッチングに対するマスクとして使用される。この工
程に続くプロセスは、第3の実施例において既に説明し
た。本実施例は、サブミクロン範囲の酸化シリコンのエ
ッチングが望まれるVLSI応用に使用されるだけでな
く、深い酸化シリコンのエッチングが必要とされる3次
元VLSIプロセスおよびフォトニック集積のような応
用にも使用される。
【0035】
【発明の効果】本発明を使用すると、0.2μm以下の
サブミクロン範囲の酸化シリコンのホールを作製でき
る。また、エッチングプロファイルの良好な制御性を有
する20μm以上の深い酸化シリコンのエッチングを、
フルオロカーボンガス・プラズマ内でRIEまたはRI
BEを使用して行うことができる。
【図面の簡単な説明】
【図1】第1の実施例でのサブミクロン範囲の浅い酸化
シリコンのエッチングプロセスを示す図である。
【図2】第2の実施例でのサブミクロン範囲の酸化シリ
コンのエッチングプロセスを示す図である。
【図3】第3の実施例での任意厚さの酸化シリコンのエ
ッチングプロセス、特に、深い酸化シリコンのエッチン
グ・プロセスを示す図である。
【図4】第4の実施例での任意厚さの酸化シリコンのエ
ッチングプロセス、特に、深い酸化シリコンのエッチン
グ・プロセスを示す図である。
【図5】第5の実施例での深い酸化シリコンのエッチン
グプロセスを示す図である。
【図6】第6の実施例での深い酸化シリコンのエッチン
グプロセスを示す図である。
【図7】サブミクロン範囲の酸化シリコンのエッチング
プロセスを示す図である。
【図8】深い酸化シリコンに対する一般のエッチングプ
ロセスを示す図である。
【図9】深い酸化シリコンに対する一般のエッチングプ
ロセスを示す図である。
【符号の説明】 1 基板 2 酸化シリコン膜 3 レジストパターン 4 Tiパターン 5 フォトレジストパターン 6 金属緩衝層 7 レジストパターン 8 上部金属 9 ポリイミド 10 Al層 11 フォトレジスト 12 パシベートされた層 15 厚いフォトレジストパターン 16 金属パターン 17 レジストパターン 18 側面粗さ 19 側面粗さ

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 サブミクロン範囲の浅い酸化シリコンを
    ドライエッチングする方法において、 (A)酸化シリコン(2)上にハードベークされた光無
    感応性レジスト層(3)とTi層(4)とハードベーク
    されたフォトレジスト層(5)とが積層された多層膜を
    形成する工程を有し、 (B)この形成された多層膜により多層マスクを作製す
    る工程を有し、 この工程は、 (a)フォトリソグラフィを使用してフォトレジストパ
    ターン(5)を作製する工程と、 (b)ウエットエッチング又はイオンビームエッチング
    を用いて薄いTiパターン4(a)を作製する工程と、 (c)ハードベークされた光無感応性レジストパターン
    3(b)を作製する工程とからなり、 (C)フルオロカーボンガスベースの反応性イオンエッ
    チングまたは反応性イオンビームエッチング技術を使用
    して、下層の酸化シリコン(2)をドライエッチングす
    る工程を有することを特徴とする酸化シリコン膜のドラ
    イエッチング方法。
  2. 【請求項2】 請求項1記載の浅い酸化シリコン膜のド
    ライエッチング方法において、 ハードベークされた光無感応性レジストパターン3
    (b)を、8Pa(パスカル)以下の圧力、0.2W/
    cm2 以下の電力、および−400V以上の自己バイアス
    の条件下で、酸素ベースの反応性イオンエッチング(R
    IE)を使用し、エッチング残留物を除去するために水
    酸化アンモニアを含むエッチャントを使用して、数秒間
    ウエットエッチングを行うことにより作製することを特
    徴とする酸化シリコン膜のドライエッチング方法。
  3. 【請求項3】 請求項1記載の浅い酸化シリコン膜のド
    ライエッチング方法において、 下層の酸化シリコン(2)のエッチングを、ハードベー
    クされた光無感応性レジストパターン3(b)のマスク
    パターン、または光無感応性レジストパターン3(b)
    と薄いTiパターン4(a)より成るマスクパターンを
    使用して行うことを特徴とする酸化シリコン膜のドライ
    エッチング方法。
  4. 【請求項4】 深い酸化シリコン膜をドライエッチング
    する方法において、 (A)酸化シリコン(2)上に、材料がTiと異なり
    い金属よりなる緩衝層(6)とハードベークされたレジ
    スト層(7)とTi層(8)とハードベークされたフォ
    トレジスト層(5)とが積層された多層膜を形成する工
    程を有し、 (B)この多層膜により多層マスクを作製する工程を有
    し、 この多層マスクを作製する工程は、 (a)フォトリソグラフィを使用してフォトレジストパ
    ターンを作製する工程と、 (b)ウエットエッチング又はイオンビームエッチング
    を用いて薄いTiパターン8(a)を作製する工程と、 (c)緩衝層となる薄い金属(6)上にレジストパター
    ン7(b)を作製する工程と からなり、 (C)反応性イオンエッチング技術を使用してフルオロ
    カーボンガス・プラズマで酸化シリコンをドライエッチ
    ングする工程を有することを特徴とする酸化シリコン膜
    のドライエッチング方法。
  5. 【請求項5】 請求項4記載の深い酸化シリコン膜のド
    ライエッチング方法において、 使用されるハードベークされた材料(7)が300℃以
    上に耐えることができ、および酸素プラズマを使用して
    容易にドライエッチングできるレジスト(光感応性また
    は光無感応性)であることを特徴とする酸化シリコン膜
    のドライエッチング方法。
  6. 【請求項6】 請求項4記載の深い酸化シリコン膜のド
    ライエッチング方法において、 酸化シリコン(2)をTiパターン8(a)、付着性を
    増強させるために使用される緩衝層となる薄い金属
    (6)上にあるハードベークされたレジスト7(b)よ
    りなるマスクパターンを使用してエッチングすることを
    特徴とする酸化シリコン膜のドライエッチング方法。
  7. 【請求項7】 請求項4記載の深い酸化シリコン膜のド
    ライエッチング方法において、 酸化シリコン(2)を酸化シリコン(2)に対するハー
    ドベークされたレジスト(7)の付着性を増強するため
    に使用される緩衝層となる薄い金属(6)上にあるハー
    ドベークされたレジスト7(b)のマスクパターンを使
    用してドライエッチングすることを特徴とする酸化シリ
    コン膜のドライエッチング方法。
  8. 【請求項8】 請求項4記載の深い酸化シリコン膜のド
    ライエッチング方法において、 酸化シリコン(2)をTiパターン8(a)、ハードベ
    ークされたレジスト7(b)およびハードベークされた
    レジスト7(b)との付着性を増強するために使用され
    る緩衝層となる薄い金属6(c)より成るマスクパター
    ンを使用してエッチングすることを特徴とする酸化シリ
    コン膜のドライエッチング方法。
  9. 【請求項9】 請求項4記載の深い酸化シリコン膜のド
    ライエッチング方法において、 酸化シリコン(2)をハードベークされたレジスト7
    (b)と緩衝層となる薄い金属6(c)よりなるマスク
    パターンを使用してエッチングすることを特徴とする酸
    化シリコン膜のドライエッチング方法。
JP6079083A 1994-04-19 1994-04-19 酸化シリコン膜のドライエッチング方法 Expired - Lifetime JP2984539B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6079083A JP2984539B2 (ja) 1994-04-19 1994-04-19 酸化シリコン膜のドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6079083A JP2984539B2 (ja) 1994-04-19 1994-04-19 酸化シリコン膜のドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH07288247A JPH07288247A (ja) 1995-10-31
JP2984539B2 true JP2984539B2 (ja) 1999-11-29

Family

ID=13679999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6079083A Expired - Lifetime JP2984539B2 (ja) 1994-04-19 1994-04-19 酸化シリコン膜のドライエッチング方法

Country Status (1)

Country Link
JP (1) JP2984539B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119020B2 (en) * 2002-12-04 2006-10-10 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
KR101339265B1 (ko) * 2012-12-31 2013-12-09 현대자동차 주식회사 반도체 소자의 제조 방법
JP6255187B2 (ja) * 2013-08-20 2017-12-27 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法
JP6369366B2 (ja) * 2015-03-26 2018-08-08 豊田合成株式会社 半導体装置の製造方法
US10109498B2 (en) * 2016-08-09 2018-10-23 Varian Semiconductor Equipment Associates, Inc. Composite patterning mask using angled ion beam deposition
US11119405B2 (en) * 2018-10-12 2021-09-14 Applied Materials, Inc. Techniques for forming angled structures
CN117476826B (zh) * 2023-12-28 2024-04-16 江西兆驰半导体有限公司 Micro-LED阵列及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56105636A (en) * 1980-01-28 1981-08-22 Nec Corp Formation of pattern
DE3275447D1 (en) * 1982-07-03 1987-03-19 Ibm Deutschland Process for the formation of grooves having essentially vertical lateral silicium walls by reactive ion etching
JPH02254720A (ja) * 1989-03-29 1990-10-15 Toshiba Corp 微細エッチング方法
JPH0414220A (ja) * 1990-05-08 1992-01-20 Sony Corp レジスト・パターン形成方法

Also Published As

Publication number Publication date
JPH07288247A (ja) 1995-10-31

Similar Documents

Publication Publication Date Title
US5804083A (en) Method of forming a microstructure
US20200251336A1 (en) Self-Aligned, Over Etched Hard Mask Fabrication Method and Structure
US6268287B1 (en) Polymerless metal hard mask etching
EP0607808B1 (en) Method of etching semiconductor substrate
JP2984539B2 (ja) 酸化シリコン膜のドライエッチング方法
US5915198A (en) Contact process using taper contact etching and polycide step
WO2023169041A1 (zh) 膜层的图形化方法及半导体器件的制备方法
JP3425581B2 (ja) 半導体装置のゲート電極の形成方法
KR100928098B1 (ko) 산화막을 이용한 메탈라인 형성방법
JP2570735B2 (ja) 多層配線形成方法
JPH06333886A (ja) コンタクトホールの形成方法
TW512429B (en) Dry development method using top surface imaging technology
JPH03248429A (ja) 半導体装置の製造方法
CN101290906A (zh) 半导体器件的制造方法
KR0174945B1 (ko) 메탈층 패턴 형성 방법
JPH04206827A (ja) 微細配線の形成方法
JP2002026020A (ja) 半導体装置の製造方法
JPH02143523A (ja) 半導体装置の製造方法
JPS5863149A (ja) 光導体装置の電極製造方法
JPH07273280A (ja) 薄膜パターンの形成方法
JPH03297134A (ja) パターン形成方法
KR100526470B1 (ko) 플래쉬 메모리의 게이트 형성방법
JPH07135138A (ja) X線マスクの製造方法
JP2001176962A (ja) 半導体装置及び製造方法
JP2000012546A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980106