JPH06333886A - コンタクトホールの形成方法 - Google Patents
コンタクトホールの形成方法Info
- Publication number
- JPH06333886A JPH06333886A JP12431393A JP12431393A JPH06333886A JP H06333886 A JPH06333886 A JP H06333886A JP 12431393 A JP12431393 A JP 12431393A JP 12431393 A JP12431393 A JP 12431393A JP H06333886 A JPH06333886 A JP H06333886A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- insulating film
- polycrystalline silicon
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 いわゆるマイクロローディングを防止し、微
細なコンタクトホールを精度良く形成するコンタクトホ
ールの形成方法を提供する。 【構成】 シリコン酸化膜系の絶縁膜(12)にコンタ
クトホールを形成するに際して、従来のホトレジストに
代えて、多結晶シリコン膜または高融点金属(例えば、
TiN)をエッチングマスクとして採用する。これによ
り、アスペクト比を半分以下に低減することができるの
で、イオンがコンタクトホールの底部に到達しやすくな
り、微細なコンタクトホールであっても、開口径の大小
によらず、一定のエッチングレートで加工することがで
きる。
細なコンタクトホールを精度良く形成するコンタクトホ
ールの形成方法を提供する。 【構成】 シリコン酸化膜系の絶縁膜(12)にコンタ
クトホールを形成するに際して、従来のホトレジストに
代えて、多結晶シリコン膜または高融点金属(例えば、
TiN)をエッチングマスクとして採用する。これによ
り、アスペクト比を半分以下に低減することができるの
で、イオンがコンタクトホールの底部に到達しやすくな
り、微細なコンタクトホールであっても、開口径の大小
によらず、一定のエッチングレートで加工することがで
きる。
Description
【0001】
【産業上の利用分野】本発明は、コンタクトホールの形
成方法に関し、さらに詳しく言えば、アスペクト比を下
げることにより微細なコンタクトホールの形状を改善し
たコンタクトホールの形成方法に関する。
成方法に関し、さらに詳しく言えば、アスペクト比を下
げることにより微細なコンタクトホールの形状を改善し
たコンタクトホールの形成方法に関する。
【0002】
【従来の技術】一般に、シリコン酸化膜、BPSG膜、
PSG膜等のシリコン酸化膜系の絶縁膜にコンタクトホ
ール(ビアホールを含む。)を形成する場合には、図4
に示す様に、半導体基板または配線層(1)上に形成さ
れた絶縁膜(2)上に、ホトレジスト(3)を形成し、
RIE等のプラズマエッチングによりコンタクトホール
を開口する。
PSG膜等のシリコン酸化膜系の絶縁膜にコンタクトホ
ール(ビアホールを含む。)を形成する場合には、図4
に示す様に、半導体基板または配線層(1)上に形成さ
れた絶縁膜(2)上に、ホトレジスト(3)を形成し、
RIE等のプラズマエッチングによりコンタクトホール
を開口する。
【0003】しかしながら、コンタクトホールの開口径
が1μm以下になってくると、開口径の大小によってエ
ッチング量に相違を生じる、いわゆるマイクロローディ
ング効果が顕著になってくる。例えば、ホトレジスト
(3)の開口径が0.5μm、0.8μm、1.0μmの
3種類ある場合、プラズマエッチングを行うと、図5に
示す様に、開口径の小さいコンタクトホール(4A)ほ
ど、エッチングレートが小さくなる。これは、いわゆる
アスペクト比(b/a)が大きくなるために、イオンが
コンタクトホール(4A)の底部に到達しにくくなるた
めである。
が1μm以下になってくると、開口径の大小によってエ
ッチング量に相違を生じる、いわゆるマイクロローディ
ング効果が顕著になってくる。例えば、ホトレジスト
(3)の開口径が0.5μm、0.8μm、1.0μmの
3種類ある場合、プラズマエッチングを行うと、図5に
示す様に、開口径の小さいコンタクトホール(4A)ほ
ど、エッチングレートが小さくなる。これは、いわゆる
アスペクト比(b/a)が大きくなるために、イオンが
コンタクトホール(4A)の底部に到達しにくくなるた
めである。
【0004】そこで、最小の0.5μmのコンタクトホ
ールを完全に開口するために、相当のオーバーエッチン
グを行うことになる。すると、図6に示す様にコンタク
トホールの大小によって形状等に問題が発生する。第1
の問題は、1.0μmのコンタクトホール(4C)で
は、オーバーエッチングにより、下地の半導体基板また
は配線層(1)が削れてしまうことである。また、第2
の問題は、0.5μm、0.8μmのコンタクトホール
(4A,4B)では、たる型の断面形状になってしま
う。これは、アスペクト比(b/a)が大きいために、
イオンがコンタクトホールの側壁に衝突しやすくなるた
めである。これでは、上層配線層との正常なコンタクト
をとることはできない。
ールを完全に開口するために、相当のオーバーエッチン
グを行うことになる。すると、図6に示す様にコンタク
トホールの大小によって形状等に問題が発生する。第1
の問題は、1.0μmのコンタクトホール(4C)で
は、オーバーエッチングにより、下地の半導体基板また
は配線層(1)が削れてしまうことである。また、第2
の問題は、0.5μm、0.8μmのコンタクトホール
(4A,4B)では、たる型の断面形状になってしま
う。これは、アスペクト比(b/a)が大きいために、
イオンがコンタクトホールの側壁に衝突しやすくなるた
めである。これでは、上層配線層との正常なコンタクト
をとることはできない。
【0005】なお、アスペクト比(b/a)において、
bはエッチングマスクを含む絶縁膜の膜厚、aは開口径
である。
bはエッチングマスクを含む絶縁膜の膜厚、aは開口径
である。
【0006】
【発明が解決しようとする課題】上記のように、従来の
コンタクトホールの形成方法では、マイクロローデング
効果のために断面形状等に異常が発生し、微細なコンタ
クトホールの形成が困難になるという問題点があった。
コンタクトホールの形成方法では、マイクロローデング
効果のために断面形状等に異常が発生し、微細なコンタ
クトホールの形成が困難になるという問題点があった。
【0007】
【課題を解決するための手段】本発明は、上記の問題点
に鑑みて為されたものであり、シリコン酸化膜系の絶縁
膜にコンタクトホールを形成するに際して、ホトレジス
トに代えて、多結晶シリコン膜または高融点金属膜をエ
ッチングマスクとしたことを特徴としている。
に鑑みて為されたものであり、シリコン酸化膜系の絶縁
膜にコンタクトホールを形成するに際して、ホトレジス
トに代えて、多結晶シリコン膜または高融点金属膜をエ
ッチングマスクとしたことを特徴としている。
【0008】
【作用】本発明によれば、シリコン酸化膜系の絶縁膜に
対してエッチング選択比を20以上とれる、多結晶シリ
コン膜または高融点金属膜(例えば、TiN)をエッチ
ングマスクとして採用している。これにより、ホトレジ
ストをエッチングマスクとした場合に比べて膜厚を薄く
できる結果、アスペクト比(b/a)が大幅に小さくな
る(bが小さくなる。)ので、マイクロローディング効
果を防止し、微細なコンタクトホールを精度良く形成す
ることができる。
対してエッチング選択比を20以上とれる、多結晶シリ
コン膜または高融点金属膜(例えば、TiN)をエッチ
ングマスクとして採用している。これにより、ホトレジ
ストをエッチングマスクとした場合に比べて膜厚を薄く
できる結果、アスペクト比(b/a)が大幅に小さくな
る(bが小さくなる。)ので、マイクロローディング効
果を防止し、微細なコンタクトホールを精度良く形成す
ることができる。
【0009】
【実施例】次に、本発明の一実施例を図1乃至図3を参
照して説明する。図1において、半導体基板または配線
層(11)上に形成されたシリコン酸化膜系の絶縁膜
(12)上に多結晶シリコン膜または高融点金属膜(1
3)を形成し、この上にホトレジスト(14)を形成す
る。本工程は、半導体基板または配線層(11)上に、
減圧CVD法によって、シリコン酸化膜、BPSG膜、
PSG膜等のシリコン酸化膜系の絶縁膜(12)を形成
し、この上に多結晶シリコン膜または高融点金属膜(1
3)をスパッタ法若しくは減圧CVD法によって形成
し、さらにこの上にホトレジスト(14)を塗布し、ホ
トソグラフィー法により所定の開口部分を形成してい
る。高融点金属膜としては、例えばチタンナイトライド
膜(TiN膜)等を適用できる。
照して説明する。図1において、半導体基板または配線
層(11)上に形成されたシリコン酸化膜系の絶縁膜
(12)上に多結晶シリコン膜または高融点金属膜(1
3)を形成し、この上にホトレジスト(14)を形成す
る。本工程は、半導体基板または配線層(11)上に、
減圧CVD法によって、シリコン酸化膜、BPSG膜、
PSG膜等のシリコン酸化膜系の絶縁膜(12)を形成
し、この上に多結晶シリコン膜または高融点金属膜(1
3)をスパッタ法若しくは減圧CVD法によって形成
し、さらにこの上にホトレジスト(14)を塗布し、ホ
トソグラフィー法により所定の開口部分を形成してい
る。高融点金属膜としては、例えばチタンナイトライド
膜(TiN膜)等を適用できる。
【0010】図2において、多結晶シリコン膜または高
融点金属膜(13)をマスクとして絶縁膜(12)をプ
ラズマエッチングし、コンタクトホール(15A,15
B,15C)を形成する。本工程は、本発明の最も特徴
とする工程であり、ホトレジスト(14)をマスクとし
て、多結晶シリコン膜または高融点金属膜(13)をC
l2ガスとHBrガスを導入してプラズマエッチング
(RIE等)し、ホトレジスト(14)を除去し、パタ
ーニングされた多結晶シリコン膜または高融点金属膜
(13)をマスクとして、絶縁膜(12)をプラズマエ
ッチングしている。このプラズマエッチングでは、例え
ばCHF3ガス、CF4ガス、O2ガスを導入して行うこ
とができる。
融点金属膜(13)をマスクとして絶縁膜(12)をプ
ラズマエッチングし、コンタクトホール(15A,15
B,15C)を形成する。本工程は、本発明の最も特徴
とする工程であり、ホトレジスト(14)をマスクとし
て、多結晶シリコン膜または高融点金属膜(13)をC
l2ガスとHBrガスを導入してプラズマエッチング
(RIE等)し、ホトレジスト(14)を除去し、パタ
ーニングされた多結晶シリコン膜または高融点金属膜
(13)をマスクとして、絶縁膜(12)をプラズマエ
ッチングしている。このプラズマエッチングでは、例え
ばCHF3ガス、CF4ガス、O2ガスを導入して行うこ
とができる。
【0011】このように本発明によれば、従来のホトレ
ジストに代えて、選択比が20以上とれる多結晶シリコ
ン膜または高融点金属膜(13)をマスクとして採用し
ているので、アスペクト比を大幅に小さくできる。これ
を開口径が0.5μmのコンタクトホール(15A)を
例として説明すると、絶縁膜(12)の膜厚が0.5μ
mの場合、従来のホトレジストでは選択比を考慮して約
1.0μmの膜厚が必要であり、アスペクト比(b/
a)は約3であった。これに対して、本発明によれば、
マスク厚を0.1μmにすることができる。よって、アス
ペクト比(b/a)は1.2となり、従来と比べて半分
以下とできる。
ジストに代えて、選択比が20以上とれる多結晶シリコ
ン膜または高融点金属膜(13)をマスクとして採用し
ているので、アスペクト比を大幅に小さくできる。これ
を開口径が0.5μmのコンタクトホール(15A)を
例として説明すると、絶縁膜(12)の膜厚が0.5μ
mの場合、従来のホトレジストでは選択比を考慮して約
1.0μmの膜厚が必要であり、アスペクト比(b/
a)は約3であった。これに対して、本発明によれば、
マスク厚を0.1μmにすることができる。よって、アス
ペクト比(b/a)は1.2となり、従来と比べて半分
以下とできる。
【0012】したがって、プラズマ中のイオンは、容易
にコンタクトホール(15A)の底部まで到達すること
ができ、また側壁に衝突する割合も小さくなるので、コ
ンタクトホール(15A,15B,15C)の開口径の
大小にかかわらず、一定のエックングレートが得られ、
かつ断面形状についても従来のようにたる型となること
がなく、均一な断面形状が得られる。
にコンタクトホール(15A)の底部まで到達すること
ができ、また側壁に衝突する割合も小さくなるので、コ
ンタクトホール(15A,15B,15C)の開口径の
大小にかかわらず、一定のエックングレートが得られ、
かつ断面形状についても従来のようにたる型となること
がなく、均一な断面形状が得られる。
【0013】図3において、Al膜等をスパッタ法によ
り全面に付着する。そして、Al膜およびその下層の多
結晶シリコン膜または高融点金属膜(13)を同時にパ
ターニングすることにより、配線層(16)を形成す
る。本工程では、配線層(16)のパターニング時に、
不要部分の多結晶シリコン膜または高融点金属膜(1
3)も同時に除去される。
り全面に付着する。そして、Al膜およびその下層の多
結晶シリコン膜または高融点金属膜(13)を同時にパ
ターニングすることにより、配線層(16)を形成す
る。本工程では、配線層(16)のパターニング時に、
不要部分の多結晶シリコン膜または高融点金属膜(1
3)も同時に除去される。
【0014】
【発明の効果】以上説明したように本発明によれば、シ
リコン酸化膜系の絶縁膜に対してエッチング選択比を2
0以上とれる、多結晶シリコン膜または高融点金属膜
(例えば、TiN)をエッチングマスクとして採用して
いる。これにより、ホトレジストをエッチングマスクと
した場合に比べて膜厚を薄くできる結果、アスペクト比
(b/a)が半分以下に低減できるので、コンタクトホ
ールの開口径の大小にかかわらず、一定のエッチングレ
ートが得られ、かつ断面形状についても従来のようにた
る型となることがなく、均一な断面形状が得られる。
リコン酸化膜系の絶縁膜に対してエッチング選択比を2
0以上とれる、多結晶シリコン膜または高融点金属膜
(例えば、TiN)をエッチングマスクとして採用して
いる。これにより、ホトレジストをエッチングマスクと
した場合に比べて膜厚を薄くできる結果、アスペクト比
(b/a)が半分以下に低減できるので、コンタクトホ
ールの開口径の大小にかかわらず、一定のエッチングレ
ートが得られ、かつ断面形状についても従来のようにた
る型となることがなく、均一な断面形状が得られる。
【0015】また、本発明によれば、エッチングマスク
として使用した多結晶シリコン膜または高融点金属膜
は、後の配線層のパターニング時にその不要部分を同時
に除去することができる。よって、エッチングマスクを
除去するための特別の工程を設ける必要がなく、製造工
程の合理化にも寄与することができるものである。
として使用した多結晶シリコン膜または高融点金属膜
は、後の配線層のパターニング時にその不要部分を同時
に除去することができる。よって、エッチングマスクを
除去するための特別の工程を設ける必要がなく、製造工
程の合理化にも寄与することができるものである。
【図1】本発明のコンタクトホールの形成方法を説明す
る第1の断面図である。
る第1の断面図である。
【図2】本発明のコンタクトホールの形成方法を説明す
る第2の断面図である。
る第2の断面図である。
【図3】従来例のコンタクトホールの形成方法を説明す
る第3の断面図である。
る第3の断面図である。
【図4】従来例のコンタクトホールの形成方法を説明す
る第1の断面図である。
る第1の断面図である。
【図5】従来例のコンタクトホールの形成方法を説明す
る第2の断面図である。
る第2の断面図である。
【図6】従来例のコンタクトホールの形成方法を説明す
る第3の断面図である。
る第3の断面図である。
Claims (1)
- 【請求項1】 シリコン酸化膜系の絶縁膜へのコンタク
トホールの形成方法において、前記絶縁膜上に多結晶シ
リコン膜または高融点金属膜を選択的に形成し、これを
マスクとして前記絶縁膜をプラズマエッチングすること
を特徴としたコンタクトホールの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12431393A JPH06333886A (ja) | 1993-05-26 | 1993-05-26 | コンタクトホールの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12431393A JPH06333886A (ja) | 1993-05-26 | 1993-05-26 | コンタクトホールの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06333886A true JPH06333886A (ja) | 1994-12-02 |
Family
ID=14882243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12431393A Pending JPH06333886A (ja) | 1993-05-26 | 1993-05-26 | コンタクトホールの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06333886A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114247A (ja) * | 1998-09-28 | 2000-04-21 | Stmicroelectronics Srl | 誘電体層をエッチングする処理方法 |
KR100894763B1 (ko) * | 2002-10-21 | 2009-04-24 | 매그나칩 반도체 유한회사 | 플라즈마 차징 손상 감소 방법 및 이를 이용한 듀얼다마신 패턴 형성 방법 |
JP2013048140A (ja) * | 2011-08-29 | 2013-03-07 | Dainippon Printing Co Ltd | パターン成形用構造体および微細パターン形成方法 |
US8841769B2 (en) | 2012-08-17 | 2014-09-23 | Samsung Electronics Co., Ltd. | Semiconductor device having metal plug and method of manufacturing the same |
US9054051B2 (en) | 2011-06-15 | 2015-06-09 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
-
1993
- 1993-05-26 JP JP12431393A patent/JPH06333886A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114247A (ja) * | 1998-09-28 | 2000-04-21 | Stmicroelectronics Srl | 誘電体層をエッチングする処理方法 |
KR100894763B1 (ko) * | 2002-10-21 | 2009-04-24 | 매그나칩 반도체 유한회사 | 플라즈마 차징 손상 감소 방법 및 이를 이용한 듀얼다마신 패턴 형성 방법 |
US9054051B2 (en) | 2011-06-15 | 2015-06-09 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
JP2013048140A (ja) * | 2011-08-29 | 2013-03-07 | Dainippon Printing Co Ltd | パターン成形用構造体および微細パターン形成方法 |
US8841769B2 (en) | 2012-08-17 | 2014-09-23 | Samsung Electronics Co., Ltd. | Semiconductor device having metal plug and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2604631B2 (ja) | 半導体装置の製造方法 | |
US6268287B1 (en) | Polymerless metal hard mask etching | |
JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
JP3088178B2 (ja) | ポリシリコン膜のエッチング方法 | |
US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
JP3312604B2 (ja) | 半導体装置の製造方法 | |
JPH06333886A (ja) | コンタクトホールの形成方法 | |
US6103630A (en) | Adding SF6 gas to improve metal undercut for hardmask metal etching | |
JP2757838B2 (ja) | 半導体装置の製造方法 | |
US6579792B2 (en) | Method of manufacturing a semiconductor device | |
US6548413B1 (en) | Method to reduce microloading in metal etching | |
JPH0653334A (ja) | 半導体装置の製造方法 | |
US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
JPH0483336A (ja) | 半導体装置の製造方法 | |
US20020039837A1 (en) | Method of manufacturing a semiconductor device | |
JPH05283407A (ja) | 半導体装置の製造方法 | |
KR0139072B1 (ko) | 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법 | |
JPH03248429A (ja) | 半導体装置の製造方法 | |
JPH0766178A (ja) | 半導体装置の製造方法 | |
JPH0590220A (ja) | 半導体装置の製造方法 | |
JP3291387B2 (ja) | 半導体装置の製造方法 | |
KR0140638B1 (ko) | 콘택식각방법 | |
JP3331065B2 (ja) | 半導体デバイスのコンタクトホール形成方法 | |
JPH0423322A (ja) | 半導体装置の製造方法 | |
JPH05283378A (ja) | 半導体装置の製造方法 |