JP2757838B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2757838B2 JP2757838B2 JP7277323A JP27732395A JP2757838B2 JP 2757838 B2 JP2757838 B2 JP 2757838B2 JP 7277323 A JP7277323 A JP 7277323A JP 27732395 A JP27732395 A JP 27732395A JP 2757838 B2 JP2757838 B2 JP 2757838B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- insulating film
- forming
- etching
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に基板に形成した素子と配線間、または多
層配線では配線間どうしのコンタクトをとるため絶縁膜
に開孔を形成する方法に関する。
法に関し、特に基板に形成した素子と配線間、または多
層配線では配線間どうしのコンタクトをとるため絶縁膜
に開孔を形成する方法に関する。
【０００２】
【従来の技術】現在基板に形成した素子と配線とのコン
タクト、あるいは多層配線では配線間のコンタクトをと
るためにエッチングマスク形成後絶縁膜をエッチングに
より開孔することが行なわれている。
タクト、あるいは多層配線では配線間のコンタクトをと
るためにエッチングマスク形成後絶縁膜をエッチングに
より開孔することが行なわれている。
【０００３】図２を参照して、ウエットエッチングとド
ライエッチングを組み合わせた、第１の従来例について
説明する。この手法は上層の配線形状を被覆性良く形成
するために一度ウエットエッチングなどにより等方性エ
ッチングを行ない開孔の上部を広げた後ドライエッチン
グにより所望の大きさのコンタクトを開孔するという二
段階のエッチングを行なうものである。すなわち、図２
（ａ）に示すように、シリコン基板１上にＢＰＳＧ膜２
を形成し、開孔３を有するフォトレジスト膜４を形成す
る。次に、等方性エッチングにより、図２（ｂ）に示す
ように、開孔３より寸法の大きい溝５をＢＰＳＧ膜２の
表面部に形成する。次に、異方性ドライエッチングによ
り、図２（ｃ）に示すように、シリコン基板１の表面を
露出させて開孔６を形成する。次に、フォトレジスト膜
４を除去する。こうして、図２（ｄ）に示すように、上
部６−１の寸法が下部６−２の寸法より大きな開孔６が
形成される。次に、図２（ｅ）に示すようにアルミニウ
ム系配線７を形成する。
ライエッチングを組み合わせた、第１の従来例について
説明する。この手法は上層の配線形状を被覆性良く形成
するために一度ウエットエッチングなどにより等方性エ
ッチングを行ない開孔の上部を広げた後ドライエッチン
グにより所望の大きさのコンタクトを開孔するという二
段階のエッチングを行なうものである。すなわち、図２
（ａ）に示すように、シリコン基板１上にＢＰＳＧ膜２
を形成し、開孔３を有するフォトレジスト膜４を形成す
る。次に、等方性エッチングにより、図２（ｂ）に示す
ように、開孔３より寸法の大きい溝５をＢＰＳＧ膜２の
表面部に形成する。次に、異方性ドライエッチングによ
り、図２（ｃ）に示すように、シリコン基板１の表面を
露出させて開孔６を形成する。次に、フォトレジスト膜
４を除去する。こうして、図２（ｄ）に示すように、上
部６−１の寸法が下部６−２の寸法より大きな開孔６が
形成される。次に、図２（ｅ）に示すようにアルミニウ
ム系配線７を形成する。
【０００４】また、レジスト後退法などにより上部から
下部にかけて傾斜を付けるテーパーコンタクトエッチを
用いることで被覆性の良い配線を形成する手法（第２の
従来例）がある。すなわち、図３（ａ）に示すように、
シリコン基板１上にＢＰＳＧ膜を堆積し、開孔３Ａを有
するフォトレジスト膜４Ａを形成する。図２（ａ）の３
と同様な開孔を形成した後に適当な熱処理によりリフロ
ーさせることにより、順テーパ状の開孔３Ａを形成する
ことができる。次に、ＢＰＳＧ膜２のフォトレジスト膜
４Ａに対する選択比が１程度の条件でエッチングする
と、図３（ｂ）に示すように、フォトレジスト膜の開孔
端が後退しつつエッチングされて順テーパ状の溝５Ａが
形成される。溝の底部がシリコン基板１に達する迄この
エッチングを続行することにより、図３（ｃ）に示すよ
うに、ＢＰＳＧ膜２に順テーパ状の開孔６Ａを形成する
ことができる。次に、フォトレジスト膜を図３（ｄ）に
示すように除去し、図３（ｅ）に示すように、アルミニ
ウム系配線７を形成する。
下部にかけて傾斜を付けるテーパーコンタクトエッチを
用いることで被覆性の良い配線を形成する手法（第２の
従来例）がある。すなわち、図３（ａ）に示すように、
シリコン基板１上にＢＰＳＧ膜を堆積し、開孔３Ａを有
するフォトレジスト膜４Ａを形成する。図２（ａ）の３
と同様な開孔を形成した後に適当な熱処理によりリフロ
ーさせることにより、順テーパ状の開孔３Ａを形成する
ことができる。次に、ＢＰＳＧ膜２のフォトレジスト膜
４Ａに対する選択比が１程度の条件でエッチングする
と、図３（ｂ）に示すように、フォトレジスト膜の開孔
端が後退しつつエッチングされて順テーパ状の溝５Ａが
形成される。溝の底部がシリコン基板１に達する迄この
エッチングを続行することにより、図３（ｃ）に示すよ
うに、ＢＰＳＧ膜２に順テーパ状の開孔６Ａを形成する
ことができる。次に、フォトレジスト膜を図３（ｄ）に
示すように除去し、図３（ｅ）に示すように、アルミニ
ウム系配線７を形成する。
【０００５】
【発明が解決しようとする課題】上述した第１の従来例
では２段階のエッチングすなわちウエットエッチとドラ
イエッチを組み合わせなければならず、工程数が多くな
ると言う問題があった。
では２段階のエッチングすなわちウエットエッチとドラ
イエッチを組み合わせなければならず、工程数が多くな
ると言う問題があった。
【０００６】また、第２の従来例のレジスト後退法を用
いた手法ではコンタクト用の開孔が上方で大きく開きす
ぎるため微細加工に不適であるという問題点があった。
いた手法ではコンタクト用の開孔が上方で大きく開きす
ぎるため微細加工に不適であるという問題点があった。
【０００７】従って、本発明の目的は少ない工程数で微
細なコンタクト用の開孔を形成できる半導体装置の製造
方法を提供することにある。
細なコンタクト用の開孔を形成できる半導体装置の製造
方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上の所定の導電領域を被覆する絶
縁膜を形成する工程と、前記絶縁膜に所定厚さのレジス
ト膜を塗布し選択的に露光し現像することによってほぼ
垂直な側壁を有し前記導電領域に対応する第１の開孔を
有するエッチングマスクを形成する工程と、前記絶縁膜
の前記エッチングマスクに対する選択比が低い反応性イ
オンエッチングにより前記第１の開孔上端部にファセッ
トを形成しつつ前記第１の開孔部の絶縁膜に前記ファセ
ットより垂直に近い側壁の溝を形成し、前記反応性イオ
ンエッチングを続行することによって前記エッチングマ
スクの厚さを減少させ前記ファセットを拡大させてその
少なくとも一部を前記溝の上端部に及ぼし、それによっ
て上部で下部より幅の拡がったかつ角度の異なる複数の
側壁を有する第２の開孔を前記絶縁膜に形成する工程と
を有するというものである。
造方法は、半導体基板上の所定の導電領域を被覆する絶
縁膜を形成する工程と、前記絶縁膜に所定厚さのレジス
ト膜を塗布し選択的に露光し現像することによってほぼ
垂直な側壁を有し前記導電領域に対応する第１の開孔を
有するエッチングマスクを形成する工程と、前記絶縁膜
の前記エッチングマスクに対する選択比が低い反応性イ
オンエッチングにより前記第１の開孔上端部にファセッ
トを形成しつつ前記第１の開孔部の絶縁膜に前記ファセ
ットより垂直に近い側壁の溝を形成し、前記反応性イオ
ンエッチングを続行することによって前記エッチングマ
スクの厚さを減少させ前記ファセットを拡大させてその
少なくとも一部を前記溝の上端部に及ぼし、それによっ
て上部で下部より幅の拡がったかつ角度の異なる複数の
側壁を有する第２の開孔を前記絶縁膜に形成する工程と
を有するというものである。
【０００９】ここで、エッチングマスクがなくなるまで
反応性イオンエッチングを続行するようにしてもよい。
反応性イオンエッチングを続行するようにしてもよい。
【００１０】又、レジスト膜及び絶縁膜がそれぞれポジ
型フォトレジスト膜及び酸化シリコン膜であり、ＣＦ4
ガスとＳＦ6 ガスとの混合ガスを使用し、選択比を１前
後に設定することができる。この場合、ＣＦ 4 ガスとＳ
Ｆ 6 ガスとを体積比１対２で混合することができる。更
に、陰極結合型の反応性イオンエッチング装置を利用し
て圧力２０Ｐａの混合ガスを周波数１３．５６ＭＨｚの
高周波でイオン化することができる。
型フォトレジスト膜及び酸化シリコン膜であり、ＣＦ4
ガスとＳＦ6 ガスとの混合ガスを使用し、選択比を１前
後に設定することができる。この場合、ＣＦ 4 ガスとＳ
Ｆ 6 ガスとを体積比１対２で混合することができる。更
に、陰極結合型の反応性イオンエッチング装置を利用し
て圧力２０Ｐａの混合ガスを周波数１３．５６ＭＨｚの
高周波でイオン化することができる。
【００１１】単一の反応性イオンエッチングを利用して
角度の異なる複数の側壁を有する第２の開孔をコンタク
ト用の開孔として形成できる。
角度の異なる複数の側壁を有する第２の開孔をコンタク
ト用の開孔として形成できる。
【００１２】
【発明の実施の形態】図１（ａ）〜（ｆ）は、本発明の
一実施の形態について説明するための工程順断面図であ
る。
一実施の形態について説明するための工程順断面図であ
る。
【００１３】まず、図１（ａ）に示すように、シリコン
基板１（ＭＯＳトランジスタなどの図示しない素子が形
成されている。従って図示しないゲート酸化膜やフィー
ルド酸化膜などが形成されているものとする。）上に絶
縁膜、たとえばＢＰＳＧ膜２を厚さ８００ｎｍ形成し、
ほぼ垂直な側壁を有する第１の開孔３（シリコン基板１
の表面部に形成された図示しない拡散層に対応してい
る）を備えたポジ型のフォトレジスト膜４を形成する。
レジスト膜４の厚さは、レジスト材として例えばノボラ
ック系樹脂を使用するときは８００〜９００ｎｍにす
る。次に、例えば陰極結合型の反応性イオンエッチング
装置を利用して、周波数１３．５６ＭＨｚ、ＲＦパワー
５００Ｗ、圧力２０Ｐａ、ＣＦ4 ガス流量１０ｓｃｃ
ｍ、ＳＦ6 ガス流量２０ｓｃｃｍの条件でエッチングを
行なう。この条件ではフォトレジスト膜４とＢＰＳＧ膜
２とのエッチング選択比は１になる。フォトレジスト膜
４の開孔３の上縁端部はイオンに対する見込角が大きい
などの理由により、図２（ｂ）に示すように、上端部に
ファセット８が形成されるとともにＢＰＳＧ膜２に溝５
Ａ（基板平面に対して約８０度の側壁を有している）が
形成される。エッチングを続行するとフォトレジスト膜
の厚さが減少していき、ファセットも拡大する。図１
（ｂ）はファセット８Ａが残っているフォトレジスト膜
の厚さ方向全体に拡がった状態を示している。レジスト
後退法による図３（ａ）に示した状態との相違は、ＢＰ
ＳＧ膜に溝５Ｂが形成されていることである。更にエッ
チングを続行し、シリコン基板１の表面を露出させる。
図１（ｄ）に示すように、フォトレジスト膜の厚さは更
に減小し、ファセットは拡大されてその一部が溝６Ｂの
上端部に及ぶ。図１（ｄ）に示すように、シリコン基板
１の表面が露出した段階（エッチング時間は４分）で若
干フォトレジスト膜が残っていてもよいがそのときは残
存レジスト膜をアッシングにより除去する。あるいは、
フォトレジスト膜の初期の厚さを適当に設定してシリコ
ン基板の表面が露出したとき、残存レジストがないかあ
るいはほとんどないようにし、必要に応じて更にエッチ
ングを続行してオーバーエッチ（エッチング時間は合計
４分３０秒）すればアッシングは不要である。このよう
にして、図１（ｅ）に示すように、基板表面に対し約５
５°の側壁を有する上部６Ｂ−２と同じく約８０°の側
壁を有する下部６Ｂ−１よりなる第２の開孔６Ｂを形成
することができた。次に、図１（ｆ）に示すように、ア
ルミニウム系配線形成する。段差被覆性は第１，第２の
従来例と同様に良好であった。
基板１（ＭＯＳトランジスタなどの図示しない素子が形
成されている。従って図示しないゲート酸化膜やフィー
ルド酸化膜などが形成されているものとする。）上に絶
縁膜、たとえばＢＰＳＧ膜２を厚さ８００ｎｍ形成し、
ほぼ垂直な側壁を有する第１の開孔３（シリコン基板１
の表面部に形成された図示しない拡散層に対応してい
る）を備えたポジ型のフォトレジスト膜４を形成する。
レジスト膜４の厚さは、レジスト材として例えばノボラ
ック系樹脂を使用するときは８００〜９００ｎｍにす
る。次に、例えば陰極結合型の反応性イオンエッチング
装置を利用して、周波数１３．５６ＭＨｚ、ＲＦパワー
５００Ｗ、圧力２０Ｐａ、ＣＦ4 ガス流量１０ｓｃｃ
ｍ、ＳＦ6 ガス流量２０ｓｃｃｍの条件でエッチングを
行なう。この条件ではフォトレジスト膜４とＢＰＳＧ膜
２とのエッチング選択比は１になる。フォトレジスト膜
４の開孔３の上縁端部はイオンに対する見込角が大きい
などの理由により、図２（ｂ）に示すように、上端部に
ファセット８が形成されるとともにＢＰＳＧ膜２に溝５
Ａ（基板平面に対して約８０度の側壁を有している）が
形成される。エッチングを続行するとフォトレジスト膜
の厚さが減少していき、ファセットも拡大する。図１
（ｂ）はファセット８Ａが残っているフォトレジスト膜
の厚さ方向全体に拡がった状態を示している。レジスト
後退法による図３（ａ）に示した状態との相違は、ＢＰ
ＳＧ膜に溝５Ｂが形成されていることである。更にエッ
チングを続行し、シリコン基板１の表面を露出させる。
図１（ｄ）に示すように、フォトレジスト膜の厚さは更
に減小し、ファセットは拡大されてその一部が溝６Ｂの
上端部に及ぶ。図１（ｄ）に示すように、シリコン基板
１の表面が露出した段階（エッチング時間は４分）で若
干フォトレジスト膜が残っていてもよいがそのときは残
存レジスト膜をアッシングにより除去する。あるいは、
フォトレジスト膜の初期の厚さを適当に設定してシリコ
ン基板の表面が露出したとき、残存レジストがないかあ
るいはほとんどないようにし、必要に応じて更にエッチ
ングを続行してオーバーエッチ（エッチング時間は合計
４分３０秒）すればアッシングは不要である。このよう
にして、図１（ｅ）に示すように、基板表面に対し約５
５°の側壁を有する上部６Ｂ−２と同じく約８０°の側
壁を有する下部６Ｂ−１よりなる第２の開孔６Ｂを形成
することができた。次に、図１（ｆ）に示すように、ア
ルミニウム系配線形成する。段差被覆性は第１，第２の
従来例と同様に良好であった。
【００１４】第１の従来例と異なり、単一のエッチング
工程でよいから工程数は少なく、第２の従来例と異な
り、角度の異なる２つの側壁を有するコンタクト用の開
孔を形成できるので微細加工に適しているということが
できる。
工程でよいから工程数は少なく、第２の従来例と異な
り、角度の異なる２つの側壁を有するコンタクト用の開
孔を形成できるので微細加工に適しているということが
できる。
【００１５】以上、素子と配線とのコンタクトをとる場
合（導電領域は拡散層）について説明したが、多層配線
の配線間のコンタクトをとる場合（導電領域は下層配
線）にも本発明を適用しうることは改めて詳細に説明す
るまでもなく明らかであろう。
合（導電領域は拡散層）について説明したが、多層配線
の配線間のコンタクトをとる場合（導電領域は下層配
線）にも本発明を適用しうることは改めて詳細に説明す
るまでもなく明らかであろう。
【００１６】
【発明の効果】以上説明したように本発明は単一の反応
性イオンエッチングにより角度の異なる複数の側壁を有
する開孔を絶縁膜に形成できるので、開孔を埋める配線
の段差被覆性を損なうことなく、複数のエッチングを利
用する第１の従来例より工程数を少なくでき、レジスト
後退法による第２の従来例より寸法の小さな開孔を形成
でき微細加工に適している。すなわち、段差被覆性が良
好な半導体装置を高歩留り、短工期で製造できる。
性イオンエッチングにより角度の異なる複数の側壁を有
する開孔を絶縁膜に形成できるので、開孔を埋める配線
の段差被覆性を損なうことなく、複数のエッチングを利
用する第１の従来例より工程数を少なくでき、レジスト
後退法による第２の従来例より寸法の小さな開孔を形成
でき微細加工に適している。すなわち、段差被覆性が良
好な半導体装置を高歩留り、短工期で製造できる。
【図１】本発明の一実施の形態について説明するための
（ａ）〜（ｆ）に分図して示す工程順断面図である。
（ａ）〜（ｆ）に分図して示す工程順断面図である。
【図２】第１の従来例について説明するための（ａ）〜
（ｅ）に分図して示す工程順断面図である。
（ｅ）に分図して示す工程順断面図である。
【図３】第２の従来例について説明するための（ａ）〜
（ｅ）に分図して示す工程順断面図である。
（ｅ）に分図して示す工程順断面図である。
１ シリコン基板 ２ ＢＰＳＧ膜 ３ 開孔 ４ フォトレジスト膜 ５，５Ａ，５Ｂ 溝 ６，６Ａ，６Ｂ 開孔 ６−１ 開孔６の上部 ６−２ 開孔６の下部 ６Ｂ−１ 開孔６Ｂの上部 ６Ｂ−２ 開孔６Ｂの下部 ７ アルミニウム系配線 ８，８Ａ ファセット
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/302
Claims (5)
- 【請求項１】 半導体基板上の所定の導電領域を被覆す
る絶縁膜を形成する工程と、前記絶縁膜に所定厚さのレ
ジスト膜を塗布し選択的に露光し現像することによって
ほぼ垂直な側壁を有し前記導電領域に対応する第１の開
孔を有するエッチングマスクを形成する工程と、前記絶
縁膜の前記エッチングマスクに対する選択比が低い反応
性イオンエッチングにより前記第１の開孔上端部にファ
セットを形成しつつ前記第１の開孔部の絶縁膜に前記フ
ァセットより垂直に近い側壁の溝を形成し、前記反応性
イオンエッチングを続行することによって前記エッチン
グマスクの厚さを減少させ前記ファセットを拡大させて
その少なくとも一部を前記溝の上端部に及ぼし、それに
よって上部で下部より幅の拡がったかつ角度の異なる複
数の側壁を有する第２の開孔を前記絶縁膜に形成する工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 エッチングマスクがなくなるまで反応性
イオンエッチングを続行する請求項１記載の半導体装置
の製造方法。 - 【請求項３】 レジスト膜及び絶縁膜がそれぞれポジ型
フォトレジスト膜及び酸化シリコン膜であり、ＣＦ4 ガ
スとＳＦ6 ガスとの混合ガスを使用し、選択比を１前後
に設定する請求項１又は２記載の半導体装置の製造方
法。 - 【請求項４】 ＣＦ 4 ガスとＳＦ 6 ガスとを体積比１対
２で混合する請求項３記載の半導体装置の製造方法。 - 【請求項５】 陰極結合型の反応性イオンエッチング装
置を利用して圧力２０Ｐａの混合ガスを周波数１３．５
６ＭＨｚの高周波でイオン化する請求項４記載の半導体
装置の製造方法 。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7277323A JP2757838B2 (ja) | 1995-10-25 | 1995-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7277323A JP2757838B2 (ja) | 1995-10-25 | 1995-10-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09120954A JPH09120954A (ja) | 1997-05-06 |
| JP2757838B2 true JP2757838B2 (ja) | 1998-05-25 |
Family
ID=17581939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7277323A Expired - Fee Related JP2757838B2 (ja) | 1995-10-25 | 1995-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2757838B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030050845A (ko) * | 2001-12-19 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR20110015473A (ko) | 2002-12-13 | 2011-02-15 | 소니 주식회사 | 고체 촬상 소자 및 그 제조방법 |
| KR100959453B1 (ko) * | 2007-12-27 | 2010-05-25 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| US9934981B2 (en) | 2013-09-26 | 2018-04-03 | Varian Semiconductor Equipment Associates, Inc. | Techniques for processing substrates using directional reactive ion etching |
| US10008384B2 (en) | 2015-06-25 | 2018-06-26 | Varian Semiconductor Equipment Associates, Inc. | Techniques to engineer nanoscale patterned features using ions |
| US9984889B2 (en) | 2016-03-08 | 2018-05-29 | Varian Semiconductor Equipment Associates, Inc. | Techniques for manipulating patterned features using ions |
| US10229832B2 (en) | 2016-09-22 | 2019-03-12 | Varian Semiconductor Equipment Associates, Inc. | Techniques for forming patterned features using directional ions |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232128A (ja) * | 1986-04-02 | 1987-10-12 | Matsushita Electric Ind Co Ltd | スル−ホ−ル形成方法 |
| JPS6442133A (en) * | 1987-08-10 | 1989-02-14 | Kawasaki Steel Co | Taper etching of insulating film |
| JPH027413A (ja) * | 1988-06-25 | 1990-01-11 | Nippon Telegr & Teleph Corp <Ntt> | コンタクトホール形成法 |
| JPH06208976A (ja) * | 1993-01-08 | 1994-07-26 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法及びスルーホールの形成方法 |
| JPH06224162A (ja) * | 1993-01-22 | 1994-08-12 | Kubota Corp | 半導体基板のドライエッチング方法 |
-
1995
- 1995-10-25 JP JP7277323A patent/JP2757838B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09120954A (ja) | 1997-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291137B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| JP3406302B2 (ja) | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 | |
| US5746884A (en) | Fluted via formation for superior metal step coverage | |
| JPH09181180A (ja) | 半導体集積回路及びその製造方法 | |
| EP0536968A2 (en) | Process for forming contact holes in the fabrication of semi-conducteur devices | |
| JPH09205145A (ja) | 集積回路及びその製造方法 | |
| US5950104A (en) | Contact process using Y-contact etching | |
| JP3248072B2 (ja) | 酸化膜エッチング方法 | |
| JPH09237777A (ja) | 上部層の一部を除去する中間層リソグラフィ法 | |
| US6278189B1 (en) | High density integrated circuits using tapered and self-aligned contacts | |
| JP2757838B2 (ja) | 半導体装置の製造方法 | |
| US6458710B1 (en) | Process for forming uniform multiple contact holes | |
| JPH1197414A (ja) | 酸化シリコン系絶縁膜のプラズマエッチング方法 | |
| JP3353532B2 (ja) | トレンチエッチング方法 | |
| US7078334B1 (en) | In situ hard mask approach for self-aligned contact etch | |
| US6579792B2 (en) | Method of manufacturing a semiconductor device | |
| JP2007096214A (ja) | 半導体装置の製造方法 | |
| KR0139072B1 (ko) | 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법 | |
| JP2000260871A (ja) | 半導体装置の製造方法 | |
| JP2000223478A (ja) | 接続孔の開口方法 | |
| JPH0745551A (ja) | コンタクトホールの形成方法 | |
| KR100223265B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JPH11186224A (ja) | 半導体装置の製造方法 | |
| JPH06295906A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980210 |
|
| LAPS | Cancellation because of no payment of annual fees |