KR20030050845A - 반도체 소자의 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 콘택홀 형성을 위한 감광막 패턴 형성 공정 시, 감광막 패턴의 변형을 억제하면서 감광막 패턴의 측벽을 균일하게 등방성 건식식각하여 감광막 패턴을 원하는 정도의 너비로 확장시켜 형성함으로써, 후속 콘택홀 형성 식각 시, 콘택홀의 크기를 증가시킬 수 있을 뿐만 아니라 저항이 감소되어 반도체소자의 전기적 특성을 향상시키도록 한다.

Description

반도체 소자의 제조방법{Method for forming the semiconductor device}

본 발명은 반도체소자의 제조방법에 관한 것으로, 보다 상세하게는 콘택홀 형성을 위한 감광막 패턴 형성 공정 시, 감광막 패턴의 변형을 억제하면서 감광막 패턴의 측벽을 균일하게 등방성 식각하여 감광막 패턴을 원하는 정도의 너비로 확장시켜 형성한 후, 이를 마스크로 이용하여 식각함으로써 랜딩플러그를 형성하는 반도체소자의 제조방법에 관한 것이다.

일반적으로 반도체장치의 제조공정에서 콘택홀은 절연막을 사이에 두고 있는 상, 하 두 도전층을 연결해주는 수단으로서 반도체장치의 고 집적화에 따라 반도체소자들간의 피치가 작아지고 종횡비(aspect ratio)가 높아짐에 따라 콘택홀의 직경이 작아지고 있다.

도 1a 내지 도 1b는 종래 반도체 소자의 콘택홀 형성방법을 설명하기 위해 나타낸 단면도이다.

도 1a에 도시된 바와 같이, 소정의 하부구조를 가지고 있는 반도체기판(100) 상에 층간절연막(110)을 적층한 후, 층간절연막(110) 상부에 감광막을 도포하여 콘택홀 형성영역(130)이 형성되도록 감광막 패턴(120)을 형성한다.

이어서, 도 1b에 도시된 바와 같이, 감광막 패턴(120)을 식각 마스크로 하여 자기정렬적인 콘택(self-aligned contact, 이하에서 SAC 이라 함) 식각 공정을 진행하여 콘택홀(140)을 형성한다. 도 2는 도1b의 결과를 나타내는 셈(SEM) 사진이다.

이때, 상기 SAC 콘택 식각 공정 시, 층간절연막의 식각면이 경사지게 식각되어 콘택홀의 저항이 감소되는 문제점이 있었다.

즉, 현재의 공정에서는 SAC 수율을 확보하기 위해서는 하부 CD가 작아져서 콘택 저항이 크게 증가하고 콘택 저항 개선을 위해 콘택홀의 하부 CD를 늘려주면 콘택 간의 브릿지가 발생하는 문제점이 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 콘택홀 형성을 위한 감광막 패턴 형성 공정 시, 감광막 패턴의 변형을 억제하면서 감광막 패턴의 측벽을 균일하게 등방성 식각하여 감광막 패턴을 원하는 정도의 너비로 확장시켜 형성함으로써, 후속 콘택홀 형성 식각 시, 콘택홀의 크기를 증가시킬 수 있을 뿐만 아니라 저항이 감소되어 반도체소자의 전기적 특성을 향상시키도록 하는 것이 목적이다.

도 1a 내지 도 1b는 종래 반도체소자의 콘택홀 형성방법을 설명하기 위해 나타낸 단면도이다.

도 2는 도 1b의 셈(SEM)사진이다.

도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체소자의 콘택홀 형성 방법을 설명하기 위해 나타낸 단면도이다.

도 4a 내지 도 4c는 본 발명의 실시예에 따른 감광막 패턴의 확장되는 형상을 순차적으로 보여주는 셈(SEM)사진이다.

도 5a 내지 도 5b는 본 발명의 또 다른 실시예에 따른 반도체소자의 콘택홀 형성 방법을 설명하기 위해 나타낸 단면도이다.

도 6는 도 5b의 셈(SEM) 사진이다.

-- 도면의 주요부분에 대한 부호의 설명 --

200 : 반도체기판 210 : 층간절연막

220 : 감광막 패턴 230 : 콘택홀 형성영역

240 : 콘택홀

상기 목적을 달성하기 위하여, 본 발명은 소정의 하부구조를 가지고 있는 반도체기판 상에 층간절연막을 적층한 후, 감광막을 도포하여 콘택홀 형성영역이 형성되도록 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴에 등방성 식각 공정을진행하여 감광막 패턴을 확장하는 단계와, 상기 확장된 감광막 패턴을 식각 마스크로 식각공정을 진행하여 콘택홀을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 제조방법을 제공한다.

또한, 상기 등방성 식각 공정은 플라즈마를 이용하고, 아르곤 가스와 산소가스를 조합하여 진행하는 것을 특징으로 한다.

본 발명은 소정의 하부구조를 가지고 있는 반도체기판 상에 층간절연막을 적층한 후, 감광막을 도포하여 콘택홀 형성영역이 형성되도록 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴에 등방성 식각 공정을 진행하여 감광막 패턴을 확장하면서 동시에 감광막 패턴을 식각 마스크로 식각하여 콘택홀을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.

도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체소자의 콘택홀 형성 방법을 설명하기 위해 나타낸 단면도이다.

도 3a에 도시된 바와 같이, 소정의 하부 구조를 가지고 있는 반도체기판(200) 상에 BPSG, PSG 등의 물질을 증착하여 층간절연막(210)을 형성한 후, 층간절연막 상면에 콘택홀 형성 영역이 형성되도록 감광막 패턴(220)을 형성한다.(이때, 상기 감광막 패턴의 CD를 DICD(Direct Inspection Critical Dimension)라 한다.)

그리고, 도 3b에 도시된 바와 같이, 상기 감광막 패턴(220)에 원하는 CD에 맞게 식각 시간을 설정하여 플라즈마를 사용해 등방성 건식 식각공정을 진행하여 감광막 패턴(220)의 DICD를 확장한다. (이때, 상기 등방성 건식식각공정에 의해 확장된 감광막 패턴의 CD를 FICD(Final Inspection Critical Dimension)라 한다.)

또한, 상기 등방성 건식식각 공정 시, 감광막 패턴(220)을 식각하기 위한 다량의 산소가스와 플라즈마 안정화를 위한 아르곤 가스를 사용하며, 이 반응성 이온들이 등방성으로 입사되도록 200 ~ 300W의 낮은 RF 전력을 인가하고 반응성 라디칼이 등방성으로 움직이도록 50 ~ 100mTorr의 높은 압력범위에서 진행한다.

이때, 상기 산소 가스는 30 ~50 sccm 정도의 유량을 공급하고, 아르곤(Ar)가스는 100 ~ 200 sccm 정도의 유량을 공급하여 한다.

또한, 도 4a와 도 4b 및 도 4c는 상기 DICD로 형성된 감광막 패턴(220)을 6초, 10초 및 20초로 등방성 건식식각공정을 진행함으로써, DICD가 FICD로 확장된 감광막 패턴(220)의 형상을 순차적으로 보여주는 셈(SEM)사진이다. 이는 상기 감광막 패턴(220)의 CD가 식각시간에 비례하여 확장되는 것을 보여준다.

이어서, 도 3c에 도시된 바와 같이, 상기 확장된 FICD의 감광막 패턴(220)을 식각마스크로 식각공정을 진행하여 콘택홀(240)을 형성한다.

도 5a 내지 도 5b는 본 발명의 또 다른 실시예에 따른 반도체소자의 콘택홀 형성 방법을 설명하기 위해 나타낸 단면도이다.

도 5a에 도시된 바와 같이, 소정의 하부 구조를 가지고 있는 반도체기판(300) 상에 BPSG, PSG 등의 물질을 증착하여 층간절연막(310)을 형성한후, 층간절연막(310) 상면에 콘택홀 형성 영역(330)이 형성되도록 감광막 패턴(320)을 형성한다.(이때, 상기 감광막 패턴의 CD를 DICD(Direct Inspection Critical Dimension)라 한다.)

그리고, 도 5b에 도시된 바와 같이, 상기 감광막 패턴(320)에 원하는 CD에 맞게 식각 시간을 설정하여 플라즈마를 사용해 등방성 건식 식각공정을 진행하여 감광막 패턴(320)의 DICD를 확장하며, 동시에 확장된 FICD의 감광막 패턴(320)을 식각마스크로 식각공정을 진행하여 콘택홀(340)을 형성한다.

이때, 상기 등방성 건식 식각공정 시, 감광막 패턴(320)을 식각하기 위한 다량의 산소가스와 플라즈마 안정화를 위한 아르곤 가스를 사용하며, 이 반응성 이온들이 등방성으로 입사되도록 200 ~ 300W의 낮은 RF 전력을 인가하고 반응성 라디칼이 등방성으로 움직이도록 50 ~ 100mTorr의 높은 압력범위에서 진행한다.

이때, 상기 산소 가스는 30 ~50 sccm 정도의 유량을 공급하고, 아르곤(Ar)가스는 100 ~ 200 sccm 정도의 유량을 공급한다. 도 6는 본 발명의 반도체소자 제조방법에 의해 콘택홀의 CD가 종래의 콘택홀 CD보다 20%이상 확장된 도 5b의 결과를 나타내는 셈(SEM) 사진이다.

따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 제조방법을 이용하면 콘택홀 형성을 위한 감광막 패턴 형성 공정 시, 감광막 패턴의 변형을 억제하면서 감광막 패턴의 측벽을 균일하게 등방성 건식식각하여 감광막 패턴을 원하는 정도의 너비로 확장시켜 형성한 후, 이를 마스크로 식각하여 콘택홀을 형성함으로써, 콘택홀의 크기를 증가시킬 수 있어 반도체소자의 전기적 특성측면에서 저항을 감소시킬 수 있으며, 제조공정의 추가나 식각공정의 시간의 연장 없이 콘택홀의 크기를 증가 할 수 있어 공정 단계를 단순화하고 원가를 절감하는 이점이 있다.

Claims (9)

1. 소정의 하부구조를 가지고 있는 반도체기판 상에 층간절연막을 적층한 후, 감광막을 도포하여 콘택홀 형성영역이 형성되도록 감광막 패턴을 형성하는 단계와;

   상기 감광막 패턴에 등방성 건식식각 공정을 진행하여 감광막 패턴을 확장하는 단계와;

   상기 확장된 감광막 패턴을 식각 마스크로 식각공정을 진행하여 콘택홀을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 제조방법.
2. 제 1항에 있어서, 상기 등방성 건식식각 공정은 플라즈마를 이용하여 진행하는 것을 특징으로 하는 반도체소자의 제조방법.
3. 제 1항에 있어서, 상기 등방성 건식식각 공정은 아르곤 가스와 산소가스를 조합하여 진행하는 것을 특징으로 하는 반도체소자의 제조방법.
4. 제 1항에 있어서, 상기 등방성 건식식각 공정은 6 ~ 20초 동안 진행하는 것을 특징으로 하는 반도체소자의 제조방법.
5. 제 1항에 있어서, 상기 등방성 건식식각 공정은 50 ~ 100mTorr의 압력에서 200 ~ 300W의 RF입력전력을 공급하여 진행하는 것을 특징으로 하는 반도체소자의 제조방법.
6. 제 3항에 있어서, 상기 아르곤 가스는 100 ~ 200sccm 정도, 산소가스는 30 ~ 50sccm 정도의 유량을 조합하는 것을 특징으로 하는 반도체소자의 제조방법.
7. 소정의 하부구조를 가지고 있는 반도체기판 상에 층간절연막을 적층한 후, 감광막을 도포하여 콘택홀 형성영역이 형성되도록 감광막 패턴을 형성하는 단계와;

   상기 감광막 패턴에 등방성 건식식각 공정을 진행하여 감광막 패턴을 확장하면서 동시에 감광막 패턴을 식각 마스크로 콘택홀을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 제조방법.
8. 제 7항에 있어서, 상기 등방성 건식식각 공정은 플라즈마를 이용하여 진행하는 것을 특징으로 하는 반도체소자의 제조방법.
9. 제 7항에 있어서, 상기 등방성 건식식각 공정은 아르곤 가스와 산소가스를 조합하여 진행하는 것을 특징으로 하는 반도체소자의 제조방법.