KR20000003230A - 감광막 패턴 부식을 이용한 반도체 장치의 콘택홀 형성 방법 - Google Patents
감광막 패턴 부식을 이용한 반도체 장치의 콘택홀 형성 방법 Download PDFInfo
- Publication number
- KR20000003230A KR20000003230A KR1019980024425A KR19980024425A KR20000003230A KR 20000003230 A KR20000003230 A KR 20000003230A KR 1019980024425 A KR1019980024425 A KR 1019980024425A KR 19980024425 A KR19980024425 A KR 19980024425A KR 20000003230 A KR20000003230 A KR 20000003230A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- interlayer insulating
- insulating film
- photoresist pattern
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000005260 corrosion Methods 0.000 title claims description 13
- 230000007797 corrosion Effects 0.000 title claims description 13
- 239000011229 interlayer Substances 0.000 claims abstract description 39
- 238000009413 insulation Methods 0.000 claims abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 238000001312 dry etching Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 239000010410 layer Substances 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 7
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- 229910001882 dioxygen Inorganic materials 0.000 claims description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 238000001039 wet etching Methods 0.000 description 9
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 습식식각에 의한 감광막 패턴 손상 없이 콘택홀의 입구를 확대시킬 수 있는 반도체 장치의 콘택홀 형성 방법에 관한 것으로, 반도체 기판 상에 형성된 층간절연막 상에 콘택홀 영역을 노출시키는 감광막 패턴을 형성하고, 감광막 패턴을 식각마스크로 층간절연막을 건식식각하고, 산소를 포함한 가스로 건식식각을 실시하여, 감광막 패턴의 측면을 부식시켜 콘택홀 입구의 층간절연막을 노출시키면서 노출된 층간절연막을 식각하여 콘택홀 입구를 확장시키는 것을 특징으로 하는 감광막 패턴 부식을 이용한 반도체 장치의 콘택홀 형성 방법이다. 이에 의해 습식식각 공정없이 콘택홀 입구 부분을 확장하는 것이 가능하여 습식식각으로 인한 감광막 패턴의 들림을 방지할 수 있으며, 콘택홀 폭의 확장없이 콘택홀 입구를 확장시키고 콘택홀 입구의 첨점을 제거하며 경사진 입구를 형성하는 것이 가능하고, 콘택홀을 통하여 반도체 기판과 연결되는 전도막의 피복 특성을 향상시킴으로써 소자의 특성 향상을 꾀할 수 있다.
Description
본 발명은 반도체 장치 제조 분야에 관한 것으로, 특히 반도체 장치의 콘택홀 형성 방법에 관한 것이다.
반도체 소자가 고집적화되어 감에 따라 미세 크기의 콘택홀 내에 효과적으로 전도막을 증착하기 위한 방법이 개발되고 있다. 그 예로써, 콘택홀의 입구 부분을 확장시키기 위하여 습식식각 및 건식식각을 실시하여 콘택홀을 형성하는 방법이 제시되었다.
도1a 내지 도1c는 종래의 습식 및 건식식각을 이용한 콘택홀 형성 공정 단면도이다.
도1a는 반도체 기판(10) 상에 형성된 층간절연막(11) 상에 콘택홀 형성 부분을 노출시키는 식각마스크로 감광막 패턴(11)을 형성한 상태를 보이고 있다.
도1b는 습식식각을 실시하여 감광막 패턴(11) 형성 후 노출된 층간절연막(11)의 일부를 제거하여 콘택홀 입구를 형성한 것을 나타내고 있다.
도1c는 건식식각을 실시하여 반도체 기판(10)을 노출시키는 콘택홀을 형성한 상태를 나타내고 있다.
전술한 바와 같이 이루어지는 종래의 콘택홀 형성 방법은, 반도체 소자의 집적도가 향상됨에 따라 콘택홀의 폭이 작아져 습식식각 과정에서 감광막 패턴의 들림(lifting)이 발생한다. 더욱이 감광막 패턴과 층간절연막의 접촉 성질이 불량할 경우 측면 방향으로 습식식각이 과도하게 일어나 패턴의 들림 문제는 더욱 심화되는 단점이 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 습식식각에 의한 감광막 패턴 손상없이 콘택홀의 입구를 확대시킬 수 있는, 감광막 패턴 부식을 이용한 반도체 장치의 콘택홀 형성 방법을 제공하는데 그 목적이 있다.
도1a 내지 도1c는 종래의 습식 및 건식식각을 이용한 콘택홀 형성 공정 단면도
도2a 및 도2b는 본 발명의 일실시예에 따른 콘택홀 형성 공정 단면도
도3a 및 도3b는 감광막 패턴의 부식속도와 산화막 식각속도에 따른 콘택홀 입구의 형상을 보이는 단면도
도4a 내지 도4c는 본 발명의 다른 실시예에 따른 콘택홀 형성 공정 단면도
도5a 및 도5b는 본 발명에 따른 콘택홀 형성 효과를 보이는 SEM 사진
* 도면의 주요 부분에 대한 도면 부호의 설명
20: 반도체 기판 21, 31: 층간절연막
22: 감광막 패턴 23, 33: 콘택홀
상기 목적을 달성하기 위한 본 발명은 반도체 장치의 콘택홀 형성 방법에 있어서, 반도체 기판 상에 형성된 층간절연막 상에 콘택홀 영역을 노출시키는 감광막 패턴을 형성하는 제1 단계; 상기 감광막 패턴을 식각마스크로 상기 층간절연막을 건식식각하는 제2 단계; 산소를 포함한 가스로 건식식각을 실시하여, 상기 감광막 패턴의 측면을 부식시켜 콘택홀 입구의 상기 층간절연막을 노출시키면서 노출된 층간절연막을 식각하여 상기 콘택홀 입구를 확장시키는 제3 단계를 포함하는 감광막 패턴 부식을 이용한 반도체 장치의 콘택홀 형성 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도2a 및 도2b는 본 발명의 일실시예에 따른 콘택홀 형성 공정 단면도이다.
도2a는 반도체 기판(20) 상에 산화막으로 층간절연막(21)을 형성하고, 층간절연막(21) 상에 콘택홀 영역을 노출시키는 감광막 패턴(22)을 형성하고, 산소, 수소 및 불소 등이 함유된 산화막 식각제(CxHyFz)를 이용한 건식식각을 실시하여 반도체 기판(20)을 노출시키는 콘택홀(23)을 형성한 상태를 보이고 있다.
도2b는 전술한 바와 같은 건식식각 후 탄소, 수소, 불소 등이 함유된 산화막 식각제 및 산소 플라즈마를 이용한 건식식각을 실시하여 감광막 패턴(23)의 측면을 부식시켜 콘택홀(23) 첨점 부분의 층간절연막(21)을 노출시키며, 노출된 층간절연막(21)을 식각하여 콘택홀 입구를 확장시킨 것을 보이고 있다. 도면부호 22A는 부식된 감광막 패턴을 나타낸다.
감광막 패턴 측면의 부식속도와 층간절연막의 식각속도는 산소가스 양과 산화막 식각제의 분압 및 공정압력을 변화시켜 조절할 수 있으며, 이로써 콘택홀 입구의 폭과 경사를 임의로 조절할 수 있다.
도3a 및 도3b는 감광막 패턴의 부식속도와 산화막 식각속도에 따른 콘택홀 입구의 형상을 보이는 단면도이다. 도3a는 감광막 패턴(22)의 부식속도가 층간절연막(21)의 식각속도보다 빠른 경우의 단면도이고, 도3b는 감광막 패턴(22)의 부식속도가 층간절연막(21)의 식각속도보다 느린 경우의 단면도로서, 감광막 패턴(22)의 부식속도가 층간절연막(21)의 식각속도보다 빠를 경우 콘택홀(23) 입구의 폭이 더 커짐을 나타내고 있다.
도4a 내지 도4c는 본 발명의 다른 실시예에 따른 콘택홀 형성 공정 단면도이다.
도4a는 반도체 기판(20) 상에 산화막으로 층간절연막(21)을 형성하고, 층간절연막(21) 상에 콘택홀 영역을 노출시키는 감광막 패턴(22)을 형성하고, 산소, 수소 및 불소 등이 함유된 산화막 식각제(CxHyFz)를 이용한 건식식각으로 콘택홀 영역의 층간절연막 일부를 제거한 상태를 보이고 있다.
도4b는 건식식각 후 탄소, 수소, 불소 등이 함유된 산화막 식각제 및 산소 플라즈마를 이용한 건식식각을 실시하여 감광막 패턴(23)의 측면을 부식시켜 콘택홀(23) 첨점 부분의 층간절연막(21)을 노출시키며, 노출된 층간절연막(21)을 식각하여 콘택홀 입구를 확장시킴과 동시에 콘택홀 영역의 반도체 기판(20) 상에 잔류한 층간절연막(21)을 제거하여 반도체 기판을 노출시키는 콘택홀(23) 형성한 것을 나타내고 있다. 도면부호 22A는 부식된 감광막 패턴을 나타낸다.
도4c는 콘택홀 형성을 완료한 후, 산소를 공급하지 않으면서 산화막 식각제를 이용한 과도식각(over etch)으로 층간절연막을 제거하여 콘택홀(23) 입구 부분이 경사(slope)지도록 한 상태를 보이고 있다.
도5a 및 도5b는 본 발명에 따른 콘택홀 형성 효과를 보이는 SEM(scanning electron microscope) 사진으로서, 도5a는 CF4, CHF3및 CO 가스를 이용한 건식식각으로 층간절연막(31)을 식각하여 반도체 기판을 노출시키는 콘택홀(32)을 형성한 것을 보이고, 도5b는 콘택홀 형성 후 CF4, CHF3및 O2가스를 이용하여 감광막 패턴의 부식속도는 1426 Å/분, 층간절연막의 식각속도는 1828 Å/분인 조건에서 30초간 식각을 실시하여 콘택홀(32) 입구를 확장시킨 것을 보인다. 도5a 및 도5b는 동일 장비에서 연속적으로 실시한 결과이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 습식식각 공정없이 콘택홀 입구 부분을 확장하는 것이 가능하여 습식식각으로 인한 감광막 패턴의 들림을 방지할 수 있으며, 콘택홀 폭의 확장없이 콘택홀 입구를 확장시키고 콘택홀 입구의 첨점을 제거하며 경사진 입구를 형성하는 것이 가능하다. 이에 의해 콘택홀을 통하여 반도체 기판과 연결되는 전도막의 피복 특성을 향상시킴으로써 소자의 특성 향상을 꾀할 수 있다.
Claims (7)
- 반도체 장치의 콘택홀 형성 방법에 있어서,반도체 기판 상에 형성된 층간절연막 상에 콘택홀 영역을 노출시키는 감광막 패턴을 형성하는 제1 단계;상기 감광막 패턴을 식각마스크로 상기 층간절연막을 건식식각하는 제2 단계;산소를 포함한 가스로 건식식각을 실시하여, 상기 감광막 패턴의 측면을 부식시켜 콘택홀 입구의 상기 층간절연막을 노출시키면서 노출된 층간절연막을 식각하여 상기 콘택홀 입구를 확장시키는 제3 단계를 포함하는 감광막 패턴 부식을 이용한 반도체 장치의 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 제2 단계는,상기 층간절연막을 건식식각하여 상기 반도체 기판을 노출시키는 것을 특징으로 하는 감광막 패턴 부식을 이용한 반도체 장치의 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 제2 단계에서,상기 층간절연막을 건식식각하여, 상기 콘택홀 영역의 상기 반도체 상에 상기 층간절연막의 일부를 잔류시키고,상기 제3 단계에서,상기 제2 단계에서 상기 반도체 기판 상에 잔류된 상기 층간절연막을 동시에 식각하여 상기 반도체 기판을 노출시키는 콘택홀을 형성하는 것을 특징으로 하는 감광막 패턴 부식을 이용한 반도체 장치의 콘택홀 형성 방법.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제3 단계 후,산소 가스를 포함하지 않는 건식식각으로 상기 층간절연막을 과도식각하여, 상기 콘택홀 입구에 경사를 형성하는 제4 단계를 더 포함하는 것을 특징으로 하는 감광막 패턴 부식을 이용한 반도체 장치의 콘택홀 형성 방법.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제3 단계에서 산소 플라즈마를 이용하여 상기 감광막 패턴을 부식시키는 것을 특징으로 하는 감광막 패턴 부식을 이용한 반도체 장치의 콘택홀 형성 방법.
- 제 5 항에 있어서,상기 층간절연막은 산화막이고,상기 제2 단계 및 상기 제3 단계에서,탄소, 수소 및 불소 가스가 포함된 식각제로 상기 층간절연막을 식각하는 것을 특징으로 하는 감광막 패턴 부식을 이용한 반도체 장치의 콘택홀 형성 방법.
- 제 6 항에 있어서,상기 제2 단계에서,CF4, CHF3및 CO 가스를 이용한 건식식각으로 상기 층간절연막을 식각하고,상기 제3 단계에서,CF4, CHF3및 O2가스를 이용하여 감광막 패턴을 부식시킴과 동시에 상기 층간절연막을 식각하는 것을 특징으로 하는 감광막 패턴 부식을 이용한 반도체 장치의 콘택홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024425A KR20000003230A (ko) | 1998-06-26 | 1998-06-26 | 감광막 패턴 부식을 이용한 반도체 장치의 콘택홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024425A KR20000003230A (ko) | 1998-06-26 | 1998-06-26 | 감광막 패턴 부식을 이용한 반도체 장치의 콘택홀 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000003230A true KR20000003230A (ko) | 2000-01-15 |
Family
ID=19540980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980024425A KR20000003230A (ko) | 1998-06-26 | 1998-06-26 | 감광막 패턴 부식을 이용한 반도체 장치의 콘택홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000003230A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030050845A (ko) * | 2001-12-19 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100959453B1 (ko) * | 2007-12-27 | 2010-05-25 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
-
1998
- 1998-06-26 KR KR1019980024425A patent/KR20000003230A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030050845A (ko) * | 2001-12-19 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100959453B1 (ko) * | 2007-12-27 | 2010-05-25 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100555512B1 (ko) | 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법 | |
| KR100326818B1 (ko) | 실리콘층에칭방법및반도체장치형성방법 | |
| KR20000003230A (ko) | 감광막 패턴 부식을 이용한 반도체 장치의 콘택홀 형성 방법 | |
| KR100289655B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR0139072B1 (ko) | 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법 | |
| KR0161878B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR100342393B1 (ko) | 반도체 소자의 감광막 제거 방법 | |
| KR100507869B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR19990057882A (ko) | 반도체 장치 제조 방법 | |
| KR100227635B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100356478B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100289656B1 (ko) | 반도체 소자의 제조방법 | |
| KR100223894B1 (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| KR100249169B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100223265B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100209279B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR0172293B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100313944B1 (ko) | 고선택비의 금속배선 식각 방법 | |
| KR100436131B1 (ko) | 반도체소자의미세패턴형성방법 | |
| KR100290779B1 (ko) | 디램 디바이스의 전하 저장 전극 형성방법 | |
| KR100265010B1 (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR19990055129A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 | |
| KR20030050845A (ko) | 반도체 소자의 제조방법 | |
| KR20030091452A (ko) | 피팅 현상을 방지하는 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |