KR0174945B1 - 메탈층 패턴 형성 방법 - Google Patents

메탈층 패턴 형성 방법 Download PDF

Info

Publication number
KR0174945B1
KR0174945B1 KR1019950049796A KR19950049796A KR0174945B1 KR 0174945 B1 KR0174945 B1 KR 0174945B1 KR 1019950049796 A KR1019950049796 A KR 1019950049796A KR 19950049796 A KR19950049796 A KR 19950049796A KR 0174945 B1 KR0174945 B1 KR 0174945B1
Authority
KR
South Korea
Prior art keywords
layer
pattern
metal layer
forming
photosensitive layer
Prior art date
Application number
KR1019950049796A
Other languages
English (en)
Other versions
KR970052225A (ko
Inventor
노재우
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950049796A priority Critical patent/KR0174945B1/ko
Publication of KR970052225A publication Critical patent/KR970052225A/ko
Application granted granted Critical
Publication of KR0174945B1 publication Critical patent/KR0174945B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 전기 도금 공정에 의하여 메탈층의 패턴을 형성시키기 위한 방법에 관한 것으로, 실리콘 기판상에 형성된 절연층상에 시드층을 형성시키는 단계와, 상기 시드층상에 제1감광층을 형성시키고 패터닝시키는 단계와, 상기 제1감광층의 패턴을 통하여 노출된 상기 시드층상에 메탈층을 형성시키고 상기 제1감광층을 제거하는 단계와, 상기 메탈층상에 제2감광층을 형성시키고 패터닝시키는 단계와, 상기 제2감광층의 패턴을 통하여 노출된 상기 시드층의 일부를 제거하고 상기 제2감광층을 제거하는 단계로 이루어지며 이에 의해서 상기 메탈층의 패턴의 선폭 치수 및 형상이 변하는 것을 방지시킬 수 있고 또한 상기 시드층이 과다 에칭에 의하여 언더 컷 구조로 형성되는 것을 방지시킬 수 있다.

Description

메탈층 패턴 형성 방법
제1도(a) 내지 (c)는 종래 실시예에 따라서 메탈층의 패턴을 형성시키는 방법을 순차적으로 도시한 공정도.
제2도(a) 내지 (d)는 본 발명의 일실시예에 따라 습식 식각 공정을 이용하여 메탈층 패턴 형성 방법을 순차적으로 도시한 공정도.
제2도 (a),(b),(e),(f)는 본 발명의 일실시예에 따라 건식 식각 공정을 이용하여 메탈층 패턴 형성 방법을 순차적으로 도시한 공정도.
제3도는 본 발명에 따른 습식 식각 공정에 의하여 형성되는 식각 패턴을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : 기판 22 : 절연층
23 : 시드층 24 : 제1감광층
25 : 메탈층 26 : 제2감광층
27 : 제2감광층
본 발명은 전기 도금 공정에 의한 메탈층의 패턴을 형성시키기 위한 방법에 관한 것으로서, 특히 시드층의 제거시 소정 형상의 패턴으로 형성된 메탈층의 손상 및 상기 시드층의 과다 에칭을 방지시키기 위한 메탈층 패턴 형성 방법에 관한 것이다.
일반적으로, 전기 도금 공정에 의하여 메탈층을 소정 형상으로 패터닝시키기 위한 방법은, 제1도(a) 내지 (c)에 도시되어 있는 바와 같이, 실리콘 기판(11)상에 절연층(12)을 형성시키고 상기 절연층(12)상에 시드층(13)을 형성시킨 후 상기 시드층(13)상에 형성된 감광층(14)을 패터닝시킴으로서 노출된 상기 시드층(13)의 일부에 전기 도금 공정에 의하여 메탈층(15)을 형성시킴으로서 달성된다.
이 후에, 상기 감광층(14)을 제거시킴으로서 노출된 상기 시드층(13)의 잔부를 질산 또는 황산 용액과 같은 에칭 용액을 사용하는 습식 식각 공정에 의하여 제거하며 이에 의해서 상기 절연층(12)상에 소정 형상의 메탈층(15)을 잔존시킨다.
그러나, 상기 시드층(13)을 제거하기 위한 습식 식각 공정시, 제1도(c)에 확대도시된 바와 같이, 상기 에칭 용액의 식각 작용에 의하여 상기 메탈층(15)의 일부가 화학적 손상을 받게 되며 또한 상기 시드층(13)이 상기 에칭 용액의 등방성 에칭에 의하여 언더 컷 구조로 형성된다.
따라서, 상기 메탈층(15)을 원하는 치수의 선폭 및 형상으로 얻기가 어렵게 되며 또한 이 후의 증착 공정에 의하여 상기 메탈층(15)상에 절연층(도시되어 있지 않음)을 형성시킬 때 상기 언더 컷 구조에 의하여 상기 시드층(13) 주위에 공동(void)이 형성된다는 문제점이 야기된다.
본 발명은 상기와 같은 종래의 문제점을 해소시키기 위하여 안출된 것으로 그 목적은 전기 도금 공정에 의하여 시드층상에 소정 형상으로 패터닝된 메탈층을 형성시킨 후 상기 시드층의 일부를 습식 식각 공정에 의하여 제거할 때 상기 메탈층의 패턴의 선폭 치수 및 형상이 변하는 것을 방지시킬 수 있고 또한 상기 메탈층의 하단에 잔존하는 시드층이 언더 컷 구조로 형성되는 것을 방지시킬 수 있는 메탈층 패턴 형성 방법을 제공하는데 있다.
본 발명에 따르면, 상기의 목적은 실리콘 기판상에 형성된 절연층상에 시드층을 형성시키는 단계와, 상기 시드층상에 제1감광층을 형성시키고 패터닝시키는 단계와, 상기 제1감광층의 패턴을 통하여 노출된 상기 시드층상에 메탈층을 형성시키고 상기 제1감광층을 제거하는 단계와, 상기 메탈층상에 제2감광층을 형성시키고 패터닝시키는 단계와, 상기 제2감광층의 패턴을 통하여 노출된 상기 시드층을 제거하고 상기 제2감광층을 제거하는 단계로 이루어진 것을 특징으로 하는 메탈층 패턴 형성 방법에 의해 달성된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.
제2도 (a) 내지 (d)는 본 발명의 일실시예에 따라 습식 식각 공정을 이용하여 메탈층 패턴을 형성시키는 방법을 순차적으로 도시한 공정도이고, 제2도 (a),(b),(e),(f)는 본 발명의 다른 일실시예에 따라 건식 식각 공정을 이용하여 메탈층 패턴을 형성시키는 방법을 순차적으로 도시한 공정도이고, 제3도는 습식 식각 공정에 의한 시드층의 식각 형태를 도시한 단면도이다.
즉, 본 발명에 따라 습식 식각 공정을 이용하여 메탈층 패턴을 형성시키는 방법은 실리콘 기판(21)상에 형성된 절연층(22)상에 시드층(23)을 형성시키는 단계와, 상기 시드층(23)상에 제1감광층(24)을 형성시키고 패터닝시키는 단계와, 상기 제1감광층(24)의 패턴을 통하여 노출된 상기 시드층(23)상에 메탈층(25)을 형성시키고 상기 제1감광츠(24)을 제거하는 단계와, 상기 메탈층(25)상에 제2감광층(26)을 형성시키고 패터닝시키는 단계와, 상기 제2감광층(26)의 패턴을 통하여 노출된 상기 시드층(23)의 습식 식각 공정을 제거하고 상기 제2감광층(26)을 제거하는 단계로 이루어진다.
먼저, 제2도(a)를 참조하면, 실리콘(Si)으로 이루어진 기판(21)상에 열산화(thermal oxidation)공정 또는 화학 기상 증착(CVD) 공정에 의하여 실리콘 산화물(SiO2)을 소정 두께로 형성시킴으로서 절연층(22)을 형성시킨다.
이때, 상기 절연층(22)상에 스퍼터링(sputtering) 증착 공정 또는 진공 증착 공정과 같은 물리 기상 증착(PVD)에 의하여 크롬(Cr) 또는 티타늄(Ti)과 같은 도전성 금속을 소정 두께로 증착시켜서 시드층(23)을 형성시킨다.
한편, 상기 시드층(23)상에 포토 레지스트(PR)를 스핀 코팅(spin coating) 공정 또는 스프레이(spray) 공정에 의하여 소정 두께로 도포시켜서 제1감광층(24)을 형성시키며 노광(exposure) 및 현상(development) 공정에 의하여 상기 제1감광층(24)을 소정 형상으로 패터닝시킨다.
또한, 제2도(b)에 도시되어 있는 바와 같이, 상기 제1감광층(24)의 패턴을 통하여 노출된 상기 시드층(23)의 일부 표면상에 전기 도금(electroplating) 공정에 의하여 금(Au)과 같은 도전성 금속을 소정 두께로 적층시켜서 메탈층(25)을 형성시킨다.
이후에, 상기 시드층(23)상에 잔존하는 제1감광층(24)의 일부를 아세톤과 같은 포토 레지스트 제거액(remover)를 사용하여서 제거시키며 그 결과 상기 시드층(23)상에 소정 형상으로 패터닝된 메탈층(25)을 잔존시킨다.
한편, 제2도(c)를 참조하면, 상기(25)상에 상기된 바와 같은 스핀 코팅 공정 또는 스프레이 공정에 의하여 포토 레지스트를 소정 두께로 도포시켜서 제2감광층(26)을 형성시킨 후 자외선 노광 및 현상 공정에 의하여 상기 제2감광층(26)을 소정형상으로 패터닝시킨다.
이때, 상기 제2감광층(26)의 패턴의 선폭 치수(b)는 상기 메탈층(25)의 패턴의 선폭 치수(a)와 비교되지 않을 정도로 작은 크기로 형성되며 이와 동시에 상기 제2감광층(26)의 패턴을 통하여 상기 시드층(23)의 아주 작은 부분만이 노출된다.
한편, 제2도(d)를 참조하면, 상기 시드층(23)을 질산(HNO3) 용액 또는 황산(H2SO4) 용액과 같은 에칭 용액을 사용하는 습식 식각(wet etching) 공정에 의하여 제거한 후 상기 제2감광츠(26)을 제거한다.
이때, 제3도에 도시되어 있는 바와 같이, 상기 습식 식각 공정에 의한 상기 시드층(23)의 식각 패턴은 등방성 식각 특성에 의하여 형성된다.
즉, 상기 제2감광층(26)의 패턴을 통하여 노출된 상기 시드층(23)의 일부는 상기 에칭 용액의 식각 작용에 의하여 상기 절연층(22)의 일부가 노출될 때까지 식각 종횡비를 균일하게 유지시켜서 상기 시드층(23)의 패턴의 선폭 치수(X1)를 잔존시킨다.
이후에, 상기 절연층(22)과 상기 시드층(23)의 접촉면의 단부에서 상기 에칭 용액의 식각 작용이 빨리 이루어지므로 상기 시드층(23)은 그의 패턴의 선폭 치수를 점차적으로 확대시켜서 상기 절연층(22)상에 원하는 패턴의 선폭 치수(X)에 근접하는 패턴의 선폭 치수(X3)를 잔존시키며, 동시에 측면의 경사는 점차적으로 수직에 가까워지게 된다.
이러한, 습식 식각 공정은 그림 2의 (c)에서 시드층의 상부가 (a-b/2)만큼 제거될 때까지 진행되며, 제2감광층의 선폭(b)가 적을수록 (a-b/2)가 커지게 되고 시드층의 상부가 메탈층의 선폭(a)와 같아지기 위한 식각 시간은 길어지게 되며, 따라서, 시드층의 측면경사는 제2감광층의 선폭(b)가 아주 적을 경우 수직인 형태를 이루게 된다.
본 발명의 다른 일실시예에 따라 건식 식각 공정을 이용하여 메탈층(25) 패턴을 형성시키는 방법은 실리콘 기판(21)상에 형성된 절연층(22)상에 시드층(23)을 형성시키는 단계와, 상기 시드층(23)상에 제1감광층(24)을 형성시키고, 패터닝 시키는 단계와, 상기 제1감광층(24)의 패턴을 통하여 노출된 상기 시드층(23)상에 메탈층(25)을 형성시키고, 상기 제1감광층을 제거하는 단계와 상기 메탈층(25)상에 제2감광층(27)을 형성시키고 패터닝시키는 단계와 상기 제2감광층(27)의 패턴을 통하여 노출된 상기 시드층(23)을 건식 식각 공정을 이용하여 제거하고, 상기 제2감광층(27)을 제거하는 단계로 이루어진다.
먼저, 상기에 제시된 습식 식각 공정을 이용한 메탈층 패턴 형성 방법과 같은 방법으로 그림 2의 (a),(b)와 같은 형태로 형성시켜 소정형상으로 패터닝된 메탈층(25)을 잔존시킨다.
한편, 그림 (e)를 참조하면 상기 메탈층(25)상에 상기된 바와 같이 스핀 코팅 공정이나 스프레이 공정에 의하여 감광막을 소정두께로 도포시켜서 제2감광층(27)을 형성시킨 후 자외선 노광 및 현상 공정에 의하여 상기 제2감광층(27)은 소정형상으로 패터닝시킨다.
이때, 상기 제2감광층(27)의 패턴의 선폭치수(c)는 상기 메탈층(25)의 패턴의 선폭치수(a)와 같도록 제작하며, 이때 사용되는 감광막은 네가티브 타입의 포토레지스트나 폴리이미드를 사용하여 상기에 사용한 마스크를 사용하여 형성시킨다.
한편, 상기 시드층(23)을 염소 플라즈마를 이용한 반응성 이온 식각(RIE)과 같은 건식 식각 공정에 의해 제거한다.
이후에, 염소 플라즈마를 사용하는 반응성 이온 식각(RIE) 공정의 이방성 에칭 특성에 의하여 상기 제3감광층(27)의 패턴을 통해서 노출된 상기 시드층(23)을 제거한다.
이때, 상기 메탈층(25)은 상기 제2감광층(27)의 상기 염소 플라즈마의 식각 작용에 대한 보호 작용에 의해서 화학적 침해를 받지 않으며 또한 시드층(23)은 상기 이방성 에칭 특성에 의하여 과다 에칭에 의한 언더 컷 구조를 구비하지 않는다.
따라서, 제3도에 도시되어 있는 바와 같이 상기 시드층(23)의 패턴의 선폭 치수(X)는 상기 제2감광층(27)의 패턴의 선폭 치수(c)와 동일할 뿐만 아니라 상기 메탈층(25)의 패턴의 선폭 치수(a)와 동일하다.
이후에, 제2도(f)에 도시되어 있는 바와 같이, 상기 메탈층(25)상에 잔존하는 상기 제3감광층(27)을 아세톤과 같은 포토 레지스트 제거액에 용해시키거나 또는 산소 플라즈마를 사용하는 반응성 이온 식각 공정에 의하여 제거하여서 메탈층(25)을 원하는 선폭 치수로 유지시킨다.
이상, 상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명이 속하는 분야의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.
따라서, 본 발명에 따르면, 전기 도금 공정에 의하여 시드층상에 소정 형상의 메탈층을 형성시킨 후 상기 시드층을 제거할 때, 상기 메탈층이 화학적 침해를 받는 것을 방지시킬 수 있고 또한 상기 시드층이 과다 에칭에 의한 언더 컷 구조로 형성되는 것을 방지시킬 수 있다.

Claims (6)

  1. 실리콘 기판(21)상에 형성된 절연층(22)상에 시드층(23)을 형성시키는 단계와, 상기 시드층(23)상에 제1감광층(24)을 형성시키고 패터닝시키는 단계와, 상기 제1감광층(24)의 패턴을 통하여 노출된 상기 시드층(23)상에 메탈층(25)을 형성시키고 상기 제1감광층(24)을 제거하는 단계와, 상기 메탈층(25)상에 제2감광층(26)을 형성시키고 패터닝시키는 단계와, 상기 제2감광층(26)의 패턴을 통하여 노출된 상기 시드층(23)의 일부를 제거하고 상기 제2감광층(26)을 제거하는 단계로 이루어진 것을 특징으로 하는 메탈층 패턴 형성 방법.
  2. 제1항에 있어서, 상기 시드층(23)을 습식 식각 공정을 이용하여 제거하는 방법.
  3. 제1항에 있어서, 상기 시드층(23)을 건식 식각 공정을 이용하여 제거하는 방법.
  4. 제2항에 있어서, 상기 제2감광층(26)의 선폭 치수(b)는 상기 메탈층(25)의 패턴의 선폭 치수(a)보다 작고 극히 일부분만의 시트층을 노출시키는 것을 특징으로 하는 메탈층 패턴 형성 방법.
  5. 제3항에 있어서, 상기 제2감광층(27)의 패턴의 선폭 치수(c)는 상기 시드층(23)의 패턴의 선폭 치수(X) 및 상기 메탈층(25)의 패턴의 선폭 치수(a)와 동일한 것을 특징으로 하는 메탈층 패턴 형성 방법.
  6. 제3항에 있어서, 상기 제2감광층(27)의 패턴을 통하여 노출된 상기 시드층(23)의 잔부는 반응성 이온 식각 공정에 의하여 제거되는 것을 특징으로 하는 메탈층 패턴 형성 방법.
KR1019950049796A 1995-12-14 1995-12-14 메탈층 패턴 형성 방법 KR0174945B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950049796A KR0174945B1 (ko) 1995-12-14 1995-12-14 메탈층 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950049796A KR0174945B1 (ko) 1995-12-14 1995-12-14 메탈층 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR970052225A KR970052225A (ko) 1997-07-29
KR0174945B1 true KR0174945B1 (ko) 1999-04-01

Family

ID=19440025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950049796A KR0174945B1 (ko) 1995-12-14 1995-12-14 메탈층 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR0174945B1 (ko)

Also Published As

Publication number Publication date
KR970052225A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR0170949B1 (ko) 메탈층 형성 방법
US5883011A (en) Method of removing an inorganic antireflective coating from a semiconductor substrate
GB2214709A (en) A method of enabling connection to a substructure forming part of an electronic device
JP3418307B2 (ja) 非プレーナ面を有するウエハのパターン形成による半導体デバイス製造方法
JP3266109B2 (ja) 電子デバイスの作製方法
KR930001956B1 (ko) 미세패턴의 형성방법
US6291360B1 (en) Method of etching a layer
EP0152428A1 (en) Process for beveling a metal layer in an integrated circuit
US4990467A (en) Method of preventing residue on an insulator layer in the fabrication of a semiconductor device
KR0174945B1 (ko) 메탈층 패턴 형성 방법
US5422312A (en) Method for forming metal via
JPH06267835A (ja) 薄膜のパターニング方法
JPH07288247A (ja) 酸化シリコン膜のドライエッチング方法
US6613680B2 (en) Method of manufacturing a semiconductor device
KR0159398B1 (ko) 메탈층 형성 방법
JP2004363371A (ja) 電子デバイスの製造方法
US6548413B1 (en) Method to reduce microloading in metal etching
JPH07169755A (ja) 幅の小さいウインドゥ又は溝の形成方法
KR0154931B1 (ko) 메탈층 패턴 형성 방법
JP2887878B2 (ja) レジストパターンの保護膜の形成方法
JP2778127B2 (ja) 半導体装置の製造方法
JPH07176501A (ja) 半導体装置の製造方法
JPS5978586A (ja) Ｎｂのパタ−ン形成法
JP2937537B2 (ja) パターン形成方法
JP2873759B2 (ja) 半導体装置のウエットエッチング前処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011031

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee