KR0154931B1 - 메탈층 패턴 형성 방법 - Google Patents

메탈층 패턴 형성 방법

Info

Publication number
KR0154931B1
KR0154931B1 KR1019950046588A KR19950046588A KR0154931B1 KR 0154931 B1 KR0154931 B1 KR 0154931B1 KR 1019950046588 A KR1019950046588 A KR 1019950046588A KR 19950046588 A KR19950046588 A KR 19950046588A KR 0154931 B1 KR0154931 B1 KR 0154931B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
etching
forming
pattern
Prior art date
Application number
KR1019950046588A
Other languages
English (en)
Other versions
KR970027369A (ko
Inventor
노재우
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950046588A priority Critical patent/KR0154931B1/ko
Publication of KR970027369A publication Critical patent/KR970027369A/ko
Application granted granted Critical
Publication of KR0154931B1 publication Critical patent/KR0154931B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 전기 도금 공정에 의하여 메탈층의 패턴을 형성시키기 위한 방법에 관한 것으로, 실리콘으로 이루어진 기판상에 절연층을 형성시키는 단계와, 상기 절연층상에 감광층을 형성시키고 패터닝시키는 단계와, 상기 감광층의 패턴을 통하여 노출된 상기 절연층의 일부를 식각시키는 단계와, 상기 식각 공정후 상기 감광층의 패턴을 통하여 노출된 상기 절연층의 잔부상에 시드층을 형성시키는 단계와, 상기 시드층상에 전기 도금 공정에 의하여 메탈층을 형성시키는 단계와, 상기 감광층을 제거하는 단계와, 상기 절연층 및 메탈층을 평탄화시키는 단계로 이루어지며 이에 의해서 상기 메탈층의 패턴의 선폭 치수 및 형상이 변하는 것을 방지시킬 수 있고 또한 상기 시드층이 과다 에칭에 의하여 언더 컷 구조로 형성되는 것을 방지시킬 수 있다.

Description

메탈층 패턴 형성 방법
제1도(a) 내지 (c)는 종래 실시예에 따라서 메탈층의 패턴을 형성시키는 방법을 순차적으로 도시한 공정도.
제2도(a) 내지 (e)는 본 발명에 따른 메탈층 패턴 형성 방법을 순차적으로 도시한 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 기판 22 : 절연층
23 : 감광층 24 : 시드층
25 : 메탈층
본 발명은 전기 도금 공정에 의한 메탈층의 패턴을 형성시키기 위한 방법에 관한 것으로서, 특히 시드층의 제거시 소정 형상의 패턴으로 형성된 메탈층의 손상 및 상기 시드층의 과다 에칭을 방지시키기 위한 메탈층 패턴 형성 방법에 관한 것이다.
일반적으로, 전기 도금 공정에 의하여 메탈층을 소정 형상으로 패터닝시키기 위한 방법은, 제1도(a) 내지 (c)에 도시되어 있는 바와 같이, 실리콘 기판(11) 상에 절연층(12)을 형성시키고 상기 절연층(12)상에 시드층(13)을 형성시킨 후 상기 시드층(13)상에 형성된 감광층(14)을 패터닝시킴으로서 노출된 상기 시드층(13)의 일부에 전기 도금 공정에 의하여 메탈층(15)을 형성시킴으로써 달성된다.
이 후에, 상기 감광층(14)을 제거시킴으로서 노출된 상기 시드층(13)의 잔부를 질산 또는 황산 용액과 같은 에칭 용액을 사용하는 습식 식각 공정에 의하여 제거하며 이에 의해서 상기 절연층(12)상에 소정 형상의 메탈층(15)을 잔존시킨다.
그러나, 상기 시드층(13)을 제거하기 위한 습식 식각 공정시, 제1도(c)에 확대 도시된 바와 같이, 상기 에칭 용액의 식각 작용에 의하여 상기 메탈층(15)의 일부가 화학적 손상을 받게 되며 또한 상기 시드층(13)이 상기 에칭 용액의 등방성 에칭에 의하여 언더 컷 구조로 형성된다.
따라서, 상기 메탈층(15)을 원하는 치수의 선폭 및 형상으로 얻기가 어렵게 되며 또한 이 후의 증착 공정에 의하여 상기 메탈층(15)상에 절연층(도시되어 있지 않음)을 형성시킬 때 상기 언더 컷 구조에 의하여 상기 시드층(13) 주위에 공동(void)이 형성된다는 문제점이 야기된다.
본 발명은 상기와 같은 종래의 문제점을 해소시키기 위하여 안출된 것으로 그 목적은 전기 도금 공정에 의하여 시드층상에 소정 형상으로 패터닝된 메탈층을 형성시킨 후 상기 시드층의 일부를 습식 식각 공정에 의하여 제거할 때 상기 메탈층의 패턴의 선폭 치수 및 형상이 변하는 것을 방지시킬 수 있고 또한 상기 메탈층의 하단에 잔존하는 시드층이 언더 컷 구조로 형성되는 것을 방지시킬 수 있는 메탈층 패턴 형성 방법을 제공하는 데 있다.
본 발명에 따르면, 상기의 목적은 실리콘으로 이루어진 기판상에 절연층을 형성시키는 단계와, 상기 절연층상에 감광층을 형성시키고 패터닝시키는 단계와, 상기 감광층의 패턴을 통하여 노출된 상기 절연층의 일부를 식각시키는 단계와, 상기 식각 공정후 상기 감광층의 패턴을 통하여 노출된 상기 절연층의 잔부상에 시드층을 형성시키는 단계와, 상기 시드층상에 전기 도금 공정에 의하여 메탈층을 형성시키는 단계와, 상기 감광층을 제거하는 단계와, 상기 절연층 및 메탈층을 평탄화시키는 단계로 이루어진 것을 특징으로 하는 메탈층 패턴 형성 방법에 의해 달성된다.
본 발명의 일실시예에 따르면, 상기 절연층은 실리콘 질화물(Si3N4)로 이루어진 제1절연층 및 실리콘 산화물(SiO2)로 이루어진 제2절연층으로 구성된 것을 특징으로 한다.
본 발명의 일실시예에 따르면, 상기 절연층의 일부는 건식 식각 공정 및 습식 식각 공정에 의하여 제거되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.
제2도(a) 내지 (e)는 본 발명의 일실시예에 따른 메탈층 패턴 형성 방법을 순차적으로 도시한 공정도이다.
즉, 본 발명에 따른 메탈층 패턴 형성 방법은 실리콘(Si)으로 이루어진 기판(21)상에 절연층(22)을 형성시키는 단계와, 상기 절연층(22)상에 감광층(23)을 형성시키고 패터닝시키는 단계와, 상기 감광층(23)의 패턴을 통하여 노출된 상기 절연층(22)의 일부를 식각시키는 단계와, 상기 식각 공정후 상기 감광층(23)의 패턴을 통하여 노출된 상기 절연층(22)의 잔부상에 시드층(24)을 형성시키는 단계와, 상기 시드층(24)상에 전기 도금 공정에 의하여 메탈층(25)을 형성시키는 단계와, 상기 감광층(23)을 제거하는 단계와, 상기 절연층(22) 및 메탈층(25)을 평탄화시키는 단계로 이루어진다.
먼저, 제2도(a)를 참조하면, 실리콘(Si)으로 이루어진 기판(21)상에 절연 물질을 물리 기상 증착(PVD) 공정 또는 화학 기상 증착(CVD) 공정에 의하여 소정 두께로 적층시킴으로서 절연층(22)을 형성시킨다.
이때, 본 발명의 바람직한 실시예에 따르면, 상기 절연층(22)은 상기 기판(21)상에 화학 기상 증착 공정에 의하여 실리콘 질화물(Si3N4)을 소정 두께로 적층시킴으로서 형성된 제1절연층(22a) 및 상기 제1절연층(22a)상에 물리기상증착(PVD) 공정 또는 화학 기상 증착(CVD) 공정에 의하여 실리콘 산화물(SiO2)을 소정 두께로 적층시킴으로서 형성된 제2절연층(22b)으로 이루어진다. 여기에서, 상기 제1절연층(22a)은 기판(21)과 차후에 설명하는 메탈층(25) 사이에 절연효과를 주기 위하여 형성되고, 상기 제2절연층(22b)은 오버-행(over-hang)구조를 형성하기 위한 것으로서 차후 공정에 의하여 메탈층(25)과 동일한 높이의 평탄층의 역할을 수행한다. 첨가적으로, 제1절연층(22a)과 제2절연층(22b)으로서 구분되는 두 개의 절연층으로 형성하면 차후의 절연층의 일부를 식각할 때 식각종료점을 맞추기 용이하여 공정의 난이도를 낮춘다.
한편, 상기 제2절연층(22b)상에 포토 레지스트(PR)를 스핀 코팅(spin coating)공정 또는 스프레이(spray) 공정에 의하여 소정 두께로 도포시켜서 감광층(23)을 형성시킨 후 상기 감광층(23)을 노광(exposure) 및 현상(development) 공정에 의하여 소정 형상으로 패터닝시킨다.
또한, 제2도(b)에 도시되어 있는 바와 같이, 상기 감광층(23)의 패턴을 통하여 노출된 상기 제2절연층(22b)의 일부를 이방성 식각 특성을 나타내는 건식 식각공정에 의하여 제거하여서 상기 제2절연층(22b)을 소정 형상으로 패터닝시킨다.
즉, 실리콘 산화물로 이루어진 상기 제2절연층(22b)의 일부는 1차적으로 불화탄소(CF4) 플라즈마를 사용하는 반응성 이온 식각(RIE) 공정에 의하여 제거되고 이에 의해서 상기 제2절연층(22b)의 패턴은 상기 감광층(23)의 패턴과 동일한 패턴(가상선으로 표시됨)으로 형성되고 또한 상기 제1절연층(22a)의 일부가 상기 제2절연층(22b)의 패턴을 통하여 노출된다.
이 후에, 불산(HF) 용액을 함유하는 에칭 용액에 상기 제2절연층(22b)을 침적시킴으로서 상기 실리콘 산화물로 구성된 제2절연층(22b)은 습식 식각 공정의 등방성 식각 특성에 의하여 균일한 종횡 식각 선택비로 식각되고 이때 상기 식각 공정에 사용되는 에칭 용액의 식각 작용은 상기 실리콘 질화물로 구성된 제1절연층(22a)의 식각에 영향을 거의 미치지 않는다. 그 결과 상기 감광층(23)에 의한 오버행 구조가 형성되고 상기 제1절연층(22a)의 일부는 상기 제2절연층(23)의 패턴을 통하여 노출된다.
여기에서, 절연층(22)이 화학적으로 서로 다른 안정성을 나타내는 실리콘 질화물과 실리콘 산화물로 각각 이루어진 제1절연층(22a)과 제2절연층(22b)으로 형성되어 있으므로서, 차후에 형성되는 시드층(24)과 메탈층(25)을 원하는 형상으로 식각 손상없이 형성하기 위한 오버-행(over-hang)구조를 형성시킬 수 있다. 다시 말하면, 일반적으로 실리콘 산화물과 실리콘 질화물은 서로 다른 에천트에 의하여 식각되는데 즉, 실리콘 산화물은 불소이온에 의해 식각되며, 실리콘 질화물은 인산계통에 빠르게 식각된다. 만약, 제1절연층(22a)과 제2절연층(22b)가 동일한 물질로 만들어져 있으면, 제2절연층(22b)의 등방성 식각시 제1절연층도 식각 손상되어 원하는 오버-행(over-hang) 식각패턴을 얻을 수 없다.
한편, 제2도(c)에 도시되어 있는 바와 같이, 상기 제2절연층(22b)의 패턴을 통하여 노출된 상기 제1절연층(22a)상에 스퍼터링(sputtering)증착 공정 또는 진공 증착 공정과 같은 물리 기상 증착(PVD)에 의하여 크롬(Cr) 또는 티타늄(Ti)과 같은 도전성 금속을 소정 두께로 증착시켜서 시드층(24)을 형성시킨다.
이때, 상기 도전성 금속은 상기 제2절연층(22b)의 패턴을 통하여 노출된 상기 제1절연층(22a)상에 증착될 뿐만 아니라 상기 제2절연층(22b)상에 잔존하는 감광층(23)상에 증착된다.
이 후에, 상기 제1절연층(22a)상에 형성된 상기 시드층(24)의 일부 표면상에 전기 도금(electroplating) 공정에 의하여 금(Au)과 같은 도전성 금속을 소정 두께로 적층시켜서 메탈층(25)을 형성시키며 이러한 메탈층(25)은 오버 행 구조로 형성되는 상기 감광층(23)의 하단으로부터 소정 거리 이격된 상태로 형성된다.
또한, 제2도(d)에 도시되어 있는 바와 같이, 상기 제2절연층(22b)상에 잔존하는 상기 감광층(23)의 일부를 아세톤과 같은 포토 레지스트 제거액(remover)를 사용하여서 제거시키며 이와 동시에 상기 감광층(23)상에 형성된 상기 시드층(24)의 일부는 리프트-오프(lift-off)된 상태로 제거된다.
이때, 상기된 바와 같은 전기 도금 공정에 의하여 상기 시드층(24)상에 형성된 상기 메탈층(25)의 적층 높이는 상기 제1절연층(22a)상에 형성된 상기 제2절연층(22b)의 적층 높이보다 낮게 유지되어 있으므로 상기 감광층(23)의 제거에 의하여 상기 제2절연층(22b)과 상기 메탈층(25)사이에 소정 크기의 단차가 형성된다.
한편, 제2도(e)에 도시되어 있는 바와 같이, 이온 밀링 공정 또는 반응성 이온 식각 공정에 의한 에칭 백 공정에 의하여 상기 메탈층(25)과 제2절연층(22b)사이의 단차를 제거하여서 평탄한 표면을 제공한다.
이상, 상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명이 속하는 분야의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.
따라서, 본 발명에 따르면, 전기 도금 공정에 의하여 시드층상에 소정 형상으로 패터닝된 메탈층을 형성시킨 후 상기 시드층의 일부를 습식 식각 공정에 의하여 제거할 때 상기 메탈층의 패턴의 선폭 치수 및 형상이 변하는 것을 방지시킬 수 있고 또한 상기 메탈층의 하단에 잔존하는 시드층이 언더 컷 구조로 형성되는 것을 방지시킬 수 있다.

Claims (6)

  1. 실리콘(Si)으로 이루어진 기판(21)상에 절연층(22)을 형성시키는 단계와, 상기 절연층(22)상에 감광층(23)을 형성시키고 패터닝시키는 단계와, 상기 감광층(23)의 패턴을 통하여 노출된 상기 절연층(22)의 일부를 식각시키는 단계와, 상기 식각 공정후 상기 감광층(23)의 패턴을 통하여 노출된 상기 절연층(22)의 잔부상에 시드층(24)을 형성시키는 단계와, 상기 시드층(24)상에 전기 도금 공정에 의하여 메탈층(25)을 형성시키는 단계와, 상기 감광층(23)을 제거하는 단계와, 그리고 상기 절연층(22) 및 메탈층(25)을 평탄화시키는 단계로 이루어진 것을 특징으로 하는 메탈층 패턴 형성 방법.
  2. 제1항에 있어서, 상기 절연층(22)은 각각 상이한 조성으로 구성된 제1절연층(22a) 및 제2절연층(22b)으로 이루어져 있는 것을 특징으로 하는 메탈층 패턴 형성 방법.
  3. 제2항에 있어서, 상기 제1절연층(22a)은 실리콘 질화물로 이루어지고 상기 제2절연층(22b)은 실리콘 산화물로 이루어져 있는 것을 특징으로 하는 메탈층 패턴 형성 방법.
  4. 제3항에 있어서, 상기 절연층(22)의 일부 식각은 상기 제2절연층(22b)을 식각시킴으로서 수행되는 것을 특징으로 하는 메탈층 패턴 형성 방법.
  5. 제4항에 있어서, 상기 제2절연층(22b)의 식각에 의하여 상기 감광층(23)에 의한 오버 행 구조가 형성되는 것을 특징으로 하는 메탈층 패턴 형성 방법.
  6. 제5항에 있어서, 상기 감광층(23)에 의한 오버 행 구조는 상기 제2절연층(22b)을 이방성 식각 특성을 나타내는 건식 식각 공정의 수행후 연속적으로 등방성 식각 특성을 나타내는 습식 식각 공정을 수행함으로서 형성되는 것을 특징으로 하는 메탈층 패턴 형성 방법.
KR1019950046588A 1995-11-30 1995-11-30 메탈층 패턴 형성 방법 KR0154931B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046588A KR0154931B1 (ko) 1995-11-30 1995-11-30 메탈층 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046588A KR0154931B1 (ko) 1995-11-30 1995-11-30 메탈층 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR970027369A KR970027369A (ko) 1997-06-24
KR0154931B1 true KR0154931B1 (ko) 1998-11-16

Family

ID=19437695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046588A KR0154931B1 (ko) 1995-11-30 1995-11-30 메탈층 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR0154931B1 (ko)

Also Published As

Publication number Publication date
KR970027369A (ko) 1997-06-24

Similar Documents

Publication Publication Date Title
KR0170949B1 (ko) 메탈층 형성 방법
JPH06140396A (ja) 半導体装置とその製法
US5904563A (en) Method for metal alignment mark generation
US5854126A (en) Method for forming metallization in semiconductor devices with a self-planarizing material
US4624740A (en) Tailoring of via-hole sidewall slope
US5915198A (en) Contact process using taper contact etching and polycide step
US4696098A (en) Metallization technique for integrated circuit structures
JPH07226434A (ja) 半導体素子のブァイアフラグの形成方法
US6593243B1 (en) Method of manufacturing semiconductor device
KR0154931B1 (ko) 메탈층 패턴 형성 방법
JPH05259269A (ja) 素子分離領域の形成方法
US4081315A (en) Cermet etch technique
US5422312A (en) Method for forming metal via
KR0159398B1 (ko) 메탈층 형성 방법
KR0174945B1 (ko) 메탈층 패턴 형성 방법
US20020028394A1 (en) Method for manufacturing a membrane mask
US6548413B1 (en) Method to reduce microloading in metal etching
JPH0653334A (ja) 半導体装置の製造方法
US5958797A (en) Planarization of a patterned structure on a substrate using an ion implantation-assisted wet chemical etch
KR20020027503A (ko) 반도체 디바이스 제조 방법
JP2778127B2 (ja) 半導体装置の製造方法
KR19990057882A (ko) 반도체 장치 제조 방법
JP2715877B2 (ja) 半導体装置の製造方法
KR100283047B1 (ko) 이중 레지스트 코팅을 이용한 표면 평탄화 방법
JPH07135198A (ja) エッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010629

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee