JPH05259269A - 素子分離領域の形成方法 - Google Patents
素子分離領域の形成方法Info
- Publication number
- JPH05259269A JPH05259269A JP4052397A JP5239792A JPH05259269A JP H05259269 A JPH05259269 A JP H05259269A JP 4052397 A JP4052397 A JP 4052397A JP 5239792 A JP5239792 A JP 5239792A JP H05259269 A JPH05259269 A JP H05259269A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- side wall
- opening
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 ストレスが少なく素子分離特性に優れた素子
分離領域を加工精度良く形成する。 【構成】 レジスト３(開口３a)をマスクとしてＳi3Ｎ4
膜２をドライエッチングして、ＳiＯ2膜１を露出させ
る。エッチングガスとしてＣＨＦ3,ＣＦ4およびＡrを用
い、ＣＨＦ3／ＣＦ4流量比を８に設定した条件でドライ
エッチングを行って、ＳiＯ2膜１を除去して基板表面４
aを露出させる。上記条件を維持して、ＳiＯ2膜１をオ
ーバーエッチングすることにより、側壁８aにテーパー
を有する第１の溝８を形成するとともに、開口３a内に
フロロカーボン系重合膜７を付着させて第１の溝８の側
壁８aを覆う。異方性ドライエッチングを行って、第１
の溝８の底部に、側壁８aに連なる第２の溝９を形成す
る。熱酸化を行って、第１の溝８a,第２の溝９内に素子
分離用の酸化膜を形成する。
分離領域を加工精度良く形成する。 【構成】 レジスト３(開口３a)をマスクとしてＳi3Ｎ4
膜２をドライエッチングして、ＳiＯ2膜１を露出させ
る。エッチングガスとしてＣＨＦ3,ＣＦ4およびＡrを用
い、ＣＨＦ3／ＣＦ4流量比を８に設定した条件でドライ
エッチングを行って、ＳiＯ2膜１を除去して基板表面４
aを露出させる。上記条件を維持して、ＳiＯ2膜１をオ
ーバーエッチングすることにより、側壁８aにテーパー
を有する第１の溝８を形成するとともに、開口３a内に
フロロカーボン系重合膜７を付着させて第１の溝８の側
壁８aを覆う。異方性ドライエッチングを行って、第１
の溝８の底部に、側壁８aに連なる第２の溝９を形成す
る。熱酸化を行って、第１の溝８a,第２の溝９内に素子
分離用の酸化膜を形成する。
Description
【０００１】
【産業上の利用分野】この発明は素子分離領域の形成方
法に関し、より詳しくは、シリコン基板表面に素子分離
領域を形成する方法に関する。
法に関し、より詳しくは、シリコン基板表面に素子分離
領域を形成する方法に関する。
【０００２】
【従来の技術】シリコン基板表面に素子分離領域を形成
する場合、従来は、図２(a)に示すように、まず、シリ
コン基板４の表面４aにＳiＯ2膜１,ＳiＮ膜２を設けた
後、レジスト３を塗布し、フォトリソグラフィを行って
上記レジスト３に開口３aを形成する。次に、同図(b)に
示すように、ドライエッチングを行って、レジスト３を
マスクとしてＳiＮ膜２,ＳiＯ2膜１を除去して、開口３
a内に基板表面４aを露出させる。次に、同図(c),(d)に
示すように、異方性または等方性のドライエッチングを
行って、基板表面４aに、開口３aと同一幅の断面矩形状
の溝５、またはレジスト３の下に側壁が外へ広がった
(いわゆるアンダーカット)形状の溝６を形成する。そし
て、レジスト３を除去した後、熱酸化により、上記溝
(素子分離領域)５,６内に、素子分離用の厚い酸化膜(図
示せず)を形成する。溝５,６内に素子分離用の酸化膜を
形成する理由は、素子分離用の酸化膜が基板表面４aよ
りも上へ盛り上がるのを極力防止するためである。
する場合、従来は、図２(a)に示すように、まず、シリ
コン基板４の表面４aにＳiＯ2膜１,ＳiＮ膜２を設けた
後、レジスト３を塗布し、フォトリソグラフィを行って
上記レジスト３に開口３aを形成する。次に、同図(b)に
示すように、ドライエッチングを行って、レジスト３を
マスクとしてＳiＮ膜２,ＳiＯ2膜１を除去して、開口３
a内に基板表面４aを露出させる。次に、同図(c),(d)に
示すように、異方性または等方性のドライエッチングを
行って、基板表面４aに、開口３aと同一幅の断面矩形状
の溝５、またはレジスト３の下に側壁が外へ広がった
(いわゆるアンダーカット)形状の溝６を形成する。そし
て、レジスト３を除去した後、熱酸化により、上記溝
(素子分離領域)５,６内に、素子分離用の厚い酸化膜(図
示せず)を形成する。溝５,６内に素子分離用の酸化膜を
形成する理由は、素子分離用の酸化膜が基板表面４aよ
りも上へ盛り上がるのを極力防止するためである。
【０００３】
【発明が解決しようとする課題】しかしながら、断面矩
形状の溝５内に素子分離用の酸化膜を形成する場合、溝
５の端部５aがＳiＯ2膜１に対して垂直になっているた
め、熱酸化時に、溝５の端部５aにストレスが誘起され
るという問題がある。この結果、素子分離特性が劣化す
る。一方、アンダーカットを有する溝６内に素子分離用
の酸化膜を形成する場合は、溝６の側壁６aがＳiＯ2膜
１に対してテーパーを有しているのでストレスが小さく
なり、素子分離特性は良好となる。しかし、溝６の幅
(アンダーカット部分の幅)を制御することができず、加
工精度が悪いという問題がある。
形状の溝５内に素子分離用の酸化膜を形成する場合、溝
５の端部５aがＳiＯ2膜１に対して垂直になっているた
め、熱酸化時に、溝５の端部５aにストレスが誘起され
るという問題がある。この結果、素子分離特性が劣化す
る。一方、アンダーカットを有する溝６内に素子分離用
の酸化膜を形成する場合は、溝６の側壁６aがＳiＯ2膜
１に対してテーパーを有しているのでストレスが小さく
なり、素子分離特性は良好となる。しかし、溝６の幅
(アンダーカット部分の幅)を制御することができず、加
工精度が悪いという問題がある。
【０００４】そこで、この発明の目的は、ストレスが少
なく素子分離特性に優れた素子分離領域を加工精度良く
形成できる素子分離領域の形成方法を提供することにあ
る。
なく素子分離特性に優れた素子分離領域を加工精度良く
形成できる素子分離領域の形成方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、この発明の素子分離領域の形成方法は、シリコン基
板の表面にＳiＯ2膜,ＳiＮ膜を順に設けた後、上記Ｓi
Ｎ膜表面にレジストを塗布し、フォトリソグラフィを行
って上記レジストに開口を形成する工程と、上記レジス
トをマスクとしてドライエッチングを行って、上記Ｓi
Ｎ膜を除去して、上記開口内に上記ＳiＯ2膜を露出させ
る工程と、エッチングガスとしてＣＨＦ3,ＣＦ4および
Ａrを用い、ＣＨＦ3／ＣＦ4流量比を８に設定した条件
でドライエッチングを行って、上記ＳiＯ2膜を除去して
上記開口内に基板表面を露出させる工程と、上記条件を
維持して、上記ＳiＯ2膜を除去するのに要した時間より
も長時間ドライエッチングを続けることにより、側壁に
テーパーを有する第１の溝を上記露出した基板表面に形
成するとともに、上記開口内の各膜の端部にフロロカー
ボン系重合膜を付着させて上記第１の溝の側壁を覆う工
程と、上記フロロカーボン系重合膜をマスクとして異方
性ドライエッチングを行って、上記第１の溝の底部に、
上記側壁に連なる第２の溝を形成する工程と、上記レジ
ストおよびフロロカーボン系重合膜を除去した後、熱酸
化を行って、上記第１の溝,第２の溝内に素子分離用の
酸化膜を形成する工程を有することを特徴としている。
め、この発明の素子分離領域の形成方法は、シリコン基
板の表面にＳiＯ2膜,ＳiＮ膜を順に設けた後、上記Ｓi
Ｎ膜表面にレジストを塗布し、フォトリソグラフィを行
って上記レジストに開口を形成する工程と、上記レジス
トをマスクとしてドライエッチングを行って、上記Ｓi
Ｎ膜を除去して、上記開口内に上記ＳiＯ2膜を露出させ
る工程と、エッチングガスとしてＣＨＦ3,ＣＦ4および
Ａrを用い、ＣＨＦ3／ＣＦ4流量比を８に設定した条件
でドライエッチングを行って、上記ＳiＯ2膜を除去して
上記開口内に基板表面を露出させる工程と、上記条件を
維持して、上記ＳiＯ2膜を除去するのに要した時間より
も長時間ドライエッチングを続けることにより、側壁に
テーパーを有する第１の溝を上記露出した基板表面に形
成するとともに、上記開口内の各膜の端部にフロロカー
ボン系重合膜を付着させて上記第１の溝の側壁を覆う工
程と、上記フロロカーボン系重合膜をマスクとして異方
性ドライエッチングを行って、上記第１の溝の底部に、
上記側壁に連なる第２の溝を形成する工程と、上記レジ
ストおよびフロロカーボン系重合膜を除去した後、熱酸
化を行って、上記第１の溝,第２の溝内に素子分離用の
酸化膜を形成する工程を有することを特徴としている。
【０００６】
【実施例】以下、この発明の素子分離領域の形成方法を
実施例により詳細に説明する。
実施例により詳細に説明する。
【０００７】図１(a)に示すように、まず、シリコン
基板４の表面４aに、熱酸化によって膜厚２８０ÅのＳi
Ｏ2膜１を形成し、続いて、ＬＰＣＶＤ(減圧化学気相成
長法)により膜厚１６００ÅのＳiＮ膜２を形成する。こ
の後、ＳiＮ膜２の表面にポジ型レジスト３を塗布し、
フォトリソグラフィを行って、レジスト３に開口３aを
形成する。 次に、同図(b)に示すように、レジスト３をマスクと
して異方性ドライエッチングを行う。エッチングガスと
してＣＨＦ3,ＣＦ4,ＡrおよびＯ2を用い、ＳiＮ／ＳiＯ
2選択比を２に設定する。この条件で、ＳiＮ膜２を除去
して、開口３a内にＳiＯ2膜１を露出させる。 次に、平行平板型マグネトロンＲＩＥ(リアクティブ
・イオン・エッチング)エッチャーによってドライエッ
チングを行う。このとき、エッチングガスとしてＣＨＦ
3,ＣＦ4およびＡrを用い、ＣＨＦ3／ＣＦ4流量比を８、
かつ、ＣＨＦ3／(ＣＨＦ3＋ＣＦ4＋Ａr)流量比を４０％
に設定する。また、圧力は５０mＴorr、ＲＦ(高周波)パ
ワーは７００Ｗ、Ｂフィールド(印加磁界)は８０ガウス
に設定する。これにより、同図(c)に示すように、ＳiＯ
2膜１を除去して、開口内３aに基板表面４aを露出させ
る。 次に、上記エッチング条件のままで、ＳiＯ2膜１を除
去するのに要した時間よりも長時間ドライエッチングを
続ける。実際には、５００％のオーバーエッチングを実
施する。これにより、同図(d)に示すように、露出した
基板表面４aに、側壁８aにテーパーを有する第１の溝８
を形成するとともに、開口３a内の各膜１,２の端部にフ
ロロカーボン系重合膜７を付着させて第１の溝８の側壁
８aを覆う。第１の溝８の深さは１００Å以下、フロロ
カーボン系重合膜７の厚みは約４００Åに制御すること
ができる。 次に、平行平板型マグネトロンＲＩＥエッチャーによ
ってドライエッチングを行う。このとき、エッチングガ
スとしてＣl2,ＨＢrを用い、Ｃl2:ＨＢr＝１５:２の流
量比に設定する。また、圧力は１００mＴorr、ＲＦパワ
ーは３００Ｗ、Ｂフィールドは７５ガウスに設定する。
これにより、同図(e)に示すように、上記フロロカーボ
ン系重合膜７をマスクとして異方性ドライエッチングを
行って、第１の溝８の底部を深さ約１０００Å分だけ
(所定時間だけ)エッチングして第２の溝９を形成する。
この第２の溝９の側壁は、略垂直な状態となる。 次に、同図(f)に示すように、上記レジスト３および
フロロカーボン系重合膜７を除去する。なお、上記平行
平板型マグネトロンＲＩＥエッチャーから取り出して大
気に晒すことによって、フロロカーボン系重合膜７の表
面にＳiＯ2膜が形成されるので、予め１％ＨＦで除去す
る。この後、熱酸化を行って、上記第１の溝８a,第２の
溝９内に素子分離用の酸化膜(図示せず)を形成する。
基板４の表面４aに、熱酸化によって膜厚２８０ÅのＳi
Ｏ2膜１を形成し、続いて、ＬＰＣＶＤ(減圧化学気相成
長法)により膜厚１６００ÅのＳiＮ膜２を形成する。こ
の後、ＳiＮ膜２の表面にポジ型レジスト３を塗布し、
フォトリソグラフィを行って、レジスト３に開口３aを
形成する。 次に、同図(b)に示すように、レジスト３をマスクと
して異方性ドライエッチングを行う。エッチングガスと
してＣＨＦ3,ＣＦ4,ＡrおよびＯ2を用い、ＳiＮ／ＳiＯ
2選択比を２に設定する。この条件で、ＳiＮ膜２を除去
して、開口３a内にＳiＯ2膜１を露出させる。 次に、平行平板型マグネトロンＲＩＥ(リアクティブ
・イオン・エッチング)エッチャーによってドライエッ
チングを行う。このとき、エッチングガスとしてＣＨＦ
3,ＣＦ4およびＡrを用い、ＣＨＦ3／ＣＦ4流量比を８、
かつ、ＣＨＦ3／(ＣＨＦ3＋ＣＦ4＋Ａr)流量比を４０％
に設定する。また、圧力は５０mＴorr、ＲＦ(高周波)パ
ワーは７００Ｗ、Ｂフィールド(印加磁界)は８０ガウス
に設定する。これにより、同図(c)に示すように、ＳiＯ
2膜１を除去して、開口内３aに基板表面４aを露出させ
る。 次に、上記エッチング条件のままで、ＳiＯ2膜１を除
去するのに要した時間よりも長時間ドライエッチングを
続ける。実際には、５００％のオーバーエッチングを実
施する。これにより、同図(d)に示すように、露出した
基板表面４aに、側壁８aにテーパーを有する第１の溝８
を形成するとともに、開口３a内の各膜１,２の端部にフ
ロロカーボン系重合膜７を付着させて第１の溝８の側壁
８aを覆う。第１の溝８の深さは１００Å以下、フロロ
カーボン系重合膜７の厚みは約４００Åに制御すること
ができる。 次に、平行平板型マグネトロンＲＩＥエッチャーによ
ってドライエッチングを行う。このとき、エッチングガ
スとしてＣl2,ＨＢrを用い、Ｃl2:ＨＢr＝１５:２の流
量比に設定する。また、圧力は１００mＴorr、ＲＦパワ
ーは３００Ｗ、Ｂフィールドは７５ガウスに設定する。
これにより、同図(e)に示すように、上記フロロカーボ
ン系重合膜７をマスクとして異方性ドライエッチングを
行って、第１の溝８の底部を深さ約１０００Å分だけ
(所定時間だけ)エッチングして第２の溝９を形成する。
この第２の溝９の側壁は、略垂直な状態となる。 次に、同図(f)に示すように、上記レジスト３および
フロロカーボン系重合膜７を除去する。なお、上記平行
平板型マグネトロンＲＩＥエッチャーから取り出して大
気に晒すことによって、フロロカーボン系重合膜７の表
面にＳiＯ2膜が形成されるので、予め１％ＨＦで除去す
る。この後、熱酸化を行って、上記第１の溝８a,第２の
溝９内に素子分離用の酸化膜(図示せず)を形成する。
【０００８】このとき、第１の溝８の側壁８aにテーパ
ーを持たせているので、溝の端部８aにおけるストレス
を小さくすることができる。したがって、素子分離特性
を良くすることができる。シュミレーションでは、溝の
端部が垂直な場合(図２(c)のもの)はストレスが５.０×
１０9〜１.０×１０10dyne／cm2であるのに対して、こ
の例ではストレスが１.０×１０9〜５.０×１０9dyne／
cm2に減少することが分かった。
ーを持たせているので、溝の端部８aにおけるストレス
を小さくすることができる。したがって、素子分離特性
を良くすることができる。シュミレーションでは、溝の
端部が垂直な場合(図２(c)のもの)はストレスが５.０×
１０9〜１.０×１０10dyne／cm2であるのに対して、こ
の例ではストレスが１.０×１０9〜５.０×１０9dyne／
cm2に減少することが分かった。
【０００９】しかも、第１の溝８の側壁８aの幅は、上
記工程でフロロカーボン系重合膜７の厚みに応じて定
まる。すなわち、第１の溝８を形成するエッチング時間
で制御できる。したがって、素子分離領域を加工精度良
く形成することができる。
記工程でフロロカーボン系重合膜７の厚みに応じて定
まる。すなわち、第１の溝８を形成するエッチング時間
で制御できる。したがって、素子分離領域を加工精度良
く形成することができる。
【００１０】
【発明の効果】以上より明らかなように、この発明の素
子分離領域の形成方法は、エッチングガスとしてＣＨＦ
3,ＣＦ4およびＡrを用い、ＣＨＦ3／ＣＦ4流量比を８に
設定した条件のままで、開口内に露出した基板表面に側
壁にテーパーを有する第１の溝を形成するとともに、上
記開口内の各膜の端部にフロロカーボン系重合膜を付着
させて上記第１の溝の側壁を覆い、この後、上記フロロ
カーボン系重合膜をマスクとして異方性ドライエッチン
グを行って上記第１の溝の底部に第２の溝を形成してい
るので、素子分離用の酸化膜を埋め込むべき溝の端部に
テーパーを持たせることができる。したがって、上記溝
の端部におけるストレスを小さくすることができ、素子
分離特性に優れた素子分離領域を形成することができ
る。しかも、上記第１の溝の側壁の幅は、上記フロロカ
ーボン系重合膜の厚みに応じて、すなわち、上記第１の
溝を形成したエッチング時間で制御することができる。
したがって、素子分離領域を加工精度良く形成すること
ができる。
子分離領域の形成方法は、エッチングガスとしてＣＨＦ
3,ＣＦ4およびＡrを用い、ＣＨＦ3／ＣＦ4流量比を８に
設定した条件のままで、開口内に露出した基板表面に側
壁にテーパーを有する第１の溝を形成するとともに、上
記開口内の各膜の端部にフロロカーボン系重合膜を付着
させて上記第１の溝の側壁を覆い、この後、上記フロロ
カーボン系重合膜をマスクとして異方性ドライエッチン
グを行って上記第１の溝の底部に第２の溝を形成してい
るので、素子分離用の酸化膜を埋め込むべき溝の端部に
テーパーを持たせることができる。したがって、上記溝
の端部におけるストレスを小さくすることができ、素子
分離特性に優れた素子分離領域を形成することができ
る。しかも、上記第１の溝の側壁の幅は、上記フロロカ
ーボン系重合膜の厚みに応じて、すなわち、上記第１の
溝を形成したエッチング時間で制御することができる。
したがって、素子分離領域を加工精度良く形成すること
ができる。
【図１】 この発明の一実施例の素子分離領域の形成方
法を説明する工程図である。
法を説明する工程図である。
【図２】 従来の素子分離領域の形成方法を説明する工
程図である。
程図である。
１ ＳiＯ2膜 ２ ＳiＮ膜 ３ レジスト ３a 開口 ４ シリコン基板 ４a 基板表面 ７ フロロカーボン系重合膜 ８ 第１の溝 ８a 側壁 ９ 第２の溝
Claims (1)
- 【請求項１】 シリコン基板の表面にＳiＯ2膜,ＳiＮ膜
を順に設けた後、上記ＳiＮ膜表面にレジストを塗布
し、フォトリソグラフィを行って上記レジストに開口を
形成する工程と、 上記レジストをマスクとしてドライエッチングを行っ
て、上記ＳiＮ膜を除去して、上記開口内に上記ＳiＯ2
膜を露出させる工程と、 エッチングガスとしてＣＨＦ3,ＣＦ4およびＡrを用い、
ＣＨＦ3／ＣＦ4流量比を８に設定した条件でドライエッ
チングを行って、上記ＳiＯ2膜を除去して上記開口内に
基板表面を露出させる工程と、 上記条件を維持して、上記ＳiＯ2膜を除去するのに要し
た時間よりも長時間ドライエッチングを続けることによ
り、側壁にテーパーを有する第１の溝を上記露出した基
板表面に形成するとともに、上記開口内の各膜の端部に
フロロカーボン系重合膜を付着させて上記第１の溝の側
壁を覆う工程と、 上記フロロカーボン系重合膜をマスクとして異方性ドラ
イエッチングを行って、上記第１の溝の底部に、上記側
壁に連なる第２の溝を形成する工程と、 上記レジストおよびフロロカーボン系重合膜を除去した
後、熱酸化を行って、上記第１の溝,第２の溝内に素子
分離用の酸化膜を形成する工程を有することを特徴とす
る素子分離領域の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4052397A JP2758771B2 (ja) | 1992-03-11 | 1992-03-11 | 素子分離領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4052397A JP2758771B2 (ja) | 1992-03-11 | 1992-03-11 | 素子分離領域の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259269A true JPH05259269A (ja) | 1993-10-08 |
| JP2758771B2 JP2758771B2 (ja) | 1998-05-28 |
Family
ID=12913676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4052397A Expired - Fee Related JP2758771B2 (ja) | 1992-03-11 | 1992-03-11 | 素子分離領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2758771B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970051801A (ja) * | 1995-12-29 | 1997-07-29 | ||
| WO1999033095A1 (en) * | 1997-12-23 | 1999-07-01 | Lam Research Corporation | Improved techniques for etching with a photoresist mask |
| US6034409A (en) * | 1997-08-28 | 2000-03-07 | Mitsubishi Denki Kabushiki Kaisha | Isolation trench having plural profile angles |
| US6103596A (en) * | 1998-02-19 | 2000-08-15 | Taiwan Semiconductor Manufacturing Company | Process for etching a silicon nitride hardmask mask with zero etch bias |
| WO2000054327A1 (de) * | 1999-03-11 | 2000-09-14 | Infineon Technologies Ag | Verfahren zur herstellung einer grabenisolation für elektrisch aktive bauelemente |
| US6376383B2 (en) | 1998-01-16 | 2002-04-23 | Nec Corporation | Method for etching silicon layer |
| EP1376683A1 (en) * | 2002-06-28 | 2004-01-02 | STMicroelectronics S.r.l. | Process for forming trenches with oblique profile and rounded top corners |
| KR100439105B1 (ko) * | 1997-12-31 | 2004-07-16 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 제조방법 |
| JP2007080982A (ja) * | 2005-09-13 | 2007-03-29 | Hitachi High-Technologies Corp | エッチング方法、エッチング装置及び半導体装置の製造方法 |
| US9209276B2 (en) | 2008-03-03 | 2015-12-08 | Fuji Electric Co., Ltd. | Trench gate type semiconductor device and method of producing the same |
-
1992
- 1992-03-11 JP JP4052397A patent/JP2758771B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970051801A (ja) * | 1995-12-29 | 1997-07-29 | ||
| US6034409A (en) * | 1997-08-28 | 2000-03-07 | Mitsubishi Denki Kabushiki Kaisha | Isolation trench having plural profile angles |
| US6274457B1 (en) | 1997-08-28 | 2001-08-14 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing an isolation trench having plural profile angles |
| WO1999033095A1 (en) * | 1997-12-23 | 1999-07-01 | Lam Research Corporation | Improved techniques for etching with a photoresist mask |
| US6121154A (en) * | 1997-12-23 | 2000-09-19 | Lam Research Corporation | Techniques for etching with a photoresist mask |
| KR100439105B1 (ko) * | 1997-12-31 | 2004-07-16 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 제조방법 |
| US6376383B2 (en) | 1998-01-16 | 2002-04-23 | Nec Corporation | Method for etching silicon layer |
| US6103596A (en) * | 1998-02-19 | 2000-08-15 | Taiwan Semiconductor Manufacturing Company | Process for etching a silicon nitride hardmask mask with zero etch bias |
| US6583020B2 (en) | 1999-03-11 | 2003-06-24 | Infineon Technologies Ag | Method for fabricating a trench isolation for electrically active components |
| WO2000054327A1 (de) * | 1999-03-11 | 2000-09-14 | Infineon Technologies Ag | Verfahren zur herstellung einer grabenisolation für elektrisch aktive bauelemente |
| DE19910886B4 (de) * | 1999-03-11 | 2008-08-14 | Infineon Technologies Ag | Verfahren zur Herstellung einer flachen Grabenisolation für elektrisch aktive Bauelemente |
| EP1376683A1 (en) * | 2002-06-28 | 2004-01-02 | STMicroelectronics S.r.l. | Process for forming trenches with oblique profile and rounded top corners |
| JP2007080982A (ja) * | 2005-09-13 | 2007-03-29 | Hitachi High-Technologies Corp | エッチング方法、エッチング装置及び半導体装置の製造方法 |
| JP4653603B2 (ja) * | 2005-09-13 | 2011-03-16 | 株式会社日立ハイテクノロジーズ | プラズマエッチング方法 |
| US9209276B2 (en) | 2008-03-03 | 2015-12-08 | Fuji Electric Co., Ltd. | Trench gate type semiconductor device and method of producing the same |
| US9559188B2 (en) | 2008-03-03 | 2017-01-31 | Fuji Electric Co., Ltd. | Trench gate type semiconductor device and method of producing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2758771B2 (ja) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4857477A (en) | Process for fabricating a semiconductor device | |
| US5126231A (en) | Process for multi-layer photoresist etching with minimal feature undercut and unchanging photoresist load during etch | |
| US5644153A (en) | Method for etching nitride features in integrated circuit construction | |
| JP3363131B2 (ja) | エッチング方法 | |
| JPH0135495B2 (ja) | ||
| US7514312B2 (en) | Method of manufacturing semiconductor device | |
| JPH05121379A (ja) | 半導体装置の製造方法 | |
| JPH05259269A (ja) | 素子分離領域の形成方法 | |
| JPS61101047A (ja) | 集積電子構成要素を形成するためのビーク部の形成が低減されたプラノツクス法 | |
| US6008131A (en) | Bottom rounding in shallow trench etching using a highly isotropic etching step | |
| US6500727B1 (en) | Silicon shallow trench etching with round top corner by photoresist-free process | |
| JP3063710B2 (ja) | 半導体装置の製造方法 | |
| US5338395A (en) | Method for enhancing etch uniformity useful in etching submicron nitride features | |
| JPH0582636A (ja) | 反応性イオン・エツチング用緩衝マスク | |
| JP2906997B2 (ja) | 半導体装置の製造方法 | |
| JPH02271620A (ja) | 半導体装置の製造方法 | |
| JP2002184856A (ja) | 半導体素子の分離方法 | |
| JPH0637072A (ja) | テーパエッチング方法 | |
| JPH0621020A (ja) | 半導体装置の製造方法 | |
| JPS63260134A (ja) | スル−・ホ−ルの形成方法 | |
| JP2715877B2 (ja) | 半導体装置の製造方法 | |
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| JPS61256727A (ja) | ドライエツチング方法 | |
| JPH0353521A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |