JP3363131B2 - エッチング方法 - Google Patents

エッチング方法

Info

Publication number
JP3363131B2
JP3363131B2 JP2000132337A JP2000132337A JP3363131B2 JP 3363131 B2 JP3363131 B2 JP 3363131B2 JP 2000132337 A JP2000132337 A JP 2000132337A JP 2000132337 A JP2000132337 A JP 2000132337A JP 3363131 B2 JP3363131 B2 JP 3363131B2
Authority
JP
Japan
Prior art keywords
etching
mask
substrate
mask layer
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000132337A
Other languages
English (en)
Other versions
JP2000340553A (ja
Inventor
キ・チャン・ソン
ジョン・ウク・ブ
チル・キュン・パク
Original Assignee
エルジー電子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー電子株式会社 filed Critical エルジー電子株式会社
Publication of JP2000340553A publication Critical patent/JP2000340553A/ja
Application granted granted Critical
Publication of JP3363131B2 publication Critical patent/JP3363131B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はエッチング方法に関
し、特に半導体製造工程及びMEMS(Micro-Electro-
Mechanical System)工程に適用されるエッチング方法に
関する。
【0002】
【従来の技術】一般に半導体製造工程においてはエッチ
ング工程が相当の部分を占める主要工程であり、また最
近盛んに研究されているMEMS製作工程においても重
要視されている。この種のエッチング工程はエッチング
する部分とエッチングから保護する部分とを区分するた
めに、エッチングマスクが必ず必要である。
【0003】エッチングマスクとしてはフォトレジスト
薄膜、SiNのような窒化物薄膜、SiO2のような酸
化物薄膜及びCrのような金属薄膜などがあり、工程及
びエッチングする物質により選択的に用いられる。
【0004】一例として従来の湿式エッチング技術を説
明する。図1のように様々なエッチング深さ(A、B、
C)を有する素子を製作する場合、従来は二つの方法が
用いられた。その第一の方法を図2に示す。図2aに示
すように、シリコン基板1の上に第1SiNエッチング
マスク層2及び第1フォトレジスト3を順次に形成し、
フォトリソグラフィ工程及びエッチング工程により第1
SiNエッチングマスク層2の一部分を除去してシリコ
ン基板1の所定の領域を露出させる。
【0005】次いで、図2bに示すように、第1SiN
エッチングマスク層2をマスクとしてシリコン基板1を
図1のA深さにエッチングした後、第1SiNエッチン
グマスク層2及び第1フォトレジスト3を除去する。
【0006】その後、図2cに示すように、基板1の全
面に第2SiNエッチングマスク層4及び第2フォトレ
ジスト5を順次に形成し、フォトリソグラフィ工程及び
エッチング工程により第2SiNエッチングマスク層4
の一部分を除去することで、シリコン基板1の所定の領
域を露出させる。
【0007】さらに、図2dに示すように、第2SiN
エッチングマスク層4をマスクとしてシリコン基板1を
図1のB深さにエッチングした後、第2SiNエッチン
グマスク層4及び第2フォトレジスト5を除去する。
【0008】そして、図2e及び図2fに示すように、
第3SiNエッチングマスク層6及び第3フォトレジス
ト7を用いて、前記と同じ方法で図1のC深さにエッチ
ングすると、図2gのように様々なエッチング深さA、
B、Cを有する素子が完成される。
【0009】第二の方法を図3に示す。図3aに示すよ
うに、シリコン基板11の上に第1SiNエッチングマ
スク層12及び第1フォトレジスト13を順次に形成
し、フォトリソグラフィ工程及びエッチング工程により
第1SiNエッチングマスク層12の所定の箇所を除去
することで、図1のA、B、Cのように、シリコン基板
11のエッチング領域を露出させる。
【0010】次いで、図3bに示すように、第1SiN
エッチングマスク層12をマスクとして、露出したシリ
コン基板11をエッチング深さの一番浅い図1のCだけ
全体的に1次エッチングした後、第1SiNエッチング
マスク層12及び第1フォトレジスト13を除去する。
【0011】そして、図3cに示すように、基板11の
全面に第2SiNエッチングマスク層14及び第2フォ
トレジスト15を順次に形成し、フォトリソグラフィ工
程により第2SiNエッチングマスク層14の次の深さ
にエッチングする箇所を除去して、シリコン基板11の
図1のB領域のみを露出させる。
【0012】次いで、図3dに示すように、第2SiN
エッチングマスク層14をマスクとして、1次エッチン
グされたシリコン基板11の2次エッチングを行い、第
2SiNエッチングマスク層14及び第2フォトレジス
ト15を除去する。
【0013】最後に、図3e及び図3fに示すように、
第3SiNエッチングマスク層16及び第3フォトレジ
スト17を用いて、前記と同じ方法で1次エッチングさ
れた図1のA領域を2次エッチングする。結局3回のエ
ッチング工程によって図3gのようにそれぞれ異なるエ
ッチング深さA、B、Cを有する素子が完成される。
【0014】しかし、このような従来の方法は、図1の
A、B、C領域をエッチングする毎にそれぞれフォトリ
ソグラフィ工程及びエッチングマスク除去工程が必要で
あるので工程が煩雑である。また、先のエッチング工程
で用いられたエッチングマスクは後のエッチング工程が
始まる前に必ず除去しなければならず、完全に除去され
ないときは後のエッチング工程でエッチングマスクの成
膜が正しく行われないという問題が生じる。
【0015】すなわち、先のエッチング工程後、そのエ
ッチング工程で用いられたエッチングマスクの除去がき
ちんと行われないと、エッチングされた領域の縁部に、
図4に示すように、エッチングマスクのオーバーハング
が残る。そのオーバーハングは後のエッチング工程での
エッチングマスク成膜時にシャドー効果を起こすため、
エッチング領域の縁部にエッチングマスク薄膜が形成さ
れない。
【0016】そして、本来図5aに示すように整列した
パターンを形成させるべき時に、図5bに示すように、
フォトリソグラフィ工程時にマスクパターンの整列誤差
が発生することになり、精密素子を製作し難いおいう問
題がある。特に、MEMS製作に際して素子の精密度を
高めるためには、図5aに示すように、マスクパターン
の整列誤差を無くすか、または少なくとも少なくするこ
とができるように、エッチング工程の改善が必要とされ
る。
【0017】
【発明が解決しようとする課題】本発明は上記問題を解
決するためのもので、エッチング工程時マスクパターン
の整列誤差を減少させることができるエッチング方法を
提供することが目的である。本発明の他の目的は一つの
エッチングマスクでエッチングの深さを多様化させるこ
とのできる簡単なエッチング方法を提供することにあ
る。
【0018】
【課題を解決するための手段】本発明によるエッチング
方法は、基板にそれぞれ深さの異なる多数のトレンチま
たは溝を形成するためのエッチング方法である。その方
法は、まず、基板表面にエッチングマスク層を形成す
る。そのマスク層のトレンチまたは溝に相当する箇所を
一定の深さだけ除去して一定の深さのトレンチ又は溝を
マスク層に形成する。その後、そのマスク層のトレンチ
又は溝を基板に形成させようとするトレンチ又は溝の深
さに応じて深いものは深く、浅いものは浅くする。最も
深い箇所では基板が露出するようにする。そして、基板
が露出した箇所を形成させたエッチングマスク層をマス
クとして基板をエッチングし、その後順次マスク層のト
レンチ又は溝を深くして新たな基板表面を順次露出させ
ながら基板を順次エッチングして行くことを特徴とす
る。
【0019】本発明の他の特徴は、基板上にエッチング
マスク層を形成する第1段階と、前記エッチングマスク
層の第1、第2、第3領域を同時に一定の深さだけエッ
チングする第2段階と、前記第1領域に第1マスクパタ
ーンを形成し、前記第1マスクパターンをマスクとし
て、前記第2、第3領域のエッチングマスクを同時に一
定の深さだけエッチングする第3段階と、前記第1マス
クパターンを除去し、前記第1、第2領域に第2マスク
パターンを形成する第4段階と、前記第2マスクパター
ンをマスクとして前記第3領域のエッチングマスクをエ
ッチングして、前記基板を露出させる第5段階と、前記
第2マスクパターンを除去し、エッチングマスク層をマ
スクとして、前記露出した基板を一定の深さにエッチン
グする第6段階と、前記エッチングマスク層の前記第2
領域をエッチングして前記基板を露出させ、そのエッチ
ングマスク層をマスクとして、前記基板の先にエッチン
グされた箇所と新たに露出した箇所を一定の深さにエッ
チングする第7段階と、前記エッチングマスク層の前記
第1領域をエッチングして前記基板を露出させ、そのエ
ッチングマスク層をマスクとして、基板の既にエッチン
グされた箇所と新たに露出した箇所を一定の深さにエッ
チングする第8段階とからなる。
【0020】
【実施形態の実施の形態】以下、上記のような特徴を有
する本実施形態に係るエッチング方法を添付の図面の実
施形態に基づいて説明する。
【0021】本実施形態は多数回のエッチングが必要な
素子の製作時、最初に成膜したエッチングマスクを次回
のエッチングにもそのまま用いるエッチング技術であ
る。すなわち、本実施形態は図6のようにそれぞれ異な
る深さ(A、B、C)にエッチングされた箇所を有する
素子の製作時、従来のように多数のエッチングマスクを
使用せず、一つのエッチングマスクのみで簡単に、且つ
精密にエッチングを行う方法である。エッチングする箇
所は溝でもトレンチでも同様に形成させることができ
る。
【0022】本実施形態は湿式方法及び乾式方法ともに
使用可能であり、様々な種類のウェーハ、エッチング溶
液、エッチングガスに適用されるという長所がある。例
えば、シリコン構造物を湿式エッチングする場合、シリ
コン単結晶はエッチング領域の選択によって異方性エッ
チング及び等方性エッチングが可能であり、エッチング
目的によって異方性エッチング及び等方性エッチングを
選択して用いることができる。ここで、等方性エッチン
グ溶液としてはHNA(HF+HNO 3+Acetic Acid)
があり、異方性エッチング溶液としてはEDP(Ethyle
nediamine Pyrocatechol Water)、TMAH(Tetramet
hyl Ammonium Hydroxide)、KOH(Potassium Hydroxi
de)などがあるのはすでに知られた通りである。
【0023】一般にMEMS製作に用いられるシリコン
単結晶は100面及び110面を有するウェーハが主に
用いられているが、本実施形態では、一例として、10
0シリコンウェーハをKOH溶液を用いて湿式エッチン
グする方法を説明する。
【0024】まず、図7aに示すように、シリコン基板
21の上にSiNエッチングマスク層22を形成し、S
iNエッチングマスク層22の上にフォトレジストを形
成させ、それぞれのエッチングする箇所を除去して、第
1フォトレジストパターン23を形成する。
【0025】次いで、図7bに示すように、第1フォト
レジストパターン23をマスクとして、SiNエッチン
グマスク層22を所定の深さだけ除去する。ここで、S
iNエッチングマスク層22は乾式エッチングにより除
去される。このSiNエッチングマスク層22のエッチ
ング深さは後工程でエッチングされるシリコン基板21
のエッチング深さを考慮して決定すべきである。この一
定の深さにエッチングすることで、基板の溝又はトレン
チに対応する平面的な配置とその形状が確定する。
【0026】そして、図7cに示すように、第1フォト
レジストパターン23を除去し、図6のC領域のように
最もエッチングの浅い領域に第2フォトレジストパター
ン24を形成した後、その第2フォトレジストパターン
24をマスクとして、再びSiNエッチングマスク層2
2を所定の深さだけ除去する。他の溝又はトレンチ箇所
にかかれなければ図示のように、マスク層に形成させた
溝、トレンチに正確に一致する必要はない。
【0027】次いで、図7dに示すように、第2フォト
レジストパターン24を除去し、図7eに示すように、
図6のB領域とC領域に第3フォトレジストパターン2
5を形成した後、図7fに示すように、第3フォトレジ
ストパターン25をマスクとして乾式エッチングして、
図6のA領域だけSiNエッチングマスク層22をさら
に除去して基板21を露出させる。すなわち、マスク層
に基板に形成させる溝又はトレンチに対応した位置にそ
れぞれの基板の溝又はトレンチの深さに対応した深さを
有する溝又はトレンチを形成する。
【0028】そして、図7gに示すように、第3フォト
レジストパターン25を除去し、SiNエッチングマス
ク層22をマスクとして、露出された基板21を一定の
深さに湿式エッチングする。
【0029】次いで、図7hに示すように、フォトレジ
スト工程無しで基板21全体を乾式エッチングすると、
マスク層が薄くなり、図6のB領域で、基板21が露出
される。図6のC領域の箇所もエッチングされるが、残
っているSiN層22がB領域の部分より厚いので、基
板表面までは達せず、まだ、図示のように一部残る。
【0030】そして、図7iに示すように、前記と同様
にSiNエッチングマスク層22をマスクとして、露出
した基板21を一定の深さに湿式エッチングする。当然
既にエッチングされた箇所もさらにエッチングされるの
で、その分深くなる。その後、図7jに示すように、フ
ォトリソレジスト工程無しで基板21全体を乾式エッチ
ングして、SiNエッチングマスク層22の図6のC領
域から基板21を露出させる。
【0031】次いで、図7kに示すように、再びSiN
エッチングマスク層22をマスクとして、露出した基板
21を一定の深さに湿式エッチングすると、図6のよう
なシリコン構造物が得られる。これはいうまでもなく、
SiN層とシリコンとの特定の溶液に対するエッチング
選択比の違いを利用したものである。本実施形態では、
湿式エッチング時に用いられるエッチング条件は30w
t%のKOH水溶液、約80℃の温度である。
【0032】このように、従来はA、B、C各部分の湿
式エッチング前に必ずエッチングマスク層を成膜してフ
ォトリソグラフィ工程を行っていたため、整列誤差が発
生し、精密な素子の製作が難しかった。しかし、本実施
形態ではフォトリソグラフィ工程での整列の精密度がそ
れほど重要ではなく、しかも、エッチングマスク層の最
初の一定の深さへのエッチングで溝又はトレンチの形状
が決まるので、精密素子の製作が可能である。すなわ
ち、基板のエッチングの前のマスク層22の最初の乾式
エッチング工程で基本的な形状を決めさえすれば、あと
の乾式エッチング工程ではエッチングマスク層の厚みだ
け減らしていけばよいからである。その際、厚さを減少
させない箇所へのフォトレジスト24,25の形成は、
その箇所のみを正確に覆わずにその周囲に若干はみだし
ても何ら問題がない。
【0033】また、本実施形態は基板をエッチングする
ときには、一つのエッチングマスク層のみを用いるの
で、従来に比べ工程が単純である。
【0034】このようにシリコンエッチング時、湿式エ
ッチングを用いて異方性エッチングを行う場合、100
ウェーハはその表面が100となり、側面が111とな
るが、側面111が表面100に対して約54.7度に
傾いている。
【0035】しかし、MEMS製作工程では100ウェ
ーハの表面と90度をなす側面が必要な場合が多い。こ
のような場合に乾式エッチングを用いると、垂直の側面
が得られるが、図8のような構造物を得るためには、従
来のようにフォトレジストマスクパターンのみでは乾式
エッチングを行い難い。従って、図7a〜図7kで説明
したのと同じような方法で乾式エッチングを行うことに
より図8ような構造物を容易に得ることができる。
【0036】図9a〜図9kはシリコン基板の乾式エッ
チング工程を示す工程断面図であって、図7a〜図7k
の工程と同一であるから詳細な説明は省略する。ここで
用いられるエッチングマスク層22はITO薄膜であ
り、エッチングマスク層22はCl2+BCl3ガスを用
いてエッチングする。また、シリコン基板21をエッチ
ングするにはSF6ガスを用いた。シリコン基板21と
エッチングマスク層22に対するエッチング選択比が高
いためである。
【0037】このように本実施形態ではシリコン湿式エ
ッチングの場合、エッチングマスクでSiN薄膜を一回
だけ成膜して、3次にわたって湿式エッチングを行うこ
とにより、3つの深さを有するシリコン構造物を製作し
た。これは乾式エッチング工程にも適用可能であるので
活用範囲が広い。
【0038】
【実施形態の効果】以上詳細に述べたように、本発明
は、フォトリソグラフィ工程時の整列誤差を無くすこと
によって、精密な構造物の製作が可能となり、しかも製
造工程が簡単であり、且つ製作費用を減らすことができ
るという優れた効果を有する。
【0039】以上説明した内容は、本発明の技術思想を
離脱せず限り、多様な変更及び修訂が可能であるという
ことは当業者にとっては自明なこどであろう。それゆ
え、本発明の技術的範囲は実施形態に記載の内容に限ら
ず、特許請求の範囲によって限定されるべきものであ
る。
【図面の簡単な説明】
【図1】従来のエッチング方法により形成されたシリコ
ン構造物を示す図。
【図2a】〜
【図2g】図1を製作するための従来の第1実施の形態
によるエッチング工程を示す図。
【図3a】〜
【図3g】図1を製作するための従来の第2実施の形態
によるエッチング工程を示す図。
【図4】従来のエッチング方法によるエッチングマスク
のオーバーハング示す図。
【図5a】整列マスクパターンと非整列マスクパターン
の形状を示す図。
【図5b】整列マスクパターンと非整列マスクパターン
の形状を示す図。
【図6】本実施形態の湿式エッチング方法により形成さ
れたシリコン構造物を示す図。
【図7a】〜
【図7k】図6を製作するための本実施形態のエッチン
グ工程を示す図。
【図8】本実施形態の乾式エッチング方法により形成さ
れたシリコン構造物を示す図。
【図9a】〜
【図9k】図8を製作するための本実施形態のエッチン
グ工程を示す図。
【符号の説明】
21:基板 22:エッチングマスク層 23:第1フォトレジストパターン 24:第2フォトレジストパターン 25:第3フォトレジストパターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・ウク・ブ 大韓民国・キョンギ−ド・ソンナム− シ・プンダン−ク・ジュンジャ−ドン・ (番地なし)・ジュンデュン ハンジン アパートメント・701−1303 (72)発明者 チル・キュン・パク 大韓民国・ソウル・ソンパ−ク・オグム −ドン・20−2・ヒュンダエ バエクジ ョ アパートメント・102−116 (56)参考文献 特開 平5−62964(JP,A) 特開 平6−132260(JP,A) 特開 昭57−100734(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/306,21/3065,21/308

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上にエッチングマスク層を形成する
    第1段階と、 前記エッチングマスク層の第1、第2、第3領域を同時
    に一定の深さだけエッチングする第2段階と、 前記第1領域に第1マスクパターンを形成し、前記第1
    マスクパターンをマスクとして、前記エッチングマスク
    層の第2、第3領域を同時に一定の深さだけエッチング
    する第3段階と、 前記第1マスクパターンを除去し、前記第1、第2領域
    に第2マスクパターンを形成する第4段階と、 前記第2マスクパターンをマスクとして前記エッチング
    マスク層の第3領域をエッチングして、前記基板を露出
    させる第5段階と、 前記第2マスクパターンを除去し、エッチングマスク層
    をマスクとして、前記露出した基板を一定の深さにエッ
    チングする第6段階と、 前記エッチングマスク層の前記第2領域をエッチングし
    て前記基板を露出させ、そのエッチングマスク層をマス
    クとして、前記基板の先にエッチングされた箇所と新た
    に露出した箇所を一定の深さにエッチングする第7段階
    と、そして、 前記エッチングマスク層の前記第1領域をエッチングし
    て前記基板を露出させ、そのエッチングマスク層をマス
    クとして、基板の既にエッチングされた箇所と新たに露
    出した箇所を一定の深さにエッチングする第8段階とか
    らなることを特徴とするエッチング方法。
  2. 【請求項2】 前記基板は湿式方法、乾式方法のうち何
    れか一つの方法でエッチングされることを特徴とする
    求項1に記載のエッチング方法。
  3. 【請求項3】 前記湿式方法でエッチング時用いられる
    エッチングマスクはSiNであり、HNA(HF+HN
    3+Acetic Acid)、EDP(Ethylenediamine Pyrocat
    echol Water)、TMAH(Tetramethyl Ammonium Hydro
    xide)、KOH(Potassium Hydroxide)のうち何れか一
    つの溶液を用いることを特徴とする請求項2に記載のエ
    ッチング方法。
  4. 【請求項4】 前記乾式方法でエッチング時用いられる
    エッチングマスクはITO(Indium Tin Oxide)であ
    り、SF6ガスが用いられることを特徴とする 求項2
    に記載のエッチング方法。
  5. 【請求項5】 前記第1、第2マスクパターンはフォト
    レジストであることを特徴とする請求項1に記載のエッ
    チング方法。
JP2000132337A 1999-04-29 2000-05-01 エッチング方法 Expired - Fee Related JP3363131B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR15492/1999 1999-04-29
KR1019990015492A KR100290852B1 (ko) 1999-04-29 1999-04-29 에칭 방법

Publications (2)

Publication Number Publication Date
JP2000340553A JP2000340553A (ja) 2000-12-08
JP3363131B2 true JP3363131B2 (ja) 2003-01-08

Family

ID=19583004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000132337A Expired - Fee Related JP3363131B2 (ja) 1999-04-29 2000-05-01 エッチング方法

Country Status (4)

Country Link
US (1) US6458494B2 (ja)
EP (1) EP1049143A3 (ja)
JP (1) JP3363131B2 (ja)
KR (1) KR100290852B1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290852B1 (ko) * 1999-04-29 2001-05-15 구자홍 에칭 방법
US6623653B2 (en) * 2001-06-12 2003-09-23 Sharp Laboratories Of America, Inc. System and method for etching adjoining layers of silicon and indium tin oxide
DE10136016A1 (de) * 2001-07-24 2003-04-03 Bosch Gmbh Robert Verfahren zum Erzeugen vom mikromechanischen Strukturen
US6939475B2 (en) * 2001-08-31 2005-09-06 Daishinku Corporation Etching method, etched product formed by the same, and piezoelectric vibration device, method for producing the same
DE10154361A1 (de) * 2001-11-06 2003-05-15 Univ Albert Ludwigs Freiburg Verfahren zum Durchführen eines Rapid-Prototyping-Prozesses zur Herstellung von Mikrostrukturen
DE10219398B4 (de) * 2002-04-30 2007-06-06 Infineon Technologies Ag Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE10311059A1 (de) * 2003-03-13 2004-10-07 Infineon Technologies Ag Halbleiterstruktur
US6917093B2 (en) * 2003-09-19 2005-07-12 Texas Instruments Incorporated Method to form shallow trench isolation with rounded upper corner for advanced semiconductor circuits
TWI266152B (en) * 2003-12-30 2006-11-11 Mosel Vitelic Inc Mask and method of using the same
US20050244756A1 (en) * 2004-04-30 2005-11-03 Clarner Mark A Etch rate control
KR100697283B1 (ko) 2005-03-29 2007-03-20 삼성전자주식회사 반도체 장치의 소자분리 구조물 및 그 형성방법
US7789971B2 (en) 2005-05-13 2010-09-07 Tokyo Electron Limited Treatment of substrate using functionalizing agent in supercritical carbon dioxide
EP2495212A3 (en) 2005-07-22 2012-10-31 QUALCOMM MEMS Technologies, Inc. Mems devices having support structures and methods of fabricating the same
US20070132056A1 (en) * 2005-12-09 2007-06-14 Advanced Analogic Technologies, Inc. Isolation structures for semiconductor integrated circuit substrates and methods of forming the same
KR100901822B1 (ko) * 2007-09-11 2009-06-09 주식회사 실트론 질화갈륨 성장용 기판 및 질화갈륨 기판 제조 방법
KR101563684B1 (ko) 2008-11-10 2015-10-28 삼성전자주식회사 임프린트용 마스터 및 그 제조 방법
US8853091B2 (en) * 2009-01-16 2014-10-07 Microchip Technology Incorporated Method for manufacturing a semiconductor die with multiple depth shallow trench isolation
US8227339B2 (en) * 2009-11-02 2012-07-24 International Business Machines Corporation Creation of vias and trenches with different depths
CN103258843B (zh) * 2013-05-30 2016-06-15 中国电子科技集团公司第十三研究所 用于太赫兹肖特基二极管的多孔衬底
CN106477514B (zh) * 2015-08-28 2018-03-30 中芯国际集成电路制造(上海)有限公司 Mems器件及其形成方法
US10950643B2 (en) 2016-07-06 2021-03-16 Sony Semiconductor Solutions Corporation Imaging device, method for manufacturing imaging device, and electronic device
CN106229812B (zh) * 2016-08-31 2018-11-09 潍坊华光光电子有限公司 一种具有不同深度沟槽的GaAs基激光器的制备方法
CN111208658A (zh) * 2020-03-02 2020-05-29 合肥鑫晟光电科技有限公司 一种转印版及其制备方法、显示基板、显示面板
CN114551226A (zh) * 2020-11-26 2022-05-27 华为技术有限公司 制备具有不同深度沟槽器件的方法及系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2535156C3 (de) * 1975-08-06 1978-08-31 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer Schicht mit vorgegebenem Muster von Bereichen geringerer Schichtdicke und Verwendung der Schicht als Maske bei der Dotierung
US4139442A (en) * 1977-09-13 1979-02-13 International Business Machines Corporation Reactive ion etching method for producing deep dielectric isolation in silicon
EP0286855A1 (de) * 1987-04-15 1988-10-19 BBC Brown Boveri AG Verfahren zum Aetzen von Vertiefungen in ein Siliziumsubstrat
JPH043458A (ja) * 1990-04-19 1992-01-08 Nec Corp 能動層積層素子用配線形成方法
JPH0766276A (ja) * 1993-08-30 1995-03-10 Canon Inc 半導体装置の製造方法
JPH08273990A (ja) * 1995-03-31 1996-10-18 Toshiba Corp 溝付きSi基板の形成方法
JPH08279488A (ja) * 1995-04-05 1996-10-22 Sony Corp 半導体装置の製造方法
US5738757A (en) * 1995-11-22 1998-04-14 Northrop Grumman Corporation Planar masking for multi-depth silicon etching
US5958800A (en) * 1996-10-07 1999-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for post planarization metal photolithography
JPH1145874A (ja) * 1997-07-25 1999-02-16 Toshiba Corp 半導体装置の製造方法
KR100290852B1 (ko) * 1999-04-29 2001-05-15 구자홍 에칭 방법

Also Published As

Publication number Publication date
KR20000067571A (ko) 2000-11-25
EP1049143A2 (en) 2000-11-02
KR100290852B1 (ko) 2001-05-15
US20020008080A1 (en) 2002-01-24
US6458494B2 (en) 2002-10-01
JP2000340553A (ja) 2000-12-08
EP1049143A3 (en) 2000-12-27

Similar Documents

Publication Publication Date Title
JP3363131B2 (ja) エッチング方法
US7696045B2 (en) Method of manufacturing semiconductor device
US5838055A (en) Trench sidewall patterned by vapor phase etching
US6074951A (en) Vapor phase etching of oxide masked by resist or masking material
US5876879A (en) Oxide layer patterned by vapor phase etching
US20060060562A1 (en) Sub-lithographic imaging techniques and processes
US6673635B1 (en) Method for alignment mark formation for a shallow trench isolation process
JP2758771B2 (ja) 素子分離領域の形成方法
US7541255B2 (en) Method for manufacturing semiconductor device
US6723250B1 (en) Method of producing structured wafers
JP3585039B2 (ja) ホール形成方法
KR100435974B1 (ko) 마스크 부재의 제조방법
CN111696862A (zh) 半导体结构及其形成方法
JP3680521B2 (ja) 半導体装置の製造方法
JP2002184856A (ja) 半導体素子の分離方法
JP2003534659A (ja) 半導体装置の反射防止膜をドライエッチングにより除去する方法
JP2005033192A (ja) 半導体素子の製造方法
KR100342875B1 (ko) 오버레이 버니어 제조 방법
JPH11297813A (ja) 半導体装置及びその製造方法
KR0165417B1 (ko) 반도체 장치의 미세 패턴 제조방법
KR100481557B1 (ko) 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법
JP2001015587A (ja) 半導体装置の製造方法
JPH05129253A (ja) 半導体装置の製造方法
KR100237797B1 (ko) 깊은 트랜치를 갖는 반도체 소자의 제조방법
KR20070002594A (ko) 반도체 소자의 오버레이 버니어 형성 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020910

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071025

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees