JPH043458A - 能動層積層素子用配線形成方法 - Google Patents

能動層積層素子用配線形成方法

Info

Publication number
JPH043458A
JPH043458A JP10381390A JP10381390A JPH043458A JP H043458 A JPH043458 A JP H043458A JP 10381390 A JP10381390 A JP 10381390A JP 10381390 A JP10381390 A JP 10381390A JP H043458 A JPH043458 A JP H043458A
Authority
JP
Japan
Prior art keywords
film
contact hole
tungsten
wiring
entire surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10381390A
Other languages
English (en)
Inventor
Kenichi Koyama
健一 小山
Yoshihiro Hayashi
喜宏 林
Kiyoyoshi Kajiyana
鍛治梁 喜代儀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10381390A priority Critical patent/JPH043458A/ja
Publication of JPH043458A publication Critical patent/JPH043458A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は能動層を積層して形成する能動層積層素子に関
し、特に能動層積層素子の配線形成方法に関する。
〔従来の技術〕
従来、能動層を2層積層した素子の配線の形成は、以下
のように行なわれていた。第2図(a)〜(e)は従来
技術により作製した能動積層素子の形成方法を工程順に
模式的に示した断面図である。
まず、素子分離酸化膜2が形成されたシリコン基板1上
に、ドレイン3.ソース4.ゲート5゜およびゲート配
線5aからなる下層トランジスタを形成した後、全面に
第1の絶縁膜であるところの酸化膜6を形成する。次に
、平坦化剤を塗布し、平坦化剤、酸化膜6の等速エッチ
バックにより酸化膜6の表面を平坦化し後、酸化膜6上
に単結晶化したシリコン膜、多結晶シリコン膜を形成し
、これらの膜を用いてドレイン7、ソース8゜ゲート9
.およびゲート配線9aからなる上層トランジスタを形
成し、全面に第2の絶縁膜であるところの酸化膜10を
形成する。この結果、第2図(a)に示す形状のデバイ
スが得られる。
なお、上層、下層トランジスタのゲート9,5はこの部
分でコンタクトホールを形成することができぬため、ゲ
ート9,5から酸化膜6.素子分離酸化膜2上に延設し
たゲート配線9a、ゲート配線5a上にコンタクトホー
ルを形成する。また、これらゲート配線9a、ゲート配
線5aは独立した配線として用いられることもある。
次に、第2図(b)に示すように、下層トランジスタの
ソース4上の酸化膜10,6に、フォトレジストを用い
た露光工程とドライエツチング工程により縦配線形成用
のコンタクトホールを形成する。
次に、このコンタクトホール中にタングステンをCVD
法で埋め込み、柱状タングステン11を形成する。その
後、全面に窒化膜12を形成し、柱状タングステン11
上を覆う。この窒化膜12は、以後のコンタクトホール
の形成のためのフォトレジスト処理工程中の酸処理にお
いて、柱状タングステン11がエツチングされないよう
にするためである。次に、第2図(c)に示すように、
ケート配線5a上の酸化膜10.6に、フォトレジスト
を用いた露光工程とドライエツチング工程により縦配線
形成用のコンタクトホールを形成する。
続いて、このコンタクトホール中にタングステンをCV
D法で埋め込み、柱状タングステン11aを形成する。
その後、全面に窒化膜13を形成し、柱状タングステン
lla上を覆う。次に、第2図(d)に示すように、上
層トランジスタのソース8上の酸化膜10に、フォトレ
ジストを用いた露光工程とドライエツチング工程により
縦配線形成用のコンタクトホールを形成する。
ひき続いて、このコンタクトホール中にタングステンを
CVD法で埋め込み、柱状タングステン11bを形成す
る。最後に、第2図(e)に示すように、窒化膜13.
12をエツチング除去し、柱状タングステン11.ll
a、llbを露出させた後、アルミニウムを堆積し、パ
ターンニングして、配線14を形成していた。
〔発明が解決しようとする課題〕
従来例ては便宜上ソース4,5.およびゲート配線5a
に対する3種類のコンタクトホールの形成について説明
したが、従来の能動層積層素子では、コタクトホールを
その深さの違いにより、下層トランジスタのドレイン3
.ソース4と、下層トランジスタのゲート配115aと
、上層トランジスタのドレイン7 ソース8.上層トラ
ンジスタのゲート配線9aとに分類してコンタクトホー
ルの深さをそろえて、3種類のコンタクトホール形成と
柱状タングステン11.lla、llbの形成をそれぞ
れ別々に行なう必要がある。このため、製造工程が長い
ものになり、それに伴ない素子性能の不具合が増加する
ことになる。
更に、コンタクトホール中にタングステンをCVD法て
埋め込む際に、ソース4.ゲート配線5a、ソース8の
シリコンが侵食され、ジャンクション耐圧の低下、ジャ
ンクションリークの増大、あるいは柱状タングステン1
1とソース4柱状タングステンllaとゲート配線5a
、柱状タングステンllbとソース8のコンタクト抵抗
の変動などが発生しやすくなる。
〔課題を解決するための手段〕
本発明の能動層積層素子用配線形成方法は、能動層を積
層して形成する能動層積層素子の縦配線形成において、 穴の深さが異なる縦配線形成用のコンタクトホールを数
回のエツチングで形成し、全面にシリコン薄膜をLPC
VD法で堆積する工程と、全面に有機膜を塗布し、コン
タクトホール中以外の有機膜が除去されるまで有機膜に
対するエッチバックを行なう工程と、 シリコン薄膜をエツチング除去する工程と、コンタクト
ホール中に残った有機膜を除去し、シリコン薄膜上にタ
ングステン選択CVD成長を行ない、コンタクトホール
中にタングステンを埋め込む工程とを含んでいる。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図(a)〜(h)は、本発明の一実施例を説明する
ための製造工程順の模式的な断面図である。本実施例に
おいては、第1.第2の絶縁膜としてはシリコン酸化膜
を、有機膜としてはフォトレジスト膜を用いた。
まず、シリコン基板1上にLOCO8法により膜厚0.
8μmの素子分離酸化膜2を形成した後、ゲート酸化膜
を介して膜厚0.5μmの多結晶シリコンからなるゲー
ト5.および素子分離酸化膜2上にゲート5から延設し
たくあるいは独立の配線となる)膜厚0.5μmの多結
晶シリコンからなるゲート5aを形成し、続いて、不純
物を導入してドレイン3とソース4を形成し、下層トラ
ンジスタを形成する。
次に、全面に第1の絶縁膜であるところのシリコン酸化
膜からなる膜厚1,2μmの酸化膜6を形成する。その
後、ポリスチレン溶液のスピン塗布と、ポリスチレンと
シリコン酸化膜の等速エッチバックにより酸化膜6の表
面を平坦化し、ケート配線5aのコンタクト形成予定位
置上て酸化膜6の膜厚が0.2μmになるようにする。
次に、酸化膜6上の上層トランジスタ形成領域に膜厚0
5μmの多結晶シリコン膜を堆積し、これをレーザアニ
ール等の方法で単結晶化したシリコン膜に変換した後、
この上にゲート酸化膜を介して膜厚0.5μmの多結晶
シリコンからなるケート9を形成するとともに、酸化膜
6上にゲート9から延設した(あるいは独立の配線とな
る)膜厚0、5μmの多結晶シリコンからなるゲート配
線9aを形成し、続いて、上述の単結晶化したシリコン
膜に不純物を導入してドレイン7とソース8とを形成し
、上層トランジスタを形成する。
続いて、全面に第2の絶縁膜であるところのシリコン酸
化膜からなる膜厚0.5μmの酸化膜10を堆積し、第
1図(a)に示す構造が得られる。
次に、ホールサイズが1.5μmの縦配線形成用のコン
タクトホールの形成を行なう。まず下層トランジスタの
ソース4(あるいはドレイン3)の位置の深さ1.6μ
mのコンタクトホール、次に(下層トランジスタの)ゲ
ート配線5aの位置の深さ0.7μmのコンタクトホー
ル、最後に上層トランジスタのソース8(あるいはドレ
イン7、あるいはゲート配線9a)の位置の深さ0.5
μmのコンタクトホールの形成を、フォトレジストを用
いた露光工程とドライエツチング工程で順次行ない、第
1図(b)に示す形状に加工する。
その後、第1図(c)に示すように、表面全体に膜厚0
.1μmのシリコン薄膜15をLPCVDにより堆積す
る。
次に、フォトレジスト膜からなる有機膜16を全面にス
ピン塗布する。スピン塗布した有機膜16は、第1図(
d)に示すように、3種類の深さのコンタクトホールを
埋め込み、かつその表面は平坦な形状になる。
次に、第1図(e)に示すように、有機膜16のエッチ
バックを行い、コンタクトホール中に入り込んだ以外の
有機膜16を除去する。
その後、コンタクトホール中に残った有機膜16をマス
クにしてシリコン薄膜15のドライエツチングを行なう
。更に、コンタクトホール中に残った有機膜16を除去
することにより、第1図(f>に示すように、コンタク
トホールの側壁および底面のみにシリコン薄膜15が残
った形状が得られる。
次に、温度300℃の環境で、H2をキャリアガスとし
た混合比1:1のWF6とSiH4の混合ガスを用い、
タングステンのCVD成長を行なう。この条件において
は、タングステンはシリコン酸化膜上には成長せずにシ
リコン膜を侵食しながらシリコン膜の存在したところの
みに堆積することになる。そのため、コンタクトホール
中のタングステンの堆積は、コンタクトホールの側壁お
よび底面のシリコン薄膜15を発生核として成長するこ
とにより進行する。コンタクトホール中の柱状タングス
テン17.17a、17bが形成されたときに、シリコ
ン薄膜15が侵食により無くなるようにこの膜厚を設定
しておけば、コンタクトホールの深さが異なっても、第
1図(g)に示すように、全てのコンタクトホール中に
同時に柱状タングステン17.17a、17bを形成す
ることができる。
最後に、第1図(h)に示すように、アルミニウムを堆
積、パターンニングして配線14を形成する。
なお、本実施例においては、第1および第2の絶縁膜と
してシリコン酸化膜を用いたが、他の種類の絶縁膜を用
いても構わない。また、有機膜としてフォトレジスト膜
を用いたが、シリコン薄膜15のエツチングに際してマ
スクになるものであれば、他の有機膜を用いても構わな
い。
また、本実施例では3種類の深さの異なるコンタクトホ
ールに対する例であるが、深さの異なるコンタクトホー
ルの種類の数が増加しても、本発明は適用できる。
〔発明の効果〕
以上説明したように本発明は、深さの異なるコンタクト
ホール中の柱状タングステンを一度だけのタングステン
CVDで形成できるのて、製造工程の簡略化、短時間化
が行なえ、その結果、製造工程の長さとともに増大する
素子性能の不具合を低減させることに、有効に機能する
更に、コンタクトホール中にタングステンを埋め込む際
に、コンタクトホールの底面に存在するシリコン薄膜が
ソース、ドレイン、ゲート配線のシリコンの侵食、破壊
を防止することになり、タングステン成長時のタングス
テンによるシリコンの侵食により発生するジャンクショ
ン耐圧の低下、ジャンクションリークの増大、および柱
状タングステンとソース、ドレイン、ゲート配線との間
のコンタクト抵抗の変動などを、抑制することができる
【図面の簡単な説明】
第1図(a)〜(h)は本発明の一実施例を説明するた
めの製造工程順の模式的な断面図、第2図(a)〜(e
)は能動層積層素子の従来の形成方法を示す製造工程順
の模式的な断面図である。 1・・・シリコン基板、2・・・素子分離酸化膜、3゜
7・・・ドレイン、4.8・・・ソース、5.9・・・
ゲート5a、9a・・・ゲート配線、6.10・・・酸
化膜、11、lla、llb、17.17a、 17b
−柱状タングステン、12.13・・・窒化膜、14・
・・配線、15・・・シリコン薄膜、16・・・有機膜

Claims (1)

  1. 【特許請求の範囲】  能動層を積層して形成する能動層積層素子の縦配線形
    成において、 穴の深さが異なる縦配線形成用のコンタクトホールを数
    回のエッチングで形成し、全面にシリコン薄膜をLPC
    VD法で堆積する工程と、 全面に有機膜を塗布し、前記コンタクトホール中以外の
    前記有機膜が除去されるまで前記有機膜に対するエッチ
    バックを行なう工程と、 前記シリコン薄膜をエッチング除去する工程と、 前記コンタクトホール中に残った前記有機膜を除去し、
    前記シリコン薄膜上にタングステン選択CVD成長を行
    ない、前記コンタクトホール中にタングステンを埋め込
    む工程とを含むことを特徴とする能動積層素子用配線形
    成方法。
JP10381390A 1990-04-19 1990-04-19 能動層積層素子用配線形成方法 Pending JPH043458A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10381390A JPH043458A (ja) 1990-04-19 1990-04-19 能動層積層素子用配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10381390A JPH043458A (ja) 1990-04-19 1990-04-19 能動層積層素子用配線形成方法

Publications (1)

Publication Number Publication Date
JPH043458A true JPH043458A (ja) 1992-01-08

Family

ID=14363847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10381390A Pending JPH043458A (ja) 1990-04-19 1990-04-19 能動層積層素子用配線形成方法

Country Status (1)

Country Link
JP (1) JPH043458A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458494B2 (en) * 1999-04-29 2002-10-01 Lg Electronics, Inc. Etching method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458494B2 (en) * 1999-04-29 2002-10-01 Lg Electronics, Inc. Etching method

Similar Documents

Publication Publication Date Title
US5185286A (en) Process for producing laminated semiconductor substrate
US4318759A (en) Retro-etch process for integrated circuits
JPH043457A (ja) 能動層積層素子用配線形成方法
JPH043458A (ja) 能動層積層素子用配線形成方法
JPH05849B2 (ja)
CN1052113C (zh) 在半导体器件间设置隔离的方法
JPH043456A (ja) 能動層積層素子形成方法
JPH043455A (ja) Soiトランジスタ積層半導体装置とその製造方法
JP2702007B2 (ja) 半導体装置の製造方法
JPH0579165B2 (ja)
JPH0346977B2 (ja)
JPH0587133B2 (ja)
JP2558289B2 (ja) 変質層の形成方法
JPS6257232A (ja) アイソレ−シヨンデバイス及びその製法
JPS5853821A (ja) 積層半導体装置の製造方法
JPH04252052A (ja) 能動層積層素子の配線形成方法
JPH023301B2 (ja)
JPH02156537A (ja) 半導体装置の製造方法
JPS62130543A (ja) 半導体装置の製造方法
JPS5893344A (ja) 半導体装置及びその製造方法
JPS58169931A (ja) 半導体装置の製造方法
JPH0358179B2 (ja)
JPH04356944A (ja) 半導体装置およびその製造方法
JPH11274106A (ja) 枚葉式cvd装置および枚葉式cvd方法
JPH02105552A (ja) 半導体装置の製造方法