JP2558289B2 - 変質層の形成方法 - Google Patents

変質層の形成方法

Info

Publication number
JP2558289B2
JP2558289B2 JP62205837A JP20583787A JP2558289B2 JP 2558289 B2 JP2558289 B2 JP 2558289B2 JP 62205837 A JP62205837 A JP 62205837A JP 20583787 A JP20583787 A JP 20583787A JP 2558289 B2 JP2558289 B2 JP 2558289B2
Authority
JP
Japan
Prior art keywords
silicon
oxide film
silicon oxide
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62205837A
Other languages
English (en)
Other versions
JPS6448430A (en
Inventor
豊 林
俊介 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Ricoh Co Ltd
Original Assignee
Agency of Industrial Science and Technology
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology, Ricoh Co Ltd filed Critical Agency of Industrial Science and Technology
Priority to JP62205837A priority Critical patent/JP2558289B2/ja
Priority to US07/233,585 priority patent/US4900396A/en
Publication of JPS6448430A publication Critical patent/JPS6448430A/ja
Application granted granted Critical
Publication of JP2558289B2 publication Critical patent/JP2558289B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、変質層の形成方法、詳しくはシリコン半導
体デバイス用構造における変質層の形成方法に関する。
(技術的背景) シリコン表面を有するシリコン基体上に酸化シリコン
膜により所望の2次元パターンが形成され、上記酸化シ
リコン膜上に窒化による変質層が上記酸化シリコン膜と
略同形状に形成されてなるシリコン半導体デバイス用構
造が、各種シリコン半導体デバイス、例えばトランジス
ターや受光素子、メモリー等の製造上極めて有効である
ことが、発明者等により認識されていた。
本明細書中において、基体は、バルク状のシリコン及
び、バルク状のシリコン上に絶縁層等を有し、更にその
上にシリコン薄膜を設けた多層構造のものや、石英等の
ベースの上にシリコン層を形成してなる所謂基板タイプ
のものを総称している。シリコン基体の表面のうち、酸
化シリコン膜により2次元パターンの形成される面をシ
リコン表面と称し、このシリコン表面は文字通りシリコ
ンの表面である。
さて、上記の如きシリコン半導体デバイス用構造に於
ける変質層の形成方法としては、従来第8図に示す如き
方法が意図されている。
第8図(A)において、符号10は基体の一例としての
シリコン基板を示す。シリコン基板10は、石英板をベー
スとしてその片面にシリコン層を形成した周知のもので
ある。図では、このシリコン基板10の上がわの面がシリ
コン表面である。符号12を以て示す酸化シリコン膜は、
シリコン基板10のシリコン表面上に所定の厚み(通常、
0.1〜1μm)を持って形成され、シリコン表面上に2
次元パターンをなしている。この2次元パターンのパタ
ーン形状は、作製する半導体デバイスの種類や設計によ
り定まる。符号13で示す部分は上記2次元パターンに対
する地の部分であり、この部分には、酸化シリコン膜の
形成はないか、有っても数10〜数100Åの厚さであり、
この部分では、シリコン基板のシリコン表面を露呈して
いるか、もしくは上記極薄い酸化シリコン膜で覆われて
いる。結局、上記2次元パターンはシリコン表面上に、
酸化シリコン膜によるレリーフ状に形成されているとい
うことができる。
第8図(A)に示すように、基体上に酸化シリコン膜
により、所望の2次元パターンをレリーフ状に形成され
たものを、シリコン半導体デバイス用構造を作るための
素材と称する。
さて、この素材の、酸化シリコン膜12の形成されてい
る側の面全体に、第8図(B)に示す如く、窒化膜14
を、熱、光、プラズマ等によるCVD法によって堆積成長
させる。
しかるのちに、2次元パターンの地の部分、即ち符号
13で示す部分の窒化膜14を選択的に除去して、結果的に
窒化膜が2次元パターン上にのみ存在するようにするの
である。
(発明が解決しようとする問題点) この作製方法の問題は以下の点にある。窒化膜の選択
的除去は、フォトリソグラフィー等のパターニング技術
で行われるのであるが、パターニングの際の、位置合わ
せの精度や寸法精度のために、窒化膜の形状を酸化シリ
コン膜の形状に整合させることが困難であり、ともすれ
ば、第8図(C),(D),(E)に例示するように、
窒化膜14と酸化シリコン膜13との間に形状のずれが生じ
易い。このためシリコン半導体デバイス用構造を用いて
製造される半導体デバイスの歩留まりが低くなってしま
うのである。
従って、本発明は、酸化シリコン膜の形状と窒化膜の
形状とを容易かつ確実に整合でき、シリコン半導体デバ
イス用構造の半導体デバイス作製歩留まりを有効に向上
させうる、新規な変質層形成方法の提供を目的とする。
(問題点を解決するための手段) 以下、本発明を説明する。本明細書に於いては6種の
方法が提案される。
これら6種の方法は、いずれも、シリコン表面を有す
るシリコン基体上に酸化シリコン膜により所望の2次元
パターンが形成され、上記酸化シリコン膜上に窒化によ
る変質層が上記酸化シリコン膜と略同形状に形成されて
なるシリコン半導体デバイス用構造において、上記変質
層を形成する方法であり、いずれも酸化シリコン膜に対
する変質厚さと、シリコン膜に対する変質厚さが窒化処
理における変質層の形成に於いて異なり、後者が前者に
比して小さいことを原理として利用している。かかる事
実は発明者らにより新たに見いだされたものである。
第1種の方法は、基体上に酸化シリコン膜の有無によ
り、所望の2次元パターンをレリーフ状に形成された素
材の、少なくとも酸化シリコン膜の形成された側の面に
対して、窒化を行い、酸化シリコン膜の部分と、基体の
シリコン表面の部分とに、変質層を形成し、この変質層
の厚みが、酸化シリコン膜部分で厚く、シリコン表面部
分で薄いことを利用し、上記シリコン表面部分の薄い変
質層は除去されるが、酸化シリコン膜部分の厚い変質層
は残置される条件下で、変質層の除去工程を行うことを
特徴とする。
第2種の方法は、基体上に酸化シリコン膜の膜厚の厚
薄により、所望の2次元パターンをレリーフ状に形成さ
れた素材の、少なくとも酸化シリコン膜の形成された側
の面に対して、窒化を行い、酸化シリコン膜の厚膜部分
と薄膜部分とに、変質層を形成し、この変質厚の厚み
が、上記厚膜部分で厚く、薄膜部分で薄いことを利用
し、薄い変質層は除去されるが、厚い変質層は残置され
る条件下で、変質層の除去工程を行うことを特徴とす
る。
第3種の方法は、基体上に酸化シリコン膜の有無もし
くは膜厚の厚薄により、所望の2次元パターンをレリー
フ状に形成された素材の、少なくとも酸化シリコン膜の
形成された側の面に対して、窒化を行い、酸化シリコン
膜の部分と、基体のシリコン表面の部分とに、変質層を
形成し、この変質層の厚みが、酸化シリコン膜部分で厚
く、シリコン表面部分で薄いことを利用し、上記シリコ
ン表面部分の薄い変質層は除去されるが、酸化シリコン
膜部分の厚い変質層は残置される条件下で、変質層の除
去工程を行い、次いで、上記面に対して酸化を行って、
露呈しているシリコン表面部分に酸化シリコン膜を成長
させ、しかるのち、上記酸化シリコン膜を選択的に除去
することを特徴とする。
第4種の方法は、基体のシリコン表面上に酸化シリコ
ン膜の膜厚の厚薄により所望の2次元パターンをレリー
フ状に形成された素材上にシリコン膜を堆積成長させ、
上記シリコン膜をパターニングして、上記シリコン膜
を、上記酸化シリコン膜の膜厚の薄い部分にのみ残して
除去し、次に、酸化シリコン膜の膜厚の薄い部分でシリ
コン膜に覆われずに露呈している部分を選択的にエッチ
ング除去し、上記素材の、少なくとも酸化シリコン膜の
形成された側の面に対して、窒化を行い、酸化シリコン
膜の部分と、基体のシリコン表面の部分と、上記堆積・
パターニングされたシリコン膜の表面部分とに、変質層
を形成し、この変質層の厚みが、酸化シリコン膜部分で
厚く、基体のシリコン表面部分及び上記堆積・パターニ
ングされたシリコン膜表面部分で薄いことを利用し、上
記シリコン表面部分の薄い変質層は除去されるが、酸化
シリコン膜部分の厚い変質層は残置される条件下で、変
質層の除去工程を行う事を特徴とする。
第5種の方法は、基体のシリコン表面上に酸化シリコ
ン膜の膜厚の厚薄により所望の2次元パターンをレリー
フ状に形成された素材上にシリコン膜を堆積成長させ、
上記、シリコン膜をパターニングして、上記シリコン膜
を、上記酸化シリコン膜の膜厚の薄い部分にのみ残して
除去し、次に、上記素材の、少なくとも酸化シリコン膜
の形成された側の面に対して、窒化を行い、酸化シリコ
ン膜の部分と、シリコン膜の表面の部分とに、変質層を
形成し、この変質層の厚みが、酸化シリコン膜部分で厚
く、シリコン膜の表面部分で薄いことを利用し、上記シ
リコン膜表面部分の薄い変質層は除去されるが、酸化シ
リコン膜部分の厚い変質層は残置される条件下で、変質
層の除去工程を行う事を特徴とする。
第6種の方法は、基体のシリコン表面上に薄い酸化シ
リコン膜を形成し、その上に更にシリコン膜を形成し、
このシリコン膜上に、上記2次元パターンのネガパター
ンに対応する窒化シリコン膜を形成し、最上層の窒化シ
リコン膜をマスクとして、酸化を行い、厚い酸化シリコ
ン膜を成長させたのち、窒化シリコン膜を除去し、次い
で窒化を行って、酸化シリコン膜部分に於いて厚く、シ
リコン膜部分に於いて薄い変質層を形成し、上記薄い変
質層は除去されるが、厚い変質層は残置される条件下で
変質層の除去工程を行うことを特徴とする。
上の説明から分かるように、これら6種の方法はいず
れも、窒化膜を酸化シリコン膜の窒化による変質層とし
て形成する。変質層を形成するための窒化方法として
は、高温のアンモニアや窒素等の窒化雰囲気により窒化
する熱窒化法、アンモニアあるいは窒素等のプラズマを
含む雰囲気中で窒化を行うプラズマ窒化法、あるいは光
エネルギーの照射を利用して窒化を行う光窒化法、さら
には、これらの組み合わせなど、従来から直接窒化法と
して知られた種々の方法を利用できる。
(作用) 本発明は、上記6種の方法とも、窒化により形成され
る変質層の厚さが、酸化シリコンでは厚く、シリコンで
は薄いことを利用している。
第1図を参照すると、第1図に於いて符号100,200
は、それぞれ酸化シリコン及びシリコンを示す。いま第
1図(a)に示す酸化シリコン100、及びシリコン200の
上側の表面に対して、上述した直接窒化法による窒化を
施すと、第1図(B)に示すように窒化にする変質層10
0A,200Aが形成されるが、同一の条件でこの窒化変質層
を形成したとき、形成される変質層の厚みは酸化シリコ
ンでの厚みd1が通常数100Åであるのに対し、シリコン
での厚みd2は通常数10Åと小さく、後者は前者の1/10の
オーダーである。
そこで、第1図(B)の状態に対してエッチングを行
い、第1図(C)に示すように、変質膜の表面側から、
厚さd3(d1>d3>d2)の部分を除去すれば、シリコン20
0では、変質膜200Aが完全に除去されて、新たなシリコ
ン表面が露呈されるのに対し、酸化シリコン100では、
変質層100Aが十分な厚さを有するため、これらでは相変
わらず窒化による変質層が存在することになる。この事
実を利用して、本発明では、シリコン半導体デバイス用
構造において、変質層の形成を行うのである。
(実施例) 以下、具体的な実施例に即して説明する。第2図乃至
第第6図に示す実施例に於いても基体として、第8図に
即して説明したシリコン基板を用いた例で説明する。従
ってこれら第2図乃至第6図に於いてもシリコン基板の
符号として符号10を用い、酸化シリコン膜に対し符号12
を、また、酸化シリコン膜による2次元パターンの地の
部分に対しては符号13を用いる。
さて、第2図の(A)に示す素材は、シリコン基板10
のシリコン表面上に酸化シリコン膜の有無により、2次
元パターンがレリーフ状に形成され、2次元パターンに
対する地の部分では、シリコン表面が露呈している。
このような素材に対し、酸化シリコン膜の形成されて
いる側の面に、熱窒化を行うと、第2図(B)に示すよ
うに窒化による変質層15が形成される。この変質層の厚
さは、酸化シリコン膜12の部分では厚く、地の部分13で
はシリコン表面に形成されるため薄い。
続いて、例えば200度C前後に熱したリン酸によりエ
ッチングを行うと、変質層15はその表面側から次第に除
去されるが、酸化シリコン膜12上の部分では層厚が厚
く、地の部分13では層厚が薄いので、まず、地の部分の
変質層が除去され、この部分において新規なシリコン表
面が露呈される。この状態でエッチングを止めれば、窒
化による変質層15は、酸化シリコン膜12上にのみ、酸化
シリコン膜の形状とぴったり整合した形状で残ることに
なり、所望形状の変質膜を形成できる。
シリコン表面部分の薄い変質層は除去されるが、酸化
シリコン膜部分の厚い変質層は残置される条件は、この
実施例の場合エッチングを行う時間の調整で実現でき
る。この実施例は第1種の方法の具体例である。
第3図に示す実施例では、第3図(A)に示すよう
に、窒化による変質層を形成すべき素材はシリコン基板
10上に、酸化シリコン膜12の膜厚の厚薄により2次元パ
ターンがレリーフ状に形成されている。このレリーフで
膜厚の薄い部分が地の部分13であるがこの地の部分にあ
る酸化シリコン膜はシリコン基板のシリコン表面の自然
酸化膜であっても良い。
この素材に対して窒化を行って、同図(B)に示すよ
うに、変質層15を形成する。このとき、酸化シリコン膜
12の膜厚の薄い部分即ち、地の部分13にある酸化シリコ
ン膜の膜厚は、次の条件を満たさなければならない。即
ち、第1の窒化によってこの部分の膜の厚さ全体が変質
層となること、第2に、この部分の変質層の厚さが、2
次元パターンをなす部分の酸化シリコン膜に形成される
変質層の厚さに比べて十分に小さいことである。第3図
の例では、変質層は地の部分13では酸化シリコン膜とシ
リコン基板のシリコン表面部分の一部に形成されてい
る。
以下、第2図の例と同様エッチングを行って、変質層
を除去していき、地の部分では、全ての変質層が除去さ
れて、新規なシリコン表面が露呈し、尚且つ、2次元パ
ターンをなす部分ではなお変質層が残置されている状態
でエッチングを停止すれば、第3図(C)に示すよう
な、所望の変質層を形成できる。図示のごとく、この例
では、地の部分13ではシリコン基板表面に形成された極
薄い変質層が除去されて、シリコン表面は僅かに、当初
よりも窪んでいる。この例は第2種の方法の具体例であ
る。
地の部分に薄い酸化シリコン膜が形成されている場合
には、シリコン表面に窒化によって発生する欠陥を少な
くすることが出来る。
第2図に示す例のようにシリコン表面が、地の部分で
露呈している場合と、第3図に示された例のように地の
部分が極薄い酸化シリコン膜で覆われている場合とが混
在する素材の場合にも上記の実施例と同様にして所望の
変質層を形成できる。
ここで、第3図の例に付き、今少し詳しく説明する
と、例えば1100゜Cのアンモニア雰囲気中で窒化する
と、変質層は酸化シリコン膜では300Åの深さまで形成
されるが、シリコンでは表面から高々50Åの深さまで形
成されるに過ぎない。従って地の部分13での、酸化シリ
コン膜の厚さが250Å以下ならば窒化による変質層の厚
さは2次元パターンをなす部分の厚さより小さくなり、
本発明の方法で、地の部分のみの変質層を取りのぞき尚
且つ他の部分には変質層を残置させることができる。
上に説明した、2つの実施例は第1種及び第2種の方
法に関するものである。これらの方法の場合、窒化とこ
れに続く変質層の除去の際にシリコン基体のシリコン表
面に、欠陥を生ずる恐れがある。
第3種の方法はこの問題を有効に解決している。
第4図(A)に示すのは、第2図、第3図に示した方
法で形成されたシリコン半導体デバイス用構造である。
即ちこの構造は第2図(C)もしくは第3図(C)に示
す構造と同じである。換言すれば、第3種の方法におい
て、第4図(A)の構造を得る迄の工程は第1種の方法
と同一である。第3種の方法では、第4図(A)の素子
に対し、熱酸化の方法により酸化を行う。すると酸化は
露呈しているシリコン表面において主として行われ、第
4図(B)に示すように地の部分13に対応して露呈して
いるシリコン表面にのみ新たに酸化シリコン膜11が成長
する。
次に、酸化シリコン膜に対して選択的にエッチング性
を示すエッチング剤、例えばフッ酸、緩衝フッ酸等のエ
ッチング液を用いて、新たな酸化シリコン膜11を除去す
る。このようにして第4図(C)に示すような、所望の
シリコン半導体デバイス用構造を得ることができる。酸
化シリコン膜11の除去により地の部分13にはシリコン表
面が露呈する。第4図(A)に示す素子を作製する段階
で、露呈シリコン表面には欠陥が生じている恐れがある
が、この部分は主として酸化シリコン膜11として除去さ
れ、かつ、より深い部分に生じた欠陥は、熱酸化の際に
回復されるので、第4図(C)に示された構造は、上記
欠陥が無いか、あるいは有っても極僅かである。また、
熱酸化およびその後のエッチングは、変質層15およびこ
れに覆われた酸化シリコン膜12には僅かにしか影響を与
えない。
次に、第4種の方法の実施例を第5図に即して説明す
る。
第4種の方法は以下の様に実施される。
先ず、シリコン基板10のシリコン表面上に、酸化シリ
コン膜12の膜厚の薄厚によりレリーフ状に2次元パター
ンを形成し、この酸化シリコン膜12上に、多結晶シリコ
ン等のシリコン膜を堆積成長させる。続いて、フォトリ
ソグラフィーの技術により、シリコン膜を除去するが、
このとき、除去される部分が2次元パターンを含み、こ
れにより若干広い部分となるようにする。そうすると、
この除去工程ののち、堆積成長されたシリコン膜は、レ
リーフの膜厚の薄い部分にのみ残ることになる。この状
態を示したのが第5図(A)である。符号16は残留した
シリコン膜を示している。結局シリコン膜16は、2次元
パターンの地の部分13にのみこれより小さい形でのこる
ことになる。
このように、シリコン膜の除去のさい、シリコン膜を
残す部分は、2次元パターンの地の部分13と完全に整合
させる必要がなく、地の部分よりも一回り小さく残せば
よいからフォトリソグラフィーの際にさほどの位置合わ
せ精度、寸法精度を要求されない。
次いで、緩衝フッ酸等、シリコン膜に対し酸化シリコ
ン膜に選択的に溶解性を示すエッチング液によるエッチ
ングを行って、地の部分13にある酸化シリコン膜のうち
シリコン膜16に覆われずに露呈している部分を除去して
第5図(B)に示す如き状態とする。このようにして薄
い酸化シリコン膜を除去された部分ではシリコン基板の
シリコン表面が露呈している。
続いて、熱窒化等による直接窒化を行うと第5図
(C)に示すように、厚い酸化シリコン膜の部分には厚
く、シリコン表面部及びシリコン膜16の表面には薄く、
窒化による変質層が形成される。この変質層の内、厚い
変質層を符号15Aで、示し、薄い変質層を符号15Bで示
す。
次に、熱リン酸エッチング等の窒化膜除去手段によ
り、厚い変質膜15Aは残置され、薄い変質膜15Bは除去さ
れる条件下で変質膜除去を行うことにより、第5図
(D)に示すような状態を実現できる。地の部分13に残
された、薄い酸化シリコン膜とシリコン膜16とは必要と
あれば除去すればよい。かくして得られるシリコン半導
体デバイス用構造は、その作製過程において、地の部分
13の大部分が薄い酸化シリコン膜とこれに重なるシリコ
ン膜とで保護されているので、この部分のシリコン表面
の欠陥発生を有効に防止する事ができる。
次に第5種の方法の実施例を第6図を参照しながら説
明する。
第6図の(A)に示す状態は第5図(A)に示した状
態と全く同じである。即ちこの状態ではシリコン基板10
上に酸化シリコン膜12の膜厚の厚薄によるレリーフで形
成された2次元パターンの地の部分13がシリコン膜16で
被覆されている。
この状態で、窒化を行うと、変質層が形成されるが、
第6図(B)に示すように、酸化シリコン膜の厚い部分
では、厚い変質層15Aが形成され、シリコン膜16の部分
では薄い変質膜15Bが形成され、薄い酸化シリコン膜の
部分には、このシリコン膜の窒化とその下のシリコン表
面の一部の窒化により中くらいの厚さの変質層15Cが形
成される。従って変質層の厚さは、変質層15A,15C,15B
の順に小さくなる。
続いて、エッチングを行うが、このときのエッチング
は、一番薄い変質層15Bのみを除去し、変質層15A,15Cは
残置されるような条件下で行われる。第6図(C)はこ
のエッチングが行われたあとの状態を示している。続い
て必要に応じて地の部分13から酸化シリコン膜12とシリ
コン膜16とを除去した状態が第6図(D)の状態であ
る。第6図(D)に於いては露呈されているシリコン基
板10のシリコン表面は、素子作製過程中、酸化シリコン
膜12とシリコン膜16とに保護されているので、欠陥の発
生が防止される。変質層は、厚い変質層15Aのほかに、
薄い変質層15Cが存在する。この後者の為に、変質層形
状と、2次元パターンとの整合性は若干低下するが、厚
い酸化シリコン膜と露呈したシリコン表面部分との境界
部分に窒化による変質層15Cが確実に存在することにな
るので、境界部分をも含めた巨視的な整合性は向上する
ことになる。
最後に、第6種の方法につき第7図を参照して説明す
る。
第7図(A)に於いて、符号10はシリコン基板を示
す。このシリコン基板10上には、薄い酸化シリコン膜2
0、シリコン膜(多結晶シリコン等)30、及び窒化シリ
コン膜40が形成されている。窒化シリコン膜40は、当初
シリコン膜30上に均一に形成され、しかる後にフォトリ
ソグラフィーによって、所望の2次元形状のネガパター
ンにパターニングされている。なお、このとき、窒化シ
リコン膜以外にも、その下層のシリコン膜及び酸化シリ
コン膜も必要とあらば同様の形状に加工しても良い。
次いで、窒化シリコン膜40をマスクとして、酸化をお
こなう。するとマスクに覆われていない部分では、シリ
コン膜30が酸化されて、その下層の酸化シリコン膜20と
一体化し、さらにシリコン基板の一部も、シリコン表面
の側から酸化して酸化シリコンとなる。このようにして
酸化シリコン膜50が成長する。こうして、第7図(B)
に示す状態が実現する。
次いで、マスクとなった窒化シリコン膜40を除去する
と、この状態では酸化シリコン膜50の厚薄により所望の
2次元パターンが形成され、同パターンの地の部分はシ
リコン膜で被覆されている。続いて直接窒化を行うと、
第7図(C)に示す様に、酸化シリコン膜50の厚い部分
には、厚い窒化変質層15Aが、シリコン膜30の部分には
薄い変質層15Bが形成されるので、厚い変質層15Aを残置
させつつ、薄い変質層15Bを除去すれば、第7図(D)
に示す如く、所望の変質膜を持ったシリコン半導体デバ
イス用構造を得ることができる。
この構造では、窒化による変質層の形状は2次元パタ
ーンとぴったり整合している。勿論、2次元パターンの
地の部分に残ったシリコン層30と、その下の薄い酸化シ
リコン膜とは必要とあらば除去することができる。この
場合も、薄い酸化シリコン膜下のシリコン表面は、薄い
酸化シリコン膜とシリコン膜とにより保護され、欠陥発
生を有効に防止されている。なお、第5,6,7図の実施例
では、薄い酸化シリコン膜12,20及びシリコン膜16,30
は、その後の製造工程によっては、絶縁ゲート電界効果
型トランジスターのゲート絶縁膜及び導電ゲートとして
一部残置して用いることができる。
(効果) 以上、本発明によれば、シリコン半導体デバイス用構
造における変質層の新規な形成方法を提供できる。
この方法は、酸化シリコン膜上に形成する窒化層を窒
化による酸化シリコン膜の変質層として形成し、上記変
質層の厚さが、酸化シリコンとシリコンとで異なること
を利用して、酸化シリコン膜上にのみ、変質層を残置さ
せるので、酸化シリコン膜により形成された2次元パタ
ーンと非常に整合性の良い変質層を得る事ができる。
なお、窒化により形成された変質層の除去手段として
実施例中では、熱リン酸等をもちいるウェットエッチン
グを挙げたが、この他、{(CF4等のフロン系ガス)乃
至(NF3等)}と酸素ガスを混合したエッチングガスを
用いるドライエッチングを利用することもできる。
【図面の簡単な説明】
第1図は、本発明の原理を説明するための図、第2図
は、本発明の1実施例を説明するための図、第3図は、
本発明の別実施例を説明するための図、第4図は、本発
明の他の実施例を説明するための図、第5図は、本発明
のさらに他の実施例を説明するための図、第6図は、本
発明のさらに他の実施例を説明するための図、第7図
は、本発明のさらに他の実施例を説明するための図、第
8図は、従来技術とその問題点を説明するための図であ
る。 10……シリコン基体としてのシリコン基板、12……酸化
シリコン膜、15……変質層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−158968(JP,A) 特開 昭59−161070(JP,A) 特開 昭58−143560(JP,A)

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】シリコン表面を有する基体上に酸化シリコ
    ン膜により所望の2次元パターンが形成され、上記酸化
    シリコン膜上に窒化による変質層が上記酸化シリコン膜
    と略同形状に形成されてなるシリコン半導体デバイス用
    構造において、上記変質層を形成する方法であって、 上記基体上に酸化シリコン膜の有無により、所望の2次
    元パターンを形成された素材の、少なくとも酸化シリコ
    ン膜の形成された側の面に対して、窒化を行い、酸化シ
    リコン膜の部分と、基体のシリコン表面の部分とに、変
    質層を形成し、この変質層の厚みが、酸化シリコン膜部
    分で厚く、シリコン表面部分で薄いことを利用し、上記
    シリコン表面部分の薄い変質層は除去されるが、酸化シ
    リコン膜部分の厚い変質層は残置される条件下で、変質
    層の除去工程を行うことを特徴とする、変質層の形成方
    法。
  2. 【請求項2】シリコン表面を有する基体上に酸化シリコ
    ン膜により所望の2次元パターンが形成され、上記酸化
    シリコン膜上に窒化による変質層が上記酸化シリコン膜
    と略同形状に形成されてなるシリコン半導体デバイス用
    構造において、上記変質層を形成する方法であって、 上記基体上に酸化シリコン膜の膜厚の厚薄により、所望
    の2次元パターンを形成された素材の、少なくとも酸化
    シリコン膜の形成された側の面に対して、窒化を行い、
    酸化シリコン膜の厚膜の部分と薄膜の部分とに、変質層
    を形成し、この変質層の厚みが、酸化シリコン膜の厚膜
    の部分で厚く、薄膜の部分で薄いことを利用し、上記薄
    膜の部分の薄い変質層は除去されるが、厚膜の部分の厚
    い変質層は残置される条件下で変質層の除去工程を行う
    ことを特徴とする、変質層の形成方法。
  3. 【請求項3】シリコン表面を有する基体上に酸化シリコ
    ン膜により所望の2次元パターンが形成され、上記酸化
    シリコン膜上に窒化による変質層が上記酸化シリコン膜
    と略同形状に形成されてなるシリコン半導体デバイス用
    構造において、上記変質層を形成する方法であって、 上記基体上に酸化シリコン膜の有無もしくは酸化シリコ
    ン膜の膜厚の厚薄により、所望の2次元パターンを形成
    された素材の、酸化シリコン膜の形成された側の面に対
    して、窒化を行い、酸化シリコン膜の部分と、基体のシ
    リコン表面の部分とに、変質層を形成し、この変質層の
    厚みが、酸化シリコン膜部分で厚く、シリコン表面部分
    で薄いことを利用し、上記シリコン表面部分の薄い変質
    層は除去されるが、酸化シリコン膜部分の厚い変質層は
    残置される条件下で、変質層の除去工程を行い、 次いで、上記面に対して酸化に行って、露呈しているシ
    リコン表面部分に酸化シリコン膜を成長させ、 しかるのち、上記酸化シリコン膜を選択的に除去するこ
    とを特徴とする、変質層の形成方法。
  4. 【請求項4】シリコン表面を有する基体上に酸化シリコ
    ン膜により所望の2次元パターンが形成され、上記酸化
    シリコン膜上に窒化による変質層が上記酸化シリコン膜
    と略同形状に形成されてなるシリコン半導体デバイス用
    構造において、上記変質層を形成する方法であって、 基体のシリコン表面上に酸化シリコン膜の膜厚の厚薄に
    より所望の2次元パターンを形成された素材上にシリコ
    ン膜を堆積成長させ、 上記、シリコン膜をパターニングして、上記シリコン膜
    を、上記酸化シリコン膜の膜厚の薄い部分にのみ残して
    除去し、 次に、酸化シリコン膜の膜厚の薄い部分でシリコン膜に
    覆われずに露呈している部分を選択的にエッチング除去
    し、 上記素材の、少なくとも酸化シリコン膜の形成された側
    の面に対して、窒化を行い、酸化シリコン膜の部分と、
    基体のシリコン表面の部分と、上記堆積・パターニング
    されたシリコン膜の表面部分とに、変質層を形成し、こ
    の変質層の厚みが、酸化シリコン膜部分で厚く、基体の
    シリコン表面部分及び上記堆積・パターニングされたシ
    リコン膜部分では薄いことを利用し、これらシリコン表
    面部分の薄い変質層は除去されるが、酸化シリコン膜部
    分の厚い変質層は残置される条件下で、変質層の除去工
    程を行う事を特徴とする、変質層の形成方法。
  5. 【請求項5】シリコン表面を有する基体上に酸化シリコ
    ン膜により所望の2次元パターンが形成され、上記酸化
    シリコン膜上に窒化による変質層が上記酸化シリコン膜
    と略同形状に形成されてなるシリコン半導体デバイス用
    構造において、上記変質層を形成する方法であって、 基体のシリコン表面上に酸化シリコン膜の膜厚の厚薄に
    より所望の2次元パターンを形成された素材上にシリコ
    ン膜を堆積成長させ、 上記、シリコン膜をパターニングして、上記シリコン膜
    を、上記酸化シリコン膜の膜厚の薄い部分にのみ残して
    除去し、 次に、上記素材の、少なくとも酸化シリコン膜の形成さ
    れた側の面に対して、窒化を行い、酸化シリコン膜の部
    分と、シリコン膜の表面の部分とに、変質層を形成し、
    この変質層の厚みが、酸化シリコン膜部分で厚く、シリ
    コン膜の表面部分で薄いことを利用し、上記シリコン膜
    表面部分の薄い変質層は除去されるが、シリコン膜部分
    の厚い変質層は残置される条件下で、変質層の除去工程
    を行う事を特徴とする、変質層の形成方法。
  6. 【請求項6】シリコン表面を有する基体上に酸化シリコ
    ン膜により所望の2次元パターンが形成され、上記酸化
    シリコン膜上に窒化による変質層が上記酸化シリコン膜
    と略同形状に形成されてなるシリコン半導体デバイス用
    構造において、上記変質層を形成する方法であって、 基体のシリコン表面上に薄い酸化シリコン膜を形成し、
    更にその上にシリコン膜を形成し、このシリコン膜上
    に、上記2次元パターンのネガパターンに対応する窒化
    シリコン膜を形成し、 最上層の窒化シリコン膜をマスクとして、酸化を行い、
    厚い酸化シリコン膜を成長させたのち、窒化シリコン膜
    を除去し、 次いで窒化を行って、酸化シリコン膜部分に於いて厚
    く、シリコン膜部分に於いて薄い変質層を形成し、 上記薄い変質層は除去されるが、厚い変質層は残置され
    る条件下で変質層の除去工程を行うことを特徴とする、
    変質層の形成方法。
JP62205837A 1987-08-19 1987-08-19 変質層の形成方法 Expired - Lifetime JP2558289B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62205837A JP2558289B2 (ja) 1987-08-19 1987-08-19 変質層の形成方法
US07/233,585 US4900396A (en) 1987-08-19 1988-08-18 Method of forming modified layer and pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62205837A JP2558289B2 (ja) 1987-08-19 1987-08-19 変質層の形成方法

Publications (2)

Publication Number Publication Date
JPS6448430A JPS6448430A (en) 1989-02-22
JP2558289B2 true JP2558289B2 (ja) 1996-11-27

Family

ID=16513533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62205837A Expired - Lifetime JP2558289B2 (ja) 1987-08-19 1987-08-19 変質層の形成方法

Country Status (1)

Country Link
JP (1) JP2558289B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701016B1 (ko) * 2000-09-27 2007-03-29 삼성전자주식회사 액정표시장치

Also Published As

Publication number Publication date
JPS6448430A (en) 1989-02-22

Similar Documents

Publication Publication Date Title
US4333965A (en) Method of making integrated circuits
US4900396A (en) Method of forming modified layer and pattern
US5629230A (en) Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion
JPH0799190A (ja) 半導体素子フィールド酸化膜の製造方法
JP2558289B2 (ja) 変質層の形成方法
US5891789A (en) Method for fabricating isolation layer in semiconductor device
KR960011859B1 (ko) 반도체 소자의 필드 산화막 형성방법
JPH1070117A (ja) フィールド酸化膜形成方法
JP2822211B2 (ja) 半導体装置の製造方法
JPH0744214B2 (ja) 半導体装置の製造方法
JPH07302791A (ja) 半導体素子のフィールド酸化膜の形成方法
JPH05206263A (ja) 半導体装置の製造方法
KR100480231B1 (ko) 반도체장치의 필드 산화막 형성방법
JP2741964B2 (ja) 半導体装置の製造方法
JP2975496B2 (ja) 素子分離構造の形成方法
KR0139890B1 (ko) 반도체 소자의 필드 산화막 제조방법
JPH1154499A (ja) 半導体装置の製造方法
JPH0258248A (ja) 半導体装置の製造方法
KR940009578B1 (ko) 반도체 장치 및 그 제조방법
KR100479172B1 (ko) 선택적다결정실리콘산화법을이용한필드산화막형성방법
JP2570729B2 (ja) 半導体装置の製造方法
JPH06296016A (ja) 半導体装置
KR960010461B1 (ko) 반도체 소자의 필드산화막 형성방법
JPH06163531A (ja) 半導体装置における素子分離領域の形成方法
JPH08213486A (ja) 半導体記憶装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term