JP2570729B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2570729B2 JP2570729B2 JP62065852A JP6585287A JP2570729B2 JP 2570729 B2 JP2570729 B2 JP 2570729B2 JP 62065852 A JP62065852 A JP 62065852A JP 6585287 A JP6585287 A JP 6585287A JP 2570729 B2 JP2570729 B2 JP 2570729B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- thickness
- glass layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、いわゆるSOI型の半導体装置の製造方法に
関するもので、特に平坦化工程を含む半導体装置の製造
方法に関するものである。
関するもので、特に平坦化工程を含む半導体装置の製造
方法に関するものである。
いわゆるSOI型の半導体装置の製造方法において、選
択エピタキシャル成長法等により不均一な高さに形成さ
れた半導体層の上に塗布ガラス層を形成し、上記塗布ガ
ラス層を介して上記半導体層を酸化し、少なくとも上記
半導体層上の上記塗布ガラス層および酸化膜を選択的に
除去することにより、半導体層の凹凸を軽減することを
可能とするものである。
択エピタキシャル成長法等により不均一な高さに形成さ
れた半導体層の上に塗布ガラス層を形成し、上記塗布ガ
ラス層を介して上記半導体層を酸化し、少なくとも上記
半導体層上の上記塗布ガラス層および酸化膜を選択的に
除去することにより、半導体層の凹凸を軽減することを
可能とするものである。
半導体装置の製造方法において、たとえば第２図に示
すように、シリコン基板（21）の上に形成された酸化シ
リコンの層間絶縁膜（22）の開口部（23）等に選択エピ
タキシャル成長法によりシリコンの単結晶を成長させる
と、形成された半導体層であるシリコン単結晶層（24）
の厚さが局部的に異なるという問題がある。この時のシ
リコン単結晶（24）の厚さは、開口部（23）が互いに比
較的離れて形成されている場合に厚くなる傾向がある。
すように、シリコン基板（21）の上に形成された酸化シ
リコンの層間絶縁膜（22）の開口部（23）等に選択エピ
タキシャル成長法によりシリコンの単結晶を成長させる
と、形成された半導体層であるシリコン単結晶層（24）
の厚さが局部的に異なるという問題がある。この時のシ
リコン単結晶（24）の厚さは、開口部（23）が互いに比
較的離れて形成されている場合に厚くなる傾向がある。
このような厚さの異なる半導体層を平坦化する方法と
しては、ラッピング等の物理的研磨が知られている。
しては、ラッピング等の物理的研磨が知られている。
しかしながら、従来の物理的研磨では１μｍ程度の段
差までは除去することができず、このことは後のフォト
レジスト形成に支障をきたす。さらに、表面にダメージ
を与えるという問題点も有している。
差までは除去することができず、このことは後のフォト
レジスト形成に支障をきたす。さらに、表面にダメージ
を与えるという問題点も有している。
そこで本発明では、半導体装置の表面に形成された各
半導体層間の微小な段差を、ダメージを与えることなく
効果的的に除去することを可能とする半導体装置の製造
方法の提供を図るものである。
半導体層間の微小な段差を、ダメージを与えることなく
効果的的に除去することを可能とする半導体装置の製造
方法の提供を図るものである。
本発明にかかる半導体装置の製造方法は、従来の実情
に鑑みて提案されたものであり、基板上に形成された少
なくとも２つの高さの異なる半導体層上に塗布ガラス層
を形成する工程と、この塗布ガラス層を介して上記半導
体層を酸化する工程と、少なくとも上記半導体層上の上
記塗布ガラス層および酸化膜を選択的に除去する工程と
からなることを特徴とするものである。
に鑑みて提案されたものであり、基板上に形成された少
なくとも２つの高さの異なる半導体層上に塗布ガラス層
を形成する工程と、この塗布ガラス層を介して上記半導
体層を酸化する工程と、少なくとも上記半導体層上の上
記塗布ガラス層および酸化膜を選択的に除去する工程と
からなることを特徴とするものである。
本発明にかかる半導体装置の製造方法においては、高
さ（あるいは厚さ）の異なる半導体層上に十分な厚さを
有する塗布ガラス層を設けて全面を平坦化した後、表面
から等しい速度で酸化を行う。このとき、塗布ガラス層
の膜厚が薄くなっている部分は早く、厚くなっている部
分は遅く上記半導体層が酸化される。したがって、厚い
半導体層においては薄い半導体層におけるよりも多く酸
化が進行しており、表面に形成された酸化膜の厚さの差
は両半導体層の厚さの差に応じたものとなる。次に、半
導体層を浸食せずに酸化膜のみを浸食するような条件に
てエッチングを行うと、酸化された塗布ガラス層が除去
されるとともに、両半導体層の表面の酸化膜が除去され
る。このとき、厚い半導体層においては両半導体層の厚
さの差に相当する酸化膜が余分に除去される。この結
果、両半導体層の高さがほぼ等しくなる。
さ（あるいは厚さ）の異なる半導体層上に十分な厚さを
有する塗布ガラス層を設けて全面を平坦化した後、表面
から等しい速度で酸化を行う。このとき、塗布ガラス層
の膜厚が薄くなっている部分は早く、厚くなっている部
分は遅く上記半導体層が酸化される。したがって、厚い
半導体層においては薄い半導体層におけるよりも多く酸
化が進行しており、表面に形成された酸化膜の厚さの差
は両半導体層の厚さの差に応じたものとなる。次に、半
導体層を浸食せずに酸化膜のみを浸食するような条件に
てエッチングを行うと、酸化された塗布ガラス層が除去
されるとともに、両半導体層の表面の酸化膜が除去され
る。このとき、厚い半導体層においては両半導体層の厚
さの差に相当する酸化膜が余分に除去される。この結
果、両半導体層の高さがほぼ等しくなる。
以下、本発明にかかる半導体装置の製造方法を選択エ
ピタキシャル法により異なる厚さを有して形成された半
導体層を有する半導体装置の製造に適用した例を、その
工程順にしたがって第１図（Ａ）ないし第１図（Ｄ）を
参照しながら説明する。
ピタキシャル法により異なる厚さを有して形成された半
導体層を有する半導体装置の製造に適用した例を、その
工程順にしたがって第１図（Ａ）ないし第１図（Ｄ）を
参照しながら説明する。
本実施例は、選択エピタキシャル成長法により形成さ
れた厚さの異なる半導体層の上を覆って平坦な塗布ガラ
ス層を設け、この塗布ガラス層を介して酸化を行い、各
半導体層の表面にその厚さの差を反映した酸化膜を形成
し、この酸化膜をエッチングにより除去して、各半導体
層の厚さを均一に揃えるものである。
れた厚さの異なる半導体層の上を覆って平坦な塗布ガラ
ス層を設け、この塗布ガラス層を介して酸化を行い、各
半導体層の表面にその厚さの差を反映した酸化膜を形成
し、この酸化膜をエッチングにより除去して、各半導体
層の厚さを均一に揃えるものである。
まず、第１図（Ａ）において、シリコン単結晶基板
（１）には酸化シリコンの層間絶縁膜（２）が被着形成
され、この層間絶縁膜（２）には所定のパターンに応じ
たコンタクト穴（３）が設けられている。コンタクト穴
（３）の形成位置にはシリコン単結晶基板（１）が露出
しているので、選択エピタキシャル成長法によりシリコ
ン単結晶を気相成長させると、この部分が種となってそ
の上にエピタキシャル層が形成される。しかし、コンタ
クト穴（３）の間隔あるいはガス濃度等の各種の条件に
よりこれらの高さは一様とはならず、たとえば同図に示
すように高さ（あるいは厚さ）haの第１のエピタキシャ
ル層（4a）および高さ（あるいは厚さ）hbの第２のエピ
タキシャル層（4b）が形成される。ここで、両者の高さ
はha＜hbの関係を満足するものとする。
（１）には酸化シリコンの層間絶縁膜（２）が被着形成
され、この層間絶縁膜（２）には所定のパターンに応じ
たコンタクト穴（３）が設けられている。コンタクト穴
（３）の形成位置にはシリコン単結晶基板（１）が露出
しているので、選択エピタキシャル成長法によりシリコ
ン単結晶を気相成長させると、この部分が種となってそ
の上にエピタキシャル層が形成される。しかし、コンタ
クト穴（３）の間隔あるいはガス濃度等の各種の条件に
よりこれらの高さは一様とはならず、たとえば同図に示
すように高さ（あるいは厚さ）haの第１のエピタキシャ
ル層（4a）および高さ（あるいは厚さ）hbの第２のエピ
タキシャル層（4b）が形成される。ここで、両者の高さ
はha＜hbの関係を満足するものとする。
次に、第１図（Ｂ）に示すように、塗布ガラス層
（５）を形成する。ここで、この塗布ガラス層（５）を
形成するための塗布ガラス材料としては、たとえば酸化
シリコンの粉末をアルコール等の溶剤に分散させた、い
わゆるSOG（スピン・オン・グラス）を使用することが
でき、このSOGの塗布後には、必要に応じてアニール処
理を行って、溶剤を蒸発除去し、ほぼ酸化シリコンより
成る塗布ガラス層（５）を形成するものである。なお、
この場合の塗布ガラス材料は、酸素を透過させ、かつ酸
化シリコンと同様にエッチングされ得るものであれば、
いわゆるSOGに限定されるものではない。また、塗布の
際の厚さは、塗布ガラス材料の表面が平坦となるに十分
な厚さとする。この塗布ガラス層（５）の厚さは、第１
のエピタキシャル層（4a）の上部と第２のエピタキシャ
ル層（4b）の上部とでは異なっており、後者において
（hb−ha）だけ薄く形成されることになる。ここで、第
１のエピタキシャル層（4a）の上部に相当する塗布ガラ
ス層（５）の領域を第１の膜厚領域（5a）、第２のエピ
タキシャル層（4b）の上部に相当する塗布ガラス層
（５）の領域を第２の膜厚領域（5b）とする。
（５）を形成する。ここで、この塗布ガラス層（５）を
形成するための塗布ガラス材料としては、たとえば酸化
シリコンの粉末をアルコール等の溶剤に分散させた、い
わゆるSOG（スピン・オン・グラス）を使用することが
でき、このSOGの塗布後には、必要に応じてアニール処
理を行って、溶剤を蒸発除去し、ほぼ酸化シリコンより
成る塗布ガラス層（５）を形成するものである。なお、
この場合の塗布ガラス材料は、酸素を透過させ、かつ酸
化シリコンと同様にエッチングされ得るものであれば、
いわゆるSOGに限定されるものではない。また、塗布の
際の厚さは、塗布ガラス材料の表面が平坦となるに十分
な厚さとする。この塗布ガラス層（５）の厚さは、第１
のエピタキシャル層（4a）の上部と第２のエピタキシャ
ル層（4b）の上部とでは異なっており、後者において
（hb−ha）だけ薄く形成されることになる。ここで、第
１のエピタキシャル層（4a）の上部に相当する塗布ガラ
ス層（５）の領域を第１の膜厚領域（5a）、第２のエピ
タキシャル層（4b）の上部に相当する塗布ガラス層
（５）の領域を第２の膜厚領域（5b）とする。
次に、第１図（Ｃ）に示すように、約1,000℃で乾燥
酸化あるいは水蒸気酸化等により酸化を行うと、酸化反
応が表面から順次進行する。塗布ガラス層に被覆されて
いる第１および第２のエピタキシャル層（4a），（4b）
も対応する膜厚領域を介して表面から酸化され、それぞ
れ第１の酸化膜（40a）および第２の酸化膜（40b）を生
成する。このとき、塗布ガラス層（５）の中でも膜厚の
薄い第２の膜厚領域（5b）を介しての酸化の方が、膜厚
の厚い第１の膜厚領域（5a）を介しての酸化よりも早く
進行するために、第２の酸化膜（40b）は第１の酸化膜
（40a）よりも厚くなり、その下に酸化されずに残る第
１および第２のエピタキシャル層（4a），（4b）の厚さ
が略等しくなる。
酸化あるいは水蒸気酸化等により酸化を行うと、酸化反
応が表面から順次進行する。塗布ガラス層に被覆されて
いる第１および第２のエピタキシャル層（4a），（4b）
も対応する膜厚領域を介して表面から酸化され、それぞ
れ第１の酸化膜（40a）および第２の酸化膜（40b）を生
成する。このとき、塗布ガラス層（５）の中でも膜厚の
薄い第２の膜厚領域（5b）を介しての酸化の方が、膜厚
の厚い第１の膜厚領域（5a）を介しての酸化よりも早く
進行するために、第２の酸化膜（40b）は第１の酸化膜
（40a）よりも厚くなり、その下に酸化されずに残る第
１および第２のエピタキシャル層（4a），（4b）の厚さ
が略等しくなる。
最後に、フッ酸エッチング、あるいは異方性エッチン
グ等によりエッチバックを行うと、塗布ガラス層（５）
が除去されると共に、第１および第２のエピタキシャル
層（4a），（4b）においても両者の厚さの差を反映した
第１の酸化膜（40a）および第２の酸化膜（40b）が除去
される。この結果、第１図（Ｄ）に示すように、両エピ
タキシャル層の高さがほぼ等しくなる。
グ等によりエッチバックを行うと、塗布ガラス層（５）
が除去されると共に、第１および第２のエピタキシャル
層（4a），（4b）においても両者の厚さの差を反映した
第１の酸化膜（40a）および第２の酸化膜（40b）が除去
される。この結果、第１図（Ｄ）に示すように、両エピ
タキシャル層の高さがほぼ等しくなる。
以上の説明は、選択エピタキシャル成長法により異な
る高さに形成された半導体層を有する半導体装置につい
て行ったが、本発明はこれに限定されるものではなく、
選択エピタキシャル成長法以外の方法により異なる高さ
に形成された半導体層を有する半導体装置にも適用でき
ることは言うまでもない。
る高さに形成された半導体層を有する半導体装置につい
て行ったが、本発明はこれに限定されるものではなく、
選択エピタキシャル成長法以外の方法により異なる高さ
に形成された半導体層を有する半導体装置にも適用でき
ることは言うまでもない。
以上の説明からも明らかなように、本発明にかかる半
導体装置の製造方法においては、塗布ガラス層の形成、
酸化およびエッチングの各工程を経ることにより、個々
に異なっている半導体層の高さがほぼ均一化される。
導体装置の製造方法においては、塗布ガラス層の形成、
酸化およびエッチングの各工程を経ることにより、個々
に異なっている半導体層の高さがほぼ均一化される。
したがって、半導体装置表面の凹凸が軽減され、高集
積化、微細化の動向にも容易に対応できる半導体装置を
提供することが可能となる。
積化、微細化の動向にも容易に対応できる半導体装置を
提供することが可能となる。
第１図（Ａ）ないし第１図（Ｄ）は、本発明にかかる半
導体装置の製造方法の一実施例をその工程順にしたがっ
て示す概略断面図であり、第１図（Ａ）はエピタキシャ
ル層の形成工程、第１図（Ｂ）は塗布ガラス層の形成工
程、第１図（Ｃ）は酸化工程、第１図（Ｄ）はエッチン
グ工程をそれぞれ説明するためのものである。第２図は
高さの異なるエピタキシャル層を有する従来の半導体装
置を示す概略断面図である。 １……シリコン単結晶基板 ２……層間絶縁膜 ３……コンタクト穴 4a……第１のエピタキシャル層 4b……第２のエピタキシャル層 40a……第１の酸化膜 40b……第２の酸化膜 ５……塗布ガラス層 5a……第１の膜厚領域 5b……第２の膜厚領域
導体装置の製造方法の一実施例をその工程順にしたがっ
て示す概略断面図であり、第１図（Ａ）はエピタキシャ
ル層の形成工程、第１図（Ｂ）は塗布ガラス層の形成工
程、第１図（Ｃ）は酸化工程、第１図（Ｄ）はエッチン
グ工程をそれぞれ説明するためのものである。第２図は
高さの異なるエピタキシャル層を有する従来の半導体装
置を示す概略断面図である。 １……シリコン単結晶基板 ２……層間絶縁膜 ３……コンタクト穴 4a……第１のエピタキシャル層 4b……第２のエピタキシャル層 40a……第１の酸化膜 40b……第２の酸化膜 ５……塗布ガラス層 5a……第１の膜厚領域 5b……第２の膜厚領域
Claims (1)
- 【請求項１】基板上に形成された少なくとも２つの高さ
の異なる半導体層上に塗布ガラス層を形成する工程と、 この塗布ガラス層を介して上記半導体層を酸化する工程
と、 少なくとも上記半導体層上の上記塗布ガラス層および酸
化膜を選択的に除去する工程とからなる半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62065852A JP2570729B2 (ja) | 1987-03-23 | 1987-03-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62065852A JP2570729B2 (ja) | 1987-03-23 | 1987-03-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63233534A JPS63233534A (ja) | 1988-09-29 |
| JP2570729B2 true JP2570729B2 (ja) | 1997-01-16 |
Family
ID=13298956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62065852A Expired - Fee Related JP2570729B2 (ja) | 1987-03-23 | 1987-03-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570729B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635411A (en) * | 1991-11-12 | 1997-06-03 | Rohm Co., Ltd. | Method of making semiconductor apparatus |
-
1987
- 1987-03-23 JP JP62065852A patent/JP2570729B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63233534A (ja) | 1988-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3715480B2 (ja) | 半導体装置の素子分離膜形成方法 | |
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPH02222160A (ja) | 半導体装置の製造方法 | |
| JPH03270254A (ja) | 半導体装置の製造方法 | |
| JPH0531819B2 (ja) | ||
| JPH0258778B2 (ja) | ||
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JPH01282836A (ja) | 半導体装置の製造方法 | |
| JPS62140432A (ja) | 半導体装置の製造方法 | |
| JPS6167934A (ja) | 溝埋込分離の形成方法 | |
| JPS6116545A (ja) | 半導体集積回路装置の製造方法 | |
| JPS58169929A (ja) | 半導体装置の製造方法 | |
| JPS63293948A (ja) | 層間絶縁膜の形成方法 | |
| JPH084108B2 (ja) | 半導体装置の製造方法 | |
| JPH01136349A (ja) | 半導体装置の素子間分離膜形成方法 | |
| JPS6367747A (ja) | 半導体装置の素子分離方法 | |
| JPH0148652B2 (ja) | ||
| JPS63257248A (ja) | 半導体装置の製造方法 | |
| JPS58158928A (ja) | 絶縁基板上半導体装置の製造方法 | |
| JPS61147547A (ja) | 半導体装置の製造方法 | |
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPS6336565A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |