JP3715480B2 - 半導体装置の素子分離膜形成方法 - Google Patents
半導体装置の素子分離膜形成方法 Download PDFInfo
- Publication number
- JP3715480B2 JP3715480B2 JP29417799A JP29417799A JP3715480B2 JP 3715480 B2 JP3715480 B2 JP 3715480B2 JP 29417799 A JP29417799 A JP 29417799A JP 29417799 A JP29417799 A JP 29417799A JP 3715480 B2 JP3715480 B2 JP 3715480B2
- Authority
- JP
- Japan
- Prior art keywords
- element isolation
- film
- mask layer
- forming
- isolation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、詳細には半導体装置の素子分離膜形成方法に関する。
【０００２】
【従来の技術】
半導体基板のフィールド領域にトレンチを形成した後、形成されたトレンチに絶縁膜を埋込んで平坦化した後半導体基板の活性領域をマスキングするマスク層パターンを除去する一連の過程が一般的なトレンチ型素子分離膜を形成する過程である。
【０００３】
ゲート酸化膜の特性はトレンチに埋込まれた素子分離膜の形態に従って変わる。例えば、素子分離膜がトレンチの側面と垂直に接触される場合、この部分に形成されるゲート酸化膜は他の部分に形成されるゲート酸化膜に比して薄く形成される。
【０００４】
ゲート酸化膜のある部分が他の部分に比して薄くなる場合、ゲート酸化膜の厚さが薄い部分に電圧が集中されてゲート酸化膜の絶縁が破壊されるので結局、ゲート酸化膜の特性が劣化される。
【０００５】
又、ゲート酸化膜の特性は素子分離膜の湿式蝕刻に対する耐性を高めるための工程に応じて変わる。例えば、素子分離膜の湿式蝕刻に対する耐性を高めるため素子分離膜は１０５０℃又は１１５０℃でアニールされる。この際、素子分離膜が１０５０℃でアニールされる場合、素子分離膜の湿式蝕刻に対する耐性が増加されてゲート酸化膜の特性が劣化されることは防止されるが、素子分離膜内にディスロケーションのような欠陥が発生されてこのような欠陥によりゲート酸化膜の特性が劣化される。一方、素子分離膜が１１５０℃でアニールされる場合、素子分離膜内に現れるストレス性欠陥は除去されるが、局所的にゲート酸化膜が薄くなるという問題点があり、何れも好ましくない。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、素子分離膜内のストレス性欠陥を解消すると共にトレンチに接触される素子分離膜の形態を改善して後に形成されるゲート酸化膜の特性が改善できる半導体装置の素子分離膜形成方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記目的を達成するために、本発明は、
（ａ）基板に活性領域とフィールド領域とを設定する段階と、
（ｂ）前記活性領域上に第１及び第２マスク層パターンより成るマスク層パターンを形成する段階と、
（ｃ）前記フィールド領域にトレンチを形成する段階と、
（ｄ）前記マスク層パターン上に前記トレンチを埋込む第１絶縁膜を形成する段階と、
（ｅ）前記マスク層パターンの側面が露出されるまで前記第１絶縁膜をエッチバックして第１素子分離膜を形成する段階と、
（ｆ）前記第２マスク層パターンの側面に第１スペーサを形成する段階と、
（ｇ）前記第１素子分離膜を蝕刻し、前記第１スペーサに覆われた部位以外の前記第１素子分離膜の高さが前記基板の活性領域の高さより低くなるまで異方性蝕刻する段階と、
（ｈ）前記第２マスク層パターンと第１スペーサとを除去する段階と、 （ｉ）前記第１マスク層パターンを除去すると同時に、前記段差部分を有する第１素子分離膜から、前記トレンチ側面の上端に前記トレンチ側面と鋭角を成す第２スペーサを有する第２素子分離膜を形成する段階と
を含むことを特徴とする半導体装置の素子分離膜形成方法を提供する。
【０００８】
さらに本発明は、前記トレンチ全面に熱酸化膜が形成された後、前記第１絶縁膜が埋込まれることを特徴とする前記半導体装置の素子分離膜形成方法である。
【０００９】
さらに本発明は、前記第１及び第２マスク層パターンは各々パッド酸化膜パターンと窒化膜パターンであることを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１０】
さらに本発明は、前記スペーサは窒化膜又はＣＶＤ酸化膜スペーサであることを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１１】
さらに本発明は、前記（ｇ）段階及び（ｈ）段階を一回に進行することを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１２】
さらに本発明は、前記（ｆ）段階は、
（ｆ１）前記マスク層パターンの表面が露出される時まで前記第１絶縁膜を蝕刻する段階と、
（ｆ２）前記第１素子分離膜の高さを前記第１マスク層パターンの高さまで低くする段階と
をさらに含むことを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１３】
さらに本発明は、前記（ｇ）段階は、
（ｇ１）前記第２マスク層パターンの全面に前記第１素子分離膜と接触される第２絶縁膜を形成する段階と、
（ｇ２）前記第２絶縁膜の高さを前記第１素子分離膜及び前記第２マスク層パターンが露出されるまで蝕刻する段階と
をさらに含むことを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１４】
さらに本発明は、前記第１絶縁膜の全面は化学的機械的研磨方式で蝕刻されることを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１５】
さらに本発明は、前記（ｆ２）段階は前記第１素子分離膜の高さが前記第１マスク層パターンの高さと同じになる時まで前記第１素子分離膜を湿式蝕刻する段階を含むことを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１６】
さらに本発明は、前記第１素子分離膜はフッ酸（ＨＦ）溶液に湿式蝕刻されることを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１７】
さらに本発明は、前記第２絶縁膜の全面がプラズマにより異方性蝕刻されることを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１８】
さらに本発明は、前記第１絶縁膜を高密度化するため前記（ｄ）段階以降に前記基板をアニールすることを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１９】
本発明による半導体装置の素子分離膜形成方法は、トレンチの上端に接触される部分が鋭角を成す素子分離膜を有しており、後続のゲート酸化膜形成工程でゲート酸化膜が全領域で均一な厚さで形成される。この結果、前記ゲート酸化膜の特性、例えばブレーキダウン電圧特性が劣化することが防止できる。これと共に、前記素子分離膜内で全てのストレスが解消できる。
【００２０】
【発明の実施の形態】
以下、本発明の素子分離形成方法を添付された図面を参照して詳細に説明する。しかし、本発明の実施形態はいろいろ異なる形態に変形でき、本発明の範囲が後述する実施形態に限定されることはない。本発明の実施例は当業界で平均的な知識を持つ者に本発明をより完全に説明するために提供されることである。図面で層や領域の厚さは明細書の明確性のため誇張されたことである。図面上で同一な符号は同一な部材を称する。又、ある層が他の層又は基板の上部にあると記載された場合、前記ある層が前記他の層又は基板の上部に直接存在することもでき、その間に第３の層が存在することも可能である。
【００２１】
図１を参照すれば、基板４０，例えば半導体基板に活性領域とフィールド領域とを設定する。前記基板４０上に第１及び第２マスク層を形成する。前記第１マスク層はパッド酸化膜であり、第２マスク層は窒化膜である。前記第２マスク層は０．１５μｍ〜０．２μｍ（１，５００Å〜２，０００Å）程度の厚さで形成する。前記第２マスク層の全面に感光膜、例えばホトレジスト膜（図示せず）を塗布する。前記感光膜は前記第２マスク層の所定領域、例えば前記基板４０に設定された活性領域に対応する第２マスク層領域を覆うようにパターニングする。前記パターニングにより形成される感光膜パターンを蝕刻マスクに用いて前記第１及び第２マスク層を形成する時とは反対順序に前記基板４０が露出される時まで順次に異方性蝕刻する。その後前記感光膜パターンを除去する。この結果、前記基板４０の活性領域上に第１及び第２マスク層パターン４２ａ，４４ａより成るマスク層パターンが形成される。前記マスク層パターンを蝕刻マスクに用いて前記基板４０の露出された領域、即ちフィールド領域に所定の深さを有するトレンチ４６を形成する。前記トレンチ４６の側面及び底に０．０３μｍ（３００Å）程度の厚さで熱酸化膜４８を形成する。前記マスク層パターン上に前記トレンチ４６を埋込む第１絶縁膜５０を形成する。前記第１絶縁膜５０はＣＶＤ方式で形成されたＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜である。続いて、前記第１絶縁膜５０を高密度化する。即ち、前記第１絶縁膜５０が形成された結果物を窒素雰囲下で１１５０℃程度の温度で一時間アニールする。この結果、前記第１絶縁膜５０は高密度化されて後続の湿式蝕刻に対する耐性が高くなる。
【００２２】
図２を参照すれば、前記第１絶縁膜５０の全面を前記第２マスク層パターン４４ａが露出される時平坦化する。前記第１絶縁膜５０の全面はＣＭＰ方式を用いて平坦化する。前記平坦化により前記トレンチ４６に第１素子分離膜５０ａが形成される。前記ＣＭＰにより前記第２マスク層パターン４４ａの厚さは０．０５μｍ〜０．１２μｍ（５００Å〜１，２００Å）程度まで薄くなる。
【００２３】
図３を参照すれば、前記第１素子分離膜５０ａが形成された結果物を蝕刻溶液、例えばフッ酸（ＨＦ）溶液に湿式蝕刻する。この際、前記第１素子分離膜５０ａに対する湿式蝕刻は前記第２マスクパターン４４ａ、即ち前記窒化膜パターンの側面が露出されるように実施する。
【００２４】
図３に示されたように、前記湿式蝕刻は前記第１素子分離膜５０ａの高さが前記第１マスク層パターン４２ａ，即ちパッド酸化膜パターンの表面の高さと同じになる時まで実施するのが望ましい。従って、前記湿式蝕刻で前記第２マスク層パターン４４ａの厚さに該当する程度、前記第１素子分離膜５０ａを除去することが望ましい。前記湿式蝕刻により、前記第２マスク層パターン４４ａの側面が露出される。
【００２５】
以上より、前記第１絶縁膜５０の全面をエッチバックして前記第１素子分離膜５０ａを形成し、かつ前記第２マスク層パターン４４ａを突出させる工程を進行され得る。
【００２６】
図４を参照すれば、前記湿式蝕刻後の結果物全面に第２絶縁膜５２を形成する。この際、前記第２絶縁膜５２は窒化膜で形成するのが望ましいが、窒化膜以外にも化学気相蒸着（以下ＣＶＤと称する）酸化膜、例えばＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜又はＰＥ−ＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｔｅｔｒａｅｔｈｏｘｙｏｒｔｈｏｓｉｌｉｃａｔｅ）膜を用いて形成できる。次に前記第２絶縁膜５２の全面を前記第１素子分離膜５０ａが露出される時まで異方性蝕刻する。この結果、図５に示したように、前記第２マスク層パターン４４ａの側面に前記第１素子分離膜５０ａと接触される第１スペーサ５２ａが形成される。結局、前記第１スペーサ５２ａは前記第２マスク層パターン４４ａの側面に形成されるが、その底部は前記第１素子分離膜５０ａと接触される。従って、前記第１素子分離膜５０ａの前記第１マスク層パターン４２ａと接触される部分は前記第２絶縁膜５２の厚さ程度に前記第１スペーサ５２ａにより覆われる。
【００２７】
前記第１スペーサ５２ａは前記第２絶縁膜５２の全面をプラズマを用いた異方性蝕刻で形成することもできる。
【００２８】
図６を参照すれば、前記マスク層パターンと前記第１スペーサ５２ａとを蝕刻マスクとして使用して前記第１素子分離膜５０ａの露出された全面を所定の時間異方性蝕刻する。この際、前記異方性蝕刻は前記第１素子分離膜５０ａが前記半導体基板４０の表面より低くなる所まで実施するのが望ましい。従って、前記異方性蝕刻により前記第１素子分離膜５０ａの表面の高さは前記半導体基板４０の表面より低くなる。
【００２９】
前記第１スペーサ５２ａと、前記第１素子分離膜５０ａとは、は一回の蝕刻で形成することもできる。例えば、プラズマを用いる異方性蝕刻で、前記第１素子分離膜５０ａが酸化膜であり、前記第１スペーサ５２ａが窒化膜である場合、前記第１素子分離膜５０ａと前記第１スペーサ５２ａとの間の蝕刻選択比は大きくない。従って、プラズマを用いる異方性蝕刻で前記第２絶縁膜５２の全面を蝕刻して前記第２マスク層パターン４４ａの側面に第１スペーサ５２ａを形成した後に、さらに前記第１素子分離膜５０ａの高さが前記半導体基板４０の表面の高さより低くなる時まで前記異方性蝕刻を継続実施すれば良い。
【００３０】
このように、前記第１素子分離膜５０ａと前記第１スペーサ５２ａとの間の蝕刻選択比が大きくない場合、一回の異方性蝕刻で前記第１スペーサ５２ａを形成し、前記第１素子分離膜５０ａの高さを前記半導体基板４０の表面より低くすることができる。
【００３１】
図７を参照すれば、前記のように第１素子分離膜５０ａをさらに蝕刻した後、前記第１マスク層パターン４４ａと前記第１スペーサ５２ａを湿式蝕刻、例えばＨ3ＰＯ4を用いて湿式蝕刻する。この結果、前記第１スペーサ５２ａの下にある前記第１素子分離膜５０ａの縁部Ｓと前記第１マスク層パターン４２ａが露出され、前記第１素子分離膜５０ａの縁部Ｓの高さは、前記第１マスク層パターン４２ａの高さと同一になり、前記第１素子分離膜５０ａの縁部Ｓを除いた他の部分の表面は前記半導体基板４０の表面より低くなる。
【００３２】
図８を参照すれば、フッ酸（ＨＦ）を用いた湿式蝕刻で前記第１マスク層パターン４２ａを除去する。この過程で、前記第１素子分離膜５０ａと前記半導体基板４０の活性領域との間の段差部、即ち、前記第１素子分離膜５０ａの縁部Ｓは表面が緩やかにラウンディングされる。このようにして、第２素子分離膜５０ｂが形成されるが、前記第２素子分離膜５０ｂは、前記トレンチ４６の側面上部に第２スペーサＰを有する。前記第２スペーサＰは、前記半導体基板４０の活性領域と前記第２素子分離膜５０ｂの前記半導体基板４０の活性領域より低い部分との間の傾斜を縮める。前記第２スペーサＰは前記第１素子分離膜５０ａの縁部（図７のＳ）に形成される。従って前記第２スペーサＰは、前記半導体基板４０の活性領域の縁部と、前記第２素子分離膜５０ｂの前記活性領域の表面より低い部分との間でブリッジの役割をする。前記第２スペーサＰは前記トレンチ４６の側面と鋭角をなす。そして前記半導体基板４０の活性領域と前記第２素子分離膜５０ｂの前記活性領域の表面より低い部分との間の表面をスムースに変化させる。
【００３３】
これにより、後続工程で前記基板４０の活性領域上に均一な厚さでゲート酸化膜（図示せず）が形成できるので、ゲート酸化膜が特性劣化しないので、ゲート酸化膜の信頼性が向上する。
【００３４】
本発明は前記実施例に限らずに、多くの変形が本発明の技術的思想内で当分野からの通常の知識を持つ者により実施可能なのは明白である。
【００３５】
【発明の効果】
前述したように、本発明は、基板と接触されるトレンチの側面の上部に緩慢にラウンディングされた、前記トレンチの側面の上部と鋭角を成す第２スペーサを有することにより、後続のゲート酸化膜形成工程で均一な厚さのゲート酸化膜が形成できる。従って均一な厚さでゲート酸化膜が形成できるので、ゲート酸化膜の特性の劣化が防止でき、ゲート酸化膜の信頼性が低下することが防止できる。その上、前記素子分離膜の高密度化が１１５０℃程度の高温で実施されるので、従来より問題視されていた前記素子分離膜内の全てのストレスも解消され、優れた半導体素子分離膜を製造することが可能である。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の素子分離膜形成方法を段階別に示した図面である。
【図２】本発明の実施例による半導体装置の素子分離膜形成方法を段階別に示した図面である。
【図３】本発明の実施例による半導体装置の素子分離膜形成方法を段階別に示した図面である。
【図４】本発明の実施例による半導体装置の素子分離膜形成方法を段階別に示した図面である。
【図５】本発明の実施例による半導体装置の素子分離膜形成方法を段階別に示した図面である。
【図６】本発明の実施例による半導体装置の素子分離膜形成方法を段階別に示した図面である。
【図７】本発明の実施例による半導体装置の素子分離膜形成方法を段階別に示した図面である。
【図８】本発明の実施例による半導体装置の素子分離膜形成方法を段階別に示した図面である。
【符号の説明】
４０ 基板、
４２ａ，４４ａ 第１及び第２マスク層パターン、
４６ トレンチ、
４８ 熱酸化膜、
５０，５２ 第１及び第２絶縁膜、
５０ａ，５０ｂ 第１及び第２素子分離膜、
５２ａ 第１スペーサ、
Ｐ 第２スペーサ、
Ｓ 第１素子分離膜の縁部。
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、詳細には半導体装置の素子分離膜形成方法に関する。
【０００２】
【従来の技術】
半導体基板のフィールド領域にトレンチを形成した後、形成されたトレンチに絶縁膜を埋込んで平坦化した後半導体基板の活性領域をマスキングするマスク層パターンを除去する一連の過程が一般的なトレンチ型素子分離膜を形成する過程である。
【０００３】
ゲート酸化膜の特性はトレンチに埋込まれた素子分離膜の形態に従って変わる。例えば、素子分離膜がトレンチの側面と垂直に接触される場合、この部分に形成されるゲート酸化膜は他の部分に形成されるゲート酸化膜に比して薄く形成される。
【０００４】
ゲート酸化膜のある部分が他の部分に比して薄くなる場合、ゲート酸化膜の厚さが薄い部分に電圧が集中されてゲート酸化膜の絶縁が破壊されるので結局、ゲート酸化膜の特性が劣化される。
【０００５】
又、ゲート酸化膜の特性は素子分離膜の湿式蝕刻に対する耐性を高めるための工程に応じて変わる。例えば、素子分離膜の湿式蝕刻に対する耐性を高めるため素子分離膜は１０５０℃又は１１５０℃でアニールされる。この際、素子分離膜が１０５０℃でアニールされる場合、素子分離膜の湿式蝕刻に対する耐性が増加されてゲート酸化膜の特性が劣化されることは防止されるが、素子分離膜内にディスロケーションのような欠陥が発生されてこのような欠陥によりゲート酸化膜の特性が劣化される。一方、素子分離膜が１１５０℃でアニールされる場合、素子分離膜内に現れるストレス性欠陥は除去されるが、局所的にゲート酸化膜が薄くなるという問題点があり、何れも好ましくない。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、素子分離膜内のストレス性欠陥を解消すると共にトレンチに接触される素子分離膜の形態を改善して後に形成されるゲート酸化膜の特性が改善できる半導体装置の素子分離膜形成方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記目的を達成するために、本発明は、
（ａ）基板に活性領域とフィールド領域とを設定する段階と、
（ｂ）前記活性領域上に第１及び第２マスク層パターンより成るマスク層パターンを形成する段階と、
（ｃ）前記フィールド領域にトレンチを形成する段階と、
（ｄ）前記マスク層パターン上に前記トレンチを埋込む第１絶縁膜を形成する段階と、
（ｅ）前記マスク層パターンの側面が露出されるまで前記第１絶縁膜をエッチバックして第１素子分離膜を形成する段階と、
（ｆ）前記第２マスク層パターンの側面に第１スペーサを形成する段階と、
（ｇ）前記第１素子分離膜を蝕刻し、前記第１スペーサに覆われた部位以外の前記第１素子分離膜の高さが前記基板の活性領域の高さより低くなるまで異方性蝕刻する段階と、
（ｈ）前記第２マスク層パターンと第１スペーサとを除去する段階と、 （ｉ）前記第１マスク層パターンを除去すると同時に、前記段差部分を有する第１素子分離膜から、前記トレンチ側面の上端に前記トレンチ側面と鋭角を成す第２スペーサを有する第２素子分離膜を形成する段階と
を含むことを特徴とする半導体装置の素子分離膜形成方法を提供する。
【０００８】
さらに本発明は、前記トレンチ全面に熱酸化膜が形成された後、前記第１絶縁膜が埋込まれることを特徴とする前記半導体装置の素子分離膜形成方法である。
【０００９】
さらに本発明は、前記第１及び第２マスク層パターンは各々パッド酸化膜パターンと窒化膜パターンであることを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１０】
さらに本発明は、前記スペーサは窒化膜又はＣＶＤ酸化膜スペーサであることを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１１】
さらに本発明は、前記（ｇ）段階及び（ｈ）段階を一回に進行することを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１２】
さらに本発明は、前記（ｆ）段階は、
（ｆ１）前記マスク層パターンの表面が露出される時まで前記第１絶縁膜を蝕刻する段階と、
（ｆ２）前記第１素子分離膜の高さを前記第１マスク層パターンの高さまで低くする段階と
をさらに含むことを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１３】
さらに本発明は、前記（ｇ）段階は、
（ｇ１）前記第２マスク層パターンの全面に前記第１素子分離膜と接触される第２絶縁膜を形成する段階と、
（ｇ２）前記第２絶縁膜の高さを前記第１素子分離膜及び前記第２マスク層パターンが露出されるまで蝕刻する段階と
をさらに含むことを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１４】
さらに本発明は、前記第１絶縁膜の全面は化学的機械的研磨方式で蝕刻されることを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１５】
さらに本発明は、前記（ｆ２）段階は前記第１素子分離膜の高さが前記第１マスク層パターンの高さと同じになる時まで前記第１素子分離膜を湿式蝕刻する段階を含むことを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１６】
さらに本発明は、前記第１素子分離膜はフッ酸（ＨＦ）溶液に湿式蝕刻されることを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１７】
さらに本発明は、前記第２絶縁膜の全面がプラズマにより異方性蝕刻されることを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１８】
さらに本発明は、前記第１絶縁膜を高密度化するため前記（ｄ）段階以降に前記基板をアニールすることを特徴とする前記半導体装置の素子分離膜形成方法である。
【００１９】
本発明による半導体装置の素子分離膜形成方法は、トレンチの上端に接触される部分が鋭角を成す素子分離膜を有しており、後続のゲート酸化膜形成工程でゲート酸化膜が全領域で均一な厚さで形成される。この結果、前記ゲート酸化膜の特性、例えばブレーキダウン電圧特性が劣化することが防止できる。これと共に、前記素子分離膜内で全てのストレスが解消できる。
【００２０】
【発明の実施の形態】
以下、本発明の素子分離形成方法を添付された図面を参照して詳細に説明する。しかし、本発明の実施形態はいろいろ異なる形態に変形でき、本発明の範囲が後述する実施形態に限定されることはない。本発明の実施例は当業界で平均的な知識を持つ者に本発明をより完全に説明するために提供されることである。図面で層や領域の厚さは明細書の明確性のため誇張されたことである。図面上で同一な符号は同一な部材を称する。又、ある層が他の層又は基板の上部にあると記載された場合、前記ある層が前記他の層又は基板の上部に直接存在することもでき、その間に第３の層が存在することも可能である。
【００２１】
図１を参照すれば、基板４０，例えば半導体基板に活性領域とフィールド領域とを設定する。前記基板４０上に第１及び第２マスク層を形成する。前記第１マスク層はパッド酸化膜であり、第２マスク層は窒化膜である。前記第２マスク層は０．１５μｍ〜０．２μｍ（１，５００Å〜２，０００Å）程度の厚さで形成する。前記第２マスク層の全面に感光膜、例えばホトレジスト膜（図示せず）を塗布する。前記感光膜は前記第２マスク層の所定領域、例えば前記基板４０に設定された活性領域に対応する第２マスク層領域を覆うようにパターニングする。前記パターニングにより形成される感光膜パターンを蝕刻マスクに用いて前記第１及び第２マスク層を形成する時とは反対順序に前記基板４０が露出される時まで順次に異方性蝕刻する。その後前記感光膜パターンを除去する。この結果、前記基板４０の活性領域上に第１及び第２マスク層パターン４２ａ，４４ａより成るマスク層パターンが形成される。前記マスク層パターンを蝕刻マスクに用いて前記基板４０の露出された領域、即ちフィールド領域に所定の深さを有するトレンチ４６を形成する。前記トレンチ４６の側面及び底に０．０３μｍ（３００Å）程度の厚さで熱酸化膜４８を形成する。前記マスク層パターン上に前記トレンチ４６を埋込む第１絶縁膜５０を形成する。前記第１絶縁膜５０はＣＶＤ方式で形成されたＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜である。続いて、前記第１絶縁膜５０を高密度化する。即ち、前記第１絶縁膜５０が形成された結果物を窒素雰囲下で１１５０℃程度の温度で一時間アニールする。この結果、前記第１絶縁膜５０は高密度化されて後続の湿式蝕刻に対する耐性が高くなる。
【００２２】
図２を参照すれば、前記第１絶縁膜５０の全面を前記第２マスク層パターン４４ａが露出される時平坦化する。前記第１絶縁膜５０の全面はＣＭＰ方式を用いて平坦化する。前記平坦化により前記トレンチ４６に第１素子分離膜５０ａが形成される。前記ＣＭＰにより前記第２マスク層パターン４４ａの厚さは０．０５μｍ〜０．１２μｍ（５００Å〜１，２００Å）程度まで薄くなる。
【００２３】
図３を参照すれば、前記第１素子分離膜５０ａが形成された結果物を蝕刻溶液、例えばフッ酸（ＨＦ）溶液に湿式蝕刻する。この際、前記第１素子分離膜５０ａに対する湿式蝕刻は前記第２マスクパターン４４ａ、即ち前記窒化膜パターンの側面が露出されるように実施する。
【００２４】
図３に示されたように、前記湿式蝕刻は前記第１素子分離膜５０ａの高さが前記第１マスク層パターン４２ａ，即ちパッド酸化膜パターンの表面の高さと同じになる時まで実施するのが望ましい。従って、前記湿式蝕刻で前記第２マスク層パターン４４ａの厚さに該当する程度、前記第１素子分離膜５０ａを除去することが望ましい。前記湿式蝕刻により、前記第２マスク層パターン４４ａの側面が露出される。
【００２５】
以上より、前記第１絶縁膜５０の全面をエッチバックして前記第１素子分離膜５０ａを形成し、かつ前記第２マスク層パターン４４ａを突出させる工程を進行され得る。
【００２６】
図４を参照すれば、前記湿式蝕刻後の結果物全面に第２絶縁膜５２を形成する。この際、前記第２絶縁膜５２は窒化膜で形成するのが望ましいが、窒化膜以外にも化学気相蒸着（以下ＣＶＤと称する）酸化膜、例えばＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜又はＰＥ−ＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｔｅｔｒａｅｔｈｏｘｙｏｒｔｈｏｓｉｌｉｃａｔｅ）膜を用いて形成できる。次に前記第２絶縁膜５２の全面を前記第１素子分離膜５０ａが露出される時まで異方性蝕刻する。この結果、図５に示したように、前記第２マスク層パターン４４ａの側面に前記第１素子分離膜５０ａと接触される第１スペーサ５２ａが形成される。結局、前記第１スペーサ５２ａは前記第２マスク層パターン４４ａの側面に形成されるが、その底部は前記第１素子分離膜５０ａと接触される。従って、前記第１素子分離膜５０ａの前記第１マスク層パターン４２ａと接触される部分は前記第２絶縁膜５２の厚さ程度に前記第１スペーサ５２ａにより覆われる。
【００２７】
前記第１スペーサ５２ａは前記第２絶縁膜５２の全面をプラズマを用いた異方性蝕刻で形成することもできる。
【００２８】
図６を参照すれば、前記マスク層パターンと前記第１スペーサ５２ａとを蝕刻マスクとして使用して前記第１素子分離膜５０ａの露出された全面を所定の時間異方性蝕刻する。この際、前記異方性蝕刻は前記第１素子分離膜５０ａが前記半導体基板４０の表面より低くなる所まで実施するのが望ましい。従って、前記異方性蝕刻により前記第１素子分離膜５０ａの表面の高さは前記半導体基板４０の表面より低くなる。
【００２９】
前記第１スペーサ５２ａと、前記第１素子分離膜５０ａとは、は一回の蝕刻で形成することもできる。例えば、プラズマを用いる異方性蝕刻で、前記第１素子分離膜５０ａが酸化膜であり、前記第１スペーサ５２ａが窒化膜である場合、前記第１素子分離膜５０ａと前記第１スペーサ５２ａとの間の蝕刻選択比は大きくない。従って、プラズマを用いる異方性蝕刻で前記第２絶縁膜５２の全面を蝕刻して前記第２マスク層パターン４４ａの側面に第１スペーサ５２ａを形成した後に、さらに前記第１素子分離膜５０ａの高さが前記半導体基板４０の表面の高さより低くなる時まで前記異方性蝕刻を継続実施すれば良い。
【００３０】
このように、前記第１素子分離膜５０ａと前記第１スペーサ５２ａとの間の蝕刻選択比が大きくない場合、一回の異方性蝕刻で前記第１スペーサ５２ａを形成し、前記第１素子分離膜５０ａの高さを前記半導体基板４０の表面より低くすることができる。
【００３１】
図７を参照すれば、前記のように第１素子分離膜５０ａをさらに蝕刻した後、前記第１マスク層パターン４４ａと前記第１スペーサ５２ａを湿式蝕刻、例えばＨ3ＰＯ4を用いて湿式蝕刻する。この結果、前記第１スペーサ５２ａの下にある前記第１素子分離膜５０ａの縁部Ｓと前記第１マスク層パターン４２ａが露出され、前記第１素子分離膜５０ａの縁部Ｓの高さは、前記第１マスク層パターン４２ａの高さと同一になり、前記第１素子分離膜５０ａの縁部Ｓを除いた他の部分の表面は前記半導体基板４０の表面より低くなる。
【００３２】
図８を参照すれば、フッ酸（ＨＦ）を用いた湿式蝕刻で前記第１マスク層パターン４２ａを除去する。この過程で、前記第１素子分離膜５０ａと前記半導体基板４０の活性領域との間の段差部、即ち、前記第１素子分離膜５０ａの縁部Ｓは表面が緩やかにラウンディングされる。このようにして、第２素子分離膜５０ｂが形成されるが、前記第２素子分離膜５０ｂは、前記トレンチ４６の側面上部に第２スペーサＰを有する。前記第２スペーサＰは、前記半導体基板４０の活性領域と前記第２素子分離膜５０ｂの前記半導体基板４０の活性領域より低い部分との間の傾斜を縮める。前記第２スペーサＰは前記第１素子分離膜５０ａの縁部（図７のＳ）に形成される。従って前記第２スペーサＰは、前記半導体基板４０の活性領域の縁部と、前記第２素子分離膜５０ｂの前記活性領域の表面より低い部分との間でブリッジの役割をする。前記第２スペーサＰは前記トレンチ４６の側面と鋭角をなす。そして前記半導体基板４０の活性領域と前記第２素子分離膜５０ｂの前記活性領域の表面より低い部分との間の表面をスムースに変化させる。
【００３３】
これにより、後続工程で前記基板４０の活性領域上に均一な厚さでゲート酸化膜（図示せず）が形成できるので、ゲート酸化膜が特性劣化しないので、ゲート酸化膜の信頼性が向上する。
【００３４】
本発明は前記実施例に限らずに、多くの変形が本発明の技術的思想内で当分野からの通常の知識を持つ者により実施可能なのは明白である。
【００３５】
【発明の効果】
前述したように、本発明は、基板と接触されるトレンチの側面の上部に緩慢にラウンディングされた、前記トレンチの側面の上部と鋭角を成す第２スペーサを有することにより、後続のゲート酸化膜形成工程で均一な厚さのゲート酸化膜が形成できる。従って均一な厚さでゲート酸化膜が形成できるので、ゲート酸化膜の特性の劣化が防止でき、ゲート酸化膜の信頼性が低下することが防止できる。その上、前記素子分離膜の高密度化が１１５０℃程度の高温で実施されるので、従来より問題視されていた前記素子分離膜内の全てのストレスも解消され、優れた半導体素子分離膜を製造することが可能である。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の素子分離膜形成方法を段階別に示した図面である。
【図２】本発明の実施例による半導体装置の素子分離膜形成方法を段階別に示した図面である。
【図３】本発明の実施例による半導体装置の素子分離膜形成方法を段階別に示した図面である。
【図４】本発明の実施例による半導体装置の素子分離膜形成方法を段階別に示した図面である。
【図５】本発明の実施例による半導体装置の素子分離膜形成方法を段階別に示した図面である。
【図６】本発明の実施例による半導体装置の素子分離膜形成方法を段階別に示した図面である。
【図７】本発明の実施例による半導体装置の素子分離膜形成方法を段階別に示した図面である。
【図８】本発明の実施例による半導体装置の素子分離膜形成方法を段階別に示した図面である。
【符号の説明】
４０ 基板、
４２ａ，４４ａ 第１及び第２マスク層パターン、
４６ トレンチ、
４８ 熱酸化膜、
５０，５２ 第１及び第２絶縁膜、
５０ａ，５０ｂ 第１及び第２素子分離膜、
５２ａ 第１スペーサ、
Ｐ 第２スペーサ、
Ｓ 第１素子分離膜の縁部。
Claims (12)
- （ａ）基板に活性領域とフィールド領域とを設定する段階と、
（ｂ）前記活性領域上に第１及び第２マスク層パターンより成るマスク層パターンを形成する段階と、
（ｃ）前記フィールド領域にトレンチを形成する段階と、
（ｄ）前記マスク層パターン上に前記トレンチを埋込む第１絶縁膜を形成する段階と、
（ｅ）前記マスク層パターンの側面が露出されるまで前記第１絶縁膜をエッチバックして第１素子分離膜を形成する段階と、
（ｆ）前記第２マスク層パターンの側面に第１スペーサを形成する段階と、
（ｇ）前記第１素子分離膜を蝕刻し、前記第１スペーサに覆われた部位以外の前記第１素子分離膜の高さが前記基板の活性領域の高さより低くなるまで異方性蝕刻する段階と、
（ｈ）前記第２マスク層パターンと第１スペーサとを除去する段階と、
（ｉ）前記第１マスク層パターンを除去すると同時に、前記段差部分を有する第１素子分離膜から、前記トレンチ側面の上端に前記トレンチ側面と鋭角を成す第２スペーサを有する第２素子分離膜を形成する段階と
を含むことを特徴とする半導体装置の素子分離膜形成方法。 - 前記トレンチ全面に熱酸化膜が形成された後、前記第１絶縁膜が埋込まれることを特徴とする請求項１に記載の半導体装置の素子分離膜形成方法。
- 前記第１及び第２マスク層パターンは各々パッド酸化膜パターンと窒化膜パターンであることを特徴とする請求項１に記載の半導体装置の素子分離膜形成方法。
- 前記スペーサは窒化膜又はＣＶＤ酸化膜スペーサであることを特徴とする請求項１に記載の半導体装置の素子分離膜形成方法。
- 前記（ｆ）段階及び（ｇ）段階を一回に進行することを特徴とする請求項１に記載の半導体装置の素子分離膜形成方法。
- 前記（ｅ）段階は、
（ｅ１）前記マスク層パターンの表面が露出される時まで前記第１絶縁膜を蝕刻する段階と、及び
（ｅ２）前記第１素子分離膜の高さを前記第１マスク層パターンの高さまで低くする段階と
をさらに含むことを特徴とする請求項１に記載の半導体装置の素子分離膜形成方法。 - 前記（ｆ）段階は、
（ｆ１）前記第２マスク層パターンの全面に前記第１素子分離膜と接触される第２絶縁膜を形成する段階と、及び
（ｆ２）前記第２絶縁膜の高さを前記第１素子分離膜及び前記第２マスク層パターンが露出されるまで蝕刻する段階と
をさらに含むことを特徴とする請求項６に記載の半導体装置の素子分離膜形成方法。 - 前記第１絶縁膜の全面は化学的機械的研磨方式で蝕刻されることを特徴とする請求項６に記載の半導体装置の素子分離膜形成方法。
- 前記（ｅ２）段階は前記第１素子分離膜の高さが前記第１マスク層パターンの高さと同じになる時まで前記第１素子分離膜を湿式蝕刻する段階を含むことを特徴とする請求項６に記載の半導体装置の素子分離膜形成方法。
- 前記第１素子分離膜はフッ酸溶液に湿式蝕刻されることを特徴とする請求項９に記載の半導体装置の素子分離膜形成方法。
- 前記第２絶縁膜の全面がプラズマにより異方性蝕刻されることを特徴とする請求項７に記載の半導体装置の素子分離膜形成方法。
- 前記第１絶縁膜を高密度化するため前記（ｄ）段階以降に前記基板をアニールすることを特徴とする請求項１に記載の半導体装置の素子分離膜形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR98P43840 | 1998-10-20 | ||
| KR1019980043840A KR100287182B1 (ko) | 1998-10-20 | 1998-10-20 | 반도체장치의소자분리막형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000124304A JP2000124304A (ja) | 2000-04-28 |
| JP3715480B2 true JP3715480B2 (ja) | 2005-11-09 |
Family
ID=19554622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29417799A Expired - Fee Related JP3715480B2 (ja) | 1998-10-20 | 1999-10-15 | 半導体装置の素子分離膜形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6258726B1 (ja) |
| JP (1) | JP3715480B2 (ja) |
| KR (1) | KR100287182B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340327A (ja) * | 2004-05-25 | 2005-12-08 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| KR100741876B1 (ko) * | 2005-07-21 | 2007-07-23 | 동부일렉트로닉스 주식회사 | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 |
| KR100850088B1 (ko) | 2006-12-28 | 2008-08-04 | 동부일렉트로닉스 주식회사 | 반도체장치의 제조방법 |
| KR101005141B1 (ko) | 2008-05-26 | 2011-01-04 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| CA2822637C (en) | 2010-12-22 | 2020-06-30 | Novozymes North America, Inc. | Processes for producing fermentation products |
| WO2013055676A1 (en) | 2011-10-11 | 2013-04-18 | Novozymes North America, Inc. | Processes for producing fermentation products |
| KR101854609B1 (ko) * | 2011-12-27 | 2018-05-08 | 삼성전자주식회사 | 게이트 절연층의 형성 방법 |
| CN104425347B (zh) * | 2013-09-09 | 2017-12-08 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离的制备方法 |
| US9583356B1 (en) * | 2015-09-30 | 2017-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming semiconductor device structure |
| CN111646427B (zh) * | 2020-05-27 | 2023-06-20 | 无锡韦感半导体有限公司 | 台阶结构的制作方法及振动检测装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854121A (en) * | 1997-09-04 | 1998-12-29 | Advanced Micro Devices, Inc. | Semiconductor fabrication employing barrier atoms incorporated at the edges of a trench isolation structure |
| US5949126A (en) * | 1997-12-17 | 1999-09-07 | Advanced Micro Devices, Inc. | Trench isolation structure employing protective sidewall spacers upon exposed surfaces of the isolation trench |
| US6008109A (en) * | 1997-12-19 | 1999-12-28 | Advanced Micro Devices, Inc. | Trench isolation structure having a low K dielectric encapsulated by oxide |
-
1998
- 1998-10-20 KR KR1019980043840A patent/KR100287182B1/ko not_active IP Right Cessation
-
1999
- 1999-10-05 US US09/412,888 patent/US6258726B1/en not_active Expired - Fee Related
- 1999-10-15 JP JP29417799A patent/JP3715480B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000124304A (ja) | 2000-04-28 |
| KR20000026333A (ko) | 2000-05-15 |
| US6258726B1 (en) | 2001-07-10 |
| KR100287182B1 (ko) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3619597B2 (ja) | 半導体装置の絶縁膜形成方法 | |
| KR100192178B1 (ko) | 반도체 소자의 아이솔레이션 방법 | |
| JPH10303290A (ja) | 半導体装置の素子分離方法 | |
| JP3715480B2 (ja) | 半導体装置の素子分離膜形成方法 | |
| JP3539483B2 (ja) | 半導体装置の製造方法 | |
| JP3932345B2 (ja) | 象嵌技法を利用した微細金属パターン形成方法 | |
| JPH10289946A (ja) | 半導体装置の製造方法 | |
| JP2002373935A (ja) | トレンチ素子分離方法 | |
| KR100289660B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
| GB2333644A (en) | A method of forming void free trench isolation | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPH10270542A (ja) | 半導体メモリ素子の隔離方法 | |
| JPH1126571A (ja) | 半導体装置の製造方法 | |
| JPH04245662A (ja) | 半導体装置の製造方法 | |
| KR19990021366A (ko) | 반도체 장치의 소자 분리방법 | |
| JPH11297813A (ja) | 半導体装置及びその製造方法 | |
| KR100408863B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| KR100303365B1 (ko) | 에스오아이 기판의 제조방법 | |
| KR100416813B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR100590395B1 (ko) | 플래쉬 메모리소자의 게이트 전극 형성방법 | |
| JPH10107138A (ja) | 半導体装置の製造方法 | |
| JPH0481329B2 (ja) | ||
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2001053142A (ja) | 浅いトレンチ絶縁領域を有する集積回路の製造方法 | |
| JPS6276654A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050825 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |